JP4909812B2 - レーダ装置 - Google Patents

レーダ装置 Download PDF

Info

Publication number
JP4909812B2
JP4909812B2 JP2007146512A JP2007146512A JP4909812B2 JP 4909812 B2 JP4909812 B2 JP 4909812B2 JP 2007146512 A JP2007146512 A JP 2007146512A JP 2007146512 A JP2007146512 A JP 2007146512A JP 4909812 B2 JP4909812 B2 JP 4909812B2
Authority
JP
Japan
Prior art keywords
signal
differential signal
differential
amplifier circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007146512A
Other languages
English (en)
Other versions
JP2008008900A (ja
Inventor
将明 西嶋
健志 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007146512A priority Critical patent/JP4909812B2/ja
Publication of JP2008008900A publication Critical patent/JP2008008900A/ja
Application granted granted Critical
Publication of JP4909812B2 publication Critical patent/JP4909812B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)
  • Transceivers (AREA)

Description

本発明は、マイクロ波帯、ミリ波帯などの高周波で使用されるレーダ装置に関し、特に、高性能化、低消費電力化を要するレーダ装置に関する。
近年、車載レーダ装置では、高精度に物体（以下、障害物と呼称する。）の検知を行うことが求められている。とりわけ、車載レーダ装置の中でも、障害物に電波を放射する送信器と、障害物から反射してきた電波を受信して検波する受信器とには、高周波信号を扱う関係上、高性能化が求められる。
特に、車載レーダ装置では、障害物からの反射波は微弱なレベルから強いレベルまで、広いダイナミックレンジを有するため、送信器と受信器との間においては高周波信号のアイソレーションが大きいことが重要である。高周波信号が送信器と受信器との間で漏洩してしまうと、送信すべき信号、あるいは受信すべき信号に雑音信号が混在することになり、正確な送受信を行うことができなくなる。さらに、不要な信号が、所望の通信を妨げ、電波の混信を引き起こし、誤動作してしまう可能性がある。
図１は、従来の形態における一つ目のレーダ装置の構成を示す図である。図１に示されるように、レーダ装置１０は、擬似雑音符号（以下、ＰＮ符号と呼称する。）を使用したスペクトル拡散方式のレーダ装置である。
発振器１２から出力された高周波信号がバランス型変調器１３と直交受信復調器２２ａとに分配される。ここで、バランス型変調器１３に分配される高周波信号を送信用局部発振信号とする。直交受信復調器２２ａに分配される高周波信号を受信用局部発振信号とする。
ＰＮ符号発生器１５から出力されたＰＮ符号がバランス型変調器１４と可変遅延器２１を介してバランス型変調器２０とに分配される。ここで、バランス型変調器１４に分配されるＰＮ符号を送信用ＰＮ符号とする。可変遅延器２１を介してバランス型変調器２０に分配されるＰＮ符号を受信用ＰＮ符号とする。
送信用局部発振信号と中間周波数発振器１１から出力された中間周波数信号とがバランス型変調器１３で混合されて変調信号として出力される。送信用ＰＮ符号とバランス型変調器１３から出力された変調信号とがバランス型変調器１４で混合されて送信信号として出力される。
バランス型変調器１４から出力された送信信号が送信信号バンドパスフィルタ１６を介して送信アンテナ１７からレーダ波として送信される。送信アンテナ１７から送信されたレーダ波が障害物で反射される。障害物で反射されて得られた反射波が受信アンテナ１８で受信信号として受信される。
受信アンテナ１８で受信された受信信号が低雑音増幅器１９で増幅されて増幅信号として出力される。受信用ＰＮ符号と低雑音増幅器１９から出力された増幅信号とがバランス型変調器２０で混合されて相関信号として出力される。バランス型変調器２０から出力された相関信号が直交受信復調器２２ａと直交受信復調器２２ｂとに分配される。ここで、直交受信復調器２２ａに分配される相関信号を第１の相関信号とする。直交受信復調器２２ｂに分配される相関信号を第２の相関信号とする。
受信用局部発振信号が直交受信復調器２２ａと９０度移相器２３を介して直交受信復調器２２ｂとに分配される。ここで、直交受信復調器２２ａに分配される受信用局部発振信号を第１の受信用局部発振信号とする。９０度移相器２３を介して直交受信復調器２２ｂに分配される受信用局部発振信号を第２の受信用局部発振信号とする。
第１の受信用局部発振信号と第１の相関信号とが直交受信復調器２２ａで混合されてＩ（同相）信号として出力される。直交受信復調器２２ａから出力されたＩ（同相）信号が中間周波数バンドパスフィルタ２４ａとログアンプ２５ａとを介して出力される。
第２の受信用局部発振信号と第２の相関信号とが直交受信復調器２２ｂで混合されてＱ（直交）信号として出力される。直交受信復調器２２ｂから出力されたＱ（直交）信号が中間周波数バンドパスフィルタ２４ｂとログアンプ２５ｂとを介して出力される。
そして、レーダ装置１０は、ログアンプ２５ａから出力されたＩ（同相）信号と、ログアンプ２５ｂから出力されたＱ（直交）信号とを信号処理することで、反射強度を得ることができる。
ここで、バランス型変調器１３，１４，２０、直交受信復調器２２ａ，２２ｂには、ギルバートセルなどのダブルバランス型ミキサが使用される。このように、従来、バランス型変調器１３、直交受信復調器２２ａ，２２ｂの局部信号源である発振器１２には、搬送波信号の周波数帯に相当する２６ＧＨｚ周波数信号源が使用されていた。
また、図２は、従来の形態における一つ目の無線通信装置の送受信部分の構成を示す図である。図２に示されるように、発振器３１が、周波数逓倍回路３２を介して、送信用周波数変換部３３に接続されている。さらに、周波数逓倍回路３２を介して、受信用周波数変換部３４にも接続されている。ただし、送信用周波数変換部３３と受信用周波数変換部３４とを結ぶ経路に、局部発振信号に起因した信号が送信用周波数変換部３３から受信用周波数変換部３４に流れることを阻止する遮断回路や減衰回路などが配置されていない。同様に、局部発振信号に起因した信号が受信用周波数変換部３４から送信用周波数変換部３３に流れることを阻止する遮断回路や減衰回路などが配置されていない。このため、局部発振信号に起因した信号が送信側から受信側に漏洩する（例えば、特許文献１参照。）。
これに対して、図３は、従来の形態における二つ目のレーダ装置の構成を示す図である。図３に示されるように、発振器４１から出力された局部発振信号に起因した信号が送信側から受信側に漏洩しないように、アップコンバータ４２とダウンコンバータ４３とを結ぶ経路に、遮断回路もしくは減衰回路が配置されている。具体的には、遮断回路としてアイソレータ４４と、減衰回路として減衰器４５とが配置されている（例えば、特許文献２参照。）。
また、図４は、従来の形態における二つ目の無線通信装置の送受信部分の構成を示す図である。図４に示されるように、無線通信装置などで用いられる送受信機において、発振器５１から出力された信号が逓倍率Ａ倍の逓倍器５２ａを介してミキサ５３に入力される。逓倍率Ｂ倍の逓倍器５２ｂを介して変調器５４に入力される（例えば、特許文献３参照。）。ただし、無線通信装置で使用される信号に対してより高周波の信号を使用するレーダ装置に、無線通信装置で使用されていた逓倍器５２ａ，５２ｂを、単に流用しただけでは、逓倍器の利得特性などの高周波特性を保証することができず、レーダ装置に適合した工夫が必要になる。
特開２００３−２２９７２２号公報 特開２０００−９８２９号公報 特開２００１−４４８８０号公報
しかしながら、従来の一つ目のレーダ装置では、バランス型変調器１３、直交受信復調器２２ａ，２２ｂの局部発振信号の信号源である発振器１２から、搬送波の周波数帯（例えば、周波数２６ＧＨｚ）に相当する高周波信号をそのまま出力している。
この場合において、バランス型変調器１３と直交受信復調器２２ａとを結ぶ経路において、発振器１２から出力される高周波信号に対するアイソレーションが十分確保できない。このため、発振器１２から出力される高周波信号に起因した信号がバランス型変調器１３から直交受信復調器２２ａに漏洩する。結果、漏洩した信号によって誤検知が生じ、レーダ波が障害物で反射されて得られた反射波から、その障害物に対する正確な距離、場所を特定できなくなるという問題がある。
また、従来の二つ目のレーダ装置では、発振器４１から出力された局部発振信号に起因した信号が送信側から受信側に漏洩しないように、アップコンバータ４２とダウンコンバータ４３とを結ぶ経路に、アイソレータ４４と減衰器４５とが配置されている。この構成では、アップコンバータ４２の動作に必要な入力レベルを実現するために、発振器４１から出力された局部発振信号に対して、アイソレータ４４と減衰器４５とによる損失分を考慮する必要がある。同様に、ダウンコンバータ４３の動作に必要な入力レベルを実現するために、発振器４１から出力された局部発振信号に対して、アイソレータ４４と減衰器４５とによる損失分を考慮する必要がある。このため、出力レベルを高めにして、発振器４１から局部発振信号を出力する必要がある。これにより、動作電流が増えたり、電源電圧を高くする必要が生じたり、消費電力が高くなってしまうという問題がある。
そこで、本発明は、上記問題に鑑みてなされたものであり、例えば、マイクロ波帯やミリ波帯などの高周波で使用されても、高アイソレーション、および低消費電力を実現することができるレーダ装置を提供することを目的とする。
上記の目的を達成するために、本発明に係わるレーダ装置は、下記に示す特徴を備える。
（ａ）スペクトル拡散されたレーダ波を送信し、前記レーダ波が物体に反射されて得られた反射波を受信し、前記反射波から前記物体を探知するレーダ装置であって、（ａ１）擬似雑音符号を生成する擬似雑音符号発生器と、（ａ２）前記擬似雑音符号発生器で生成された擬似雑音符号を遅延させる遅延器と、（ａ３）高周波信号を生成する発振器と、（ａ４）ポジティブ側信号とネガティブ側信号とから構成される差動信号が入出力される差動回路で構成され、前記発振器で生成された高周波信号から送信用として分配された高周波信号が、前記差動信号である送信用差動信号として入力され、前記送信用差動信号の周波数を所定の逓倍率で逓倍する送信用逓倍器と、（ａ５）前記差動回路で構成され、前記発振器で生成された高周波信号から受信用として分配された高周波信号が、前記差動信号である受信用差動信号として入力され、前記受信用差動信号の周波数を前記送信用逓倍器の逓倍率と同じ逓倍率で逓倍する受信用逓倍器と、（ａ６）前記送信用逓倍器で逓倍されて得られた差動信号と、前記擬似雑音符号発生器で生成された擬似雑音符号とを使用して、前記レーダ波を生成する送信器と、（ａ７）前記受信用逓倍器で逓倍されて得られた差動信号と、前記遅延器で遅延させた擬似雑音符号とを使用して、前記反射波から、第１の復調信号と、前記第１の復調信号に対して位相が直交する第２の復調信号とを生成する受信器とを備える。
これによって、送信器と受信器とを結ぶ経路において、高周波信号に対するアイソレーションを確保できる。高周波信号に起因した反射信号が送信器から受信器に漏洩することを抑制することができる。同様に、受信器から送信器に漏洩することも抑制することができる。さらに、送信用逓倍器や受信用逓倍器などを使用しない場合に比べて、発振器の出力レベルを、低く設定することができるため、低消費電力化を図ることができる。
さらに、（ｂ）（ｂ１）前記送信器は、前記送信用逓倍器で逓倍されて得られた差動信号と、前記擬似雑音符号発生器で生成された擬似雑音符号とを混合して、前記レーダ波として送信される信号を生成する第１のミキサを備え、（ｂ２）前記受信器は、（ｂ２−１）中間周波数のクロック信号を生成するオフセットクロックと、（ｂ２−２）前記遅延器で遅延させた擬似雑音符号と、前記オフセットクロックで生成された中間周波数のクロック信号との間で排他的論理和をとる排他的論理和演算器と、（ｂ２−３）前記排他的論理和演算器で排他的論理和をとって得られた信号と、前記反射波とを混合して、スペクトルが拡散された前記反射波を逆拡散する第２のミキサと、（ｂ２−４）前記第２のミキサで混合されて得られた信号と、前記受信用逓倍器で逓倍されて得られた差動信号とを混合して、中間周波数の前記第１の復調信号を生成する第３のミキサと、（ｂ２−５）前記受信用逓倍器で逓倍されて得られた差動信号の位相を９０度移相する移相器と、（ｂ２−６）前記第２のミキサで混合されて得られた信号と、前記移相器で移相されて得られた差動信号とを混合して、中間周波数の前記第２の復調信号を生成する第４のミキサとを備えるとしてもよい。
これによって、送信器における第１のミキサと受信器における第３のミキサとを結ぶ経路において、高周波信号に対するアイソレーションを確保できる。高周波信号に起因した反射信号が送信器における第１のミキサから受信器における第３のミキサに漏洩することを抑制することができる。同様に、受信器における第３のミキサから送信器における第１のミキサに漏洩することも抑制することができる。
または、（ｃ）（ｃ１）前記送信器は、（ｃ１−１）中間周波数信号を生成する中間周波数発振器と、（ｃ１−２）前記中間周波数発振器で生成された中間周波数信号と、前記送信用逓倍器で逓倍されて得られた差動信号とを混合する第１のミキサと、（ｃ１−３）前記第１のミキサで混合されて得られた信号と、前記擬似雑音符号発生器で生成された擬似雑音符号を混合して、前記レーダ波として送信される信号を生成する第２のミキサとを備え、（ｃ２）前記受信器は、（ｃ２−１）前記遅延器で遅延させた擬似雑音符号と、前記反射波とを混合して、スペクトルが拡散された前記反射波を逆拡散する第３のミキサと、（ｃ２−２）前記第３のミキサで混合されて得られた信号と、前記受信用逓倍器で逓倍されて得られた差動信号とを混合して、中間周波数の前記第１の復調信号を生成する第４のミキサと、前記受信用逓倍器で逓倍されて得られた差動信号の位相を９０度移相する移相器と、前記第３のミキサで混合されて得られた信号と、前記移相器で移相されて得られた差動信号とを混合して、中間周波数の前記第２の復調信号を生成する第５のミキサとを備えるとしてもよい。
これによって、送信器における第１のミキサと受信器における第４のミキサとを結ぶ経路において、高周波信号に対するアイソレーションを確保できる。高周波信号に起因した反射信号が送信器における第１のミキサから受信器における第４のミキサに漏洩することを抑制することができる。同様に、受信器における第４のミキサから送信器における第１のミキサに漏洩することも抑制することができる。
または、（ｄ）（ｄ１）前記送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｄ２）前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板の裏面に形成された接地層と、ビアホールを介して電気的に接続されているとしてもよい。
これによって、送信用逓倍器が多段の差動増幅回路で構成される場合において、送信用逓倍器内で高周波信号が伝送されることで、各段の差動増幅回路における基準接地インピーダンスによる差が生じることを抑制することができる。さらに、良好な接地状態を実現できるため、送信用逓倍器の利得特性の劣化を抑制することができる。
または、（ｅ）（ｅ１）前記送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｅ２）前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板において前記差動増幅回路が形成された部分よりも下層部分に形成された接地層と、ビアホールを介して電気的に接続されているとしてもよい。
これによって、送信用逓倍器が多段の差動増幅回路で構成される場合において、送信用逓倍器内で高周波信号が伝送されることで、各段の差動増幅回路における基準接地インピーダンスによる差が生じることを抑制することができる。さらに、良好な接地状態を実現できるため、送信用逓倍器の利得特性の劣化を抑制することができる。
または、（ｆ）（ｆ１）前記送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｆ２）前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板において前記差動増幅回路が形成された部分よりも上層部分に形成された接地層と、ビアホールを介して電気的に接続されているとしてもよい。
これによって、送信用逓倍器が多段の差動増幅回路で構成される場合において、送信用逓倍器内で高周波信号が伝送されることで、各段の差動増幅回路における基準接地インピーダンスによる差が生じることを抑制することができる。さらに、良好な接地状態を実現できるため、送信用逓倍器の利得特性の劣化を抑制することができる。
または、（ｇ）前記送信用逓倍器は、（ｇ１）前記送信用差動信号から、第１の差動信号と、前記第１の差動信号に対して９０度の位相差を有する第２の差動信号とを生成する入力バッファ回路と、（ｇ２）前記入力バッファ回路で生成された第１の差動信号と第２の差動信号とを混合するギルバートセル型ミキサと、（ｇ３）前記ギルバートセル型ミキサで混合されて得られた第３の差動信号を増幅する出力バッファ回路とを備えるとしてもよい。
さらに、（ｈ）（ｈ１）前記入力バッファ回路は、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とを生成し、（ｈ２）前記ギルバートセル型ミキサは、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とから前記第３の差動信号を生成し、（ｈ３）前記送信用逓倍器は、（ｈ３−１）前記入力バッファ回路を構成するトランジスタのうち前記送信用差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、（ｈ３−２）前記入力バッファ回路を構成するトランジスタのうち前記送信用差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子とを備えるとしてもよい。
これによって、第１のバイアス端子と第２のバイアス端子とを備えることにより、入力バッファ回路の１以上のトランジスタのバイアスを調整することができ、アイソレーションを最大に設定することができ、同様の効果を得ることができる。
または、（ｉ）（ｉ１）前記入力バッファ回路は、ポリフェーズフィルタから構成されて前記第１の差動信号と前記第２の差動信号とを生成し、（ｉ２）前記ギルバートセル型ミキサは、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とから前記第３の差動信号を生成し、（ｉ３）前記送信用逓倍器は、（ｉ３−１）前記ギルバートセル型ミキサを構成するトランジスタのうち前記第１の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、（ｉ３−２）前記ギルバートセル型ミキサを構成するトランジスタのうち前記第１の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子と、（ｉ３−３）前記ギルバートセル型ミキサを構成するトランジスタのうち前記第２の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第３のバイアス端子と、（ｉ３−４）前記ギルバートセル型ミキサを構成するトランジスタのうち前記第２の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第４のバイアス端子とを備えるとしてもよい。
これによって、第１のバイアス端子と第２のバイアス端子とを備え、第３のバイアス端子と第４のバイアス端子とを備えることにより、ギルバートセル型ミキサの１以上のトランジスタのバイアスを調整することができ、アイソレーションを最大に設定することができ、同様の効果を得ることができる。
または、（ｊ）前記レーダ装置は、前記発振器で生成される高周波信号がシングルエンド信号であって、前記発振器で生成されたシングルエンド信号を前記差動信号に変換して前記送信用逓倍器と前記受信用逓倍器とに出力する変換回路を備えるとしてもよい。
これによって、シングルエンド信号を生成する発振器を使用することができる。
または、（ｋ）前記レーダ装置は、前記送信用逓倍器で逓倍されて得られた差動信号を増幅して前記送信器に出力する送信用増幅器を備えるとしてもよい。
これによって、送信用逓倍器の出力レベルを調整することができるとともに、送信用増幅器の逆方向利得により送信器からの漏洩を抑制することができる。
または、（ｌ）（ｌ１）前記受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｌ２）前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板の裏面に形成された接地層と、ビアホールを介して電気的に接続されているとしてもよい。
これによって、受信用逓倍器が多段の差動増幅回路で構成される場合において、受信用逓倍器内で高周波信号が伝送されることで、各段の差動増幅回路における基準接地インピーダンスによる差が生じることを抑制することができる。さらに、良好な接地状態を実現できるため、受信用逓倍器の利得特性の劣化を抑制することができる。
または、（ｍ）（ｍ１）前記受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｍ２）前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板において前記増幅回路が形成された部分よりも下層部分に形成された接地層と、ビアホールを介して電気的に接続されているとしてもよい。
これによって、受信用逓倍器が多段の差動増幅回路で構成される場合において、受信用逓倍器内で高周波信号が伝送されることで、各段の差動増幅回路における基準接地インピーダンスによる差が生じることを抑制することができる。さらに、良好な接地状態を実現できるため、受信用逓倍器の利得特性の劣化を抑制することができる。
または、（ｎ）（ｎ１）前記受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｎ２）前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板において前記増幅回路が形成された部分よりも上層部分に形成された接地層と、ビアホールを介して電気的に接続されているとしてもよい。
これによって、受信用逓倍器が多段の差動増幅回路で構成される場合において、受信用逓倍器内で高周波信号が伝送されることで、各段の差動増幅回路における基準接地インピーダンスによる差が生じることを抑制することができる。さらに、良好な接地状態を実現できるため、受信用逓倍器の利得特性の劣化を抑制することができる。
または、（ｏ）前記受信用逓倍器は、（ｏ１）前記受信用差動信号から、第１の差動信号と、前記第１の差動信号に対して９０度の位相差を有する第２の差動信号とを生成する入力バッファ回路と、（ｏ２）前記入力バッファ回路で生成された第１の差動信号と第２の差動信号とを混合するギルバートセル型ミキサと、（ｏ３）前記ギルバートセル型ミキサで混合されて得られた第３の差動信号を増幅する出力バッファ回路とを備えるとしてもよい。
さらに、（ｐ）（ｐ１）前記入力バッファ回路は、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とを生成し、（ｐ２）前記ギルバートセル型ミキサは、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とから前記第３の差動信号を生成し、（ｐ３）前記受信用逓倍器は、（ｐ３−１）前記入力バッファ回路を構成するトランジスタのうち前記受信用差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、（ｐ３−２）前記入力バッファ回路を構成するトランジスタのうち前記受信用差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子とを備えるとしてもよい。
これによって、第１のバイアス端子と第２のバイアス端子とを備えることにより、入力バッファ回路の１以上のトランジスタのバイアスを調整することができ、アイソレーションを最大に設定することができ、同様の効果を得ることができる。
または、（ｑ）（ｑ１）前記入力バッファ回路は、ポリフェーズフィルタから構成されて前記第１の差動信号と前記第２の差動信号とを生成し、（ｑ２）前記ギルバートセル型ミキサは、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とから前記第３の差動信号を生成し、（ｑ３）前記受信用逓倍器は、（ｑ３−１）前記ギルバートセル型ミキサを構成するトランジスタのうち前記第１の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、（ｑ３−２）前記ギルバートセル型ミキサを構成するトランジスタのうち前記第１の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子と、（ｑ３−３）前記ギルバートセル型ミキサを構成するトランジスタのうち前記第２の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第３のバイアス端子と、（ｑ３−４）前記ギルバートセル型ミキサを構成するトランジスタのうち前記第２の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第４のバイアス端子とを備えるとしてもよい。
これによって、第１のバイアス端子と第２のバイアス端子とを備え、第３のバイアス端子と第４のバイアス端子とを備えることにより、ギルバートセル型ミキサの１以上のトランジスタのバイアスを調整することができ、アイソレーションを最大に設定することができ、同様の効果を得ることができる。
または、（ｒ）前記レーダ装置は、前記受信用逓倍器で逓倍されて得られた差動信号を増幅して前記受信器に出力する受信用増幅器を備えるとしてもよい。
これによって、受信用逓倍器の出力レベルを調整することができるとともに、受信用増幅器の逆方向利得により受信器からの漏洩を抑制することができる。
本発明によれば、周波数逓倍器を備えることにより、送信器と受信器とを結ぶ経路において、発振器から出力された高周波信号に対するアイソレーションを確保できる。発振器から出力された高周波信号に起因した反射信号が送信器から受信器に漏洩することを抑制することができる。同様に、受信器から送信器に漏洩することも抑制することができる。
これによって、受信検知仕様として、受信（検出）感度を示す指標であるＳ／Ｎ（Signal-to-Noise）比が、受信器側に２６ＧＨｚ帯の信号が漏洩してきたことにより劣化してしまうことを回避することができる。
さらに、周波数逓倍器を使用しない場合に比べて、発振器の出力レベルを、低く設定することができるため、低消費電力化を図ることができる。
また、周波数逓倍器の入力バッファ回路が１以上のトランジスタで構成されているとする。この場合において、第１のバイアス端子と第２のバイアス端子とを備えることにより、入力バッファ回路の１以上のトランジスタのバイアスを調整することができ、アイソレーションを最大に設定することができる。
また、周波数逓倍器の入力バッファ回路がポリフェーズフィルタで構成されているとする。この場合において、第１のバイアス端子と第２のバイアス端子とを備え、第３のバイアス端子と第４のバイアス端子とを備えることにより、ギルバートセル型ミキサの１以上のトランジスタのバイアスを調整することができ、アイソレーションを最大に設定することができる。
また、周波数逓倍器が多段の差動増幅回路で構成される場合において、周波数逓倍器内で、ほぼミリ波の周波数帯である２６ＧＨｚ帯の高周波信号が伝送されることで、各段の差動増幅回路における基準接地インピーダンスに差が生じることを抑制することができる。さらに、良好な接地状態を実現することができるため、周波数逓倍器の利得特性の劣化を抑制することができる。
結果、送信したレーダ波が障害物で反射され、反射されて得られた反射波を受信し、受信した反射波からその障害物を特定するための検知を正しく行うことができる。
（第１の実施の形態）
以下、本発明に係わる第１の実施の形態について、図面を参照しながら説明する。
本実施の形態におけるレーダ装置は、下記（ａ）〜（ｆ）に示される特徴を備える。
（ａ）スペクトル拡散されたレーダ波を送信し、レーダ波が物体に反射されて得られた反射波を受信し、反射波から物体を探知するレーダ装置であって、（ａ１）擬似雑音符号を生成する擬似雑音符号発生器と、（ａ２）擬似雑音符号発生器で生成された擬似雑音符号を遅延させる遅延器と、（ａ３）高周波信号を生成する発振器と、（ａ４）ポジティブ側信号とネガティブ側信号とから構成される差動信号が入出力される差動回路で構成され、発振器で生成された高周波信号から送信用として分配された高周波信号が、差動信号である送信用差動信号として入力され、送信用差動信号の周波数を所定の逓倍率で逓倍する送信用逓倍器と、（ａ５）差動回路で構成され、発振器で生成された高周波信号から受信用として分配された高周波信号が、差動信号である受信用差動信号として入力され、受信用差動信号の周波数を送信用逓倍器の逓倍率と同じ逓倍率で逓倍する受信用逓倍器と、（ａ６）送信用逓倍器で逓倍されて得られた差動信号と、擬似雑音符号発生器で生成された擬似雑音符号とを使用して、レーダ波を生成する送信器と、（ａ７）受信用逓倍器で逓倍されて得られた差動信号と、遅延器で遅延させた擬似雑音符号とを使用して、反射波から、第１の復調信号と、第１の復調信号に対して位相が直交する第２の復調信号とを生成する受信器とを備える。
（ｂ）（ｂ１）送信器は、（ｂ１−１）中間周波数信号を生成する中間周波数発振器と、（ｂ１−２）中間周波数発振器で生成された中間周波数信号と、送信用逓倍器で逓倍されて得られた差動信号とを混合する第１のミキサと、（ｂ１−３）第１のミキサで混合されて得られた信号と、擬似雑音符号発生器で生成された擬似雑音符号を混合して、レーダ波として送信される信号を生成する第２のミキサとを備え、（ｂ２）受信器は、（ｂ２−１）遅延器で遅延させた擬似雑音符号と、反射波とを混合して、スペクトルが拡散された反射波を逆拡散する第３のミキサと、（ｂ２−２）第３のミキサで混合されて得られた信号と、受信用逓倍器で逓倍されて得られた差動信号とを混合して、中間周波数の第１の復調信号を生成する第４のミキサと、（ｂ２−３）受信用逓倍器で逓倍されて得られた差動信号の位相を９０度移相する移相器と、（ｂ２−４）第３のミキサで混合されて得られた信号と、移相器で移相されて得られた差動信号とを混合して、中間周波数の第２の復調信号を生成する第５のミキサとを備える。
（ｃ）送信用逓倍器は、（ｃ１）送信用差動信号から、第１の差動信号と、第１の差動信号に対して９０度の位相差を有する第２の差動信号とを生成する入力バッファ回路と、（ｃ２）入力バッファ回路で生成された第１の差動信号と第２の差動信号とを混合するギルバートセル型ミキサと、（ｃ３）ギルバートセル型ミキサで混合されて得られた第３の差動信号を増幅する出力バッファ回路とを備える。
（ｄ）（ｄ１）入力バッファ回路は、１以上のトランジスタから構成されて第１の差動信号と第２の差動信号とを生成し、（ｄ２）ギルバートセル型ミキサは、１以上のトランジスタから構成されて第１の差動信号と第２の差動信号とから第３の差動信号を生成し、（ｄ３）送信用逓倍器は、（ｄ３−１）入力バッファ回路を構成するトランジスタのうち送信用差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、（ｄ３−２）入力バッファ回路を構成するトランジスタのうち送信用差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子とを備える。
（ｅ）受信用逓倍器は、（ｅ１）受信用差動信号から、第１の差動信号と、第１の差動信号に対して９０度の位相差を有する第２の差動信号とを生成する入力バッファ回路と、（ｅ２）入力バッファ回路で生成された第１の差動信号と第２の差動信号とを混合するギルバートセル型ミキサと、（ｅ３）ギルバートセル型ミキサで混合されて得られた第３の差動信号を増幅する出力バッファ回路とを備える。
（ｆ）（ｆ１）入力バッファ回路は、１以上のトランジスタから構成されて第１の差動信号と第２の差動信号とを生成し、（ｆ２）受信用逓倍器は、（ｆ２−１）入力バッファ回路を構成するトランジスタのうち受信用差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、（ｆ２−２）入力バッファ回路を構成するトランジスタのうち受信用差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子とを備える。
なお、本実施の形態におけるレーダ装置は、下記（ｇ）〜（ｉ）のいずれかに示される特徴を備えるとしてもよい。
（ｇ）レーダ装置は、発振器で生成される高周波信号がシングルエンド信号であって、発振器で生成されたシングルエンド信号を差動信号に変換して送信用逓倍器と受信用逓倍器とに出力する変換回路を備える。
（ｈ）レーダ装置は、送信用逓倍器で逓倍されて得られた差動信号を増幅して送信器に出力する送信用増幅器を備える。
（ｉ）レーダ装置は、受信用逓倍器で逓倍されて得られた差動信号を増幅して受信器に出力する受信用増幅器を備える。
なお、本実施の形態におけるレーダ装置は、上記（ｄ）の代わりに、下記（ｊ）に示される特徴を備えるとしてもよい。
（ｊ）（ｊ１）入力バッファ回路は、ポリフェーズフィルタから構成されて第１の差動信号と第２の差動信号とを生成し、（ｊ２）ギルバートセル型ミキサは、１以上のトランジスタから構成されて第１の差動信号と第２の差動信号とから第３の差動信号を生成し、（ｊ３）送信用逓倍器は、（ｊ３−１）ギルバートセル型ミキサを構成するトランジスタのうち第１の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、（ｊ３−２）ギルバートセル型ミキサを構成するトランジスタのうち第１の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子と、（ｊ３−３）ギルバートセル型ミキサを構成するトランジスタのうち第２の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第３のバイアス端子と、（ｊ３−４）ギルバートセル型ミキサを構成するトランジスタのうち第２の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第４のバイアス端子とを備える。
なお、本実施の形態におけるレーダ装置は、上記（ｆ）の代わりに、下記（ｋ）に示される特徴を備えるとしてもよい。
（ｋ）（ｋ１）入力バッファ回路は、ポリフェーズフィルタから構成されて第１の差動信号と第２の差動信号とを生成し、（ｋ２）受信用逓倍器は、（ｋ２−１）ギルバートセル型ミキサを構成するトランジスタのうち第１の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、（ｋ２−２）ギルバートセル型ミキサを構成するトランジスタのうち第１の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子と、（ｋ２−３）ギルバートセル型ミキサを構成するトランジスタのうち第２の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第３のバイアス端子と、（ｋ２−４）ギルバートセル型ミキサを構成するトランジスタのうち第２の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第４のバイアス端子とを備える。
以上の点を踏まえて、本実施の形態におけるレーダ装置について説明する。
先ず、本実施の形態におけるレーダ装置の構成について説明する。
図５は、本実施の形態におけるレーダ装置の構成を示す図である。図５に示されるように、レーダ装置１００は、擬似雑音符号（以下、ＰＮ符号と呼称する。）を使用したスペクトル拡散方式のレーダ装置である。
具体的には、レーダ装置１００は、送信用ＰＮ符号を使用して狭帯域信号を広帯域信号に拡散変調する。拡散変調して得られた広帯域信号をレーダ波として送信する。送信したレーダ波が物体（以下、障害物と呼称する。）に反射されて得られた反射波を受信信号として受信する。受信用ＰＮ符号を使用して受信信号を相関信号に拡散復調する。拡散復調して得られた相関信号に基づいて、物体の有無、距離、相対速度などを算出する。
ここでは、一例として、レーダ装置１００は、中間周波数発振器１０１、発振器１０２、バランス型変調器１０３、バランス型変調器１０４、ＰＮ符号発生器１０５、送信信号バンドパスフィルタ１０６、送信アンテナ１０７、受信アンテナ１０８、低雑音増幅器１０９、バランス型変調器１１０、可変遅延器１１１、直交受信復調器１１２ａ，１１２ｂ、９０度移相器１１３、中間周波数バンドパスフィルタ１１４ａ，１１４ｂ、ログアンプ１１５ａ，１１５ｂ、周波数逓倍器１１６ａ，１１６ｂ、分配器１１７を備える。
なお、ここでは、中間周波数発振器１０１、バランス型変調器１０３、バランス型変調器１０４、送信信号バンドパスフィルタ１０６、送信アンテナ１０７から送信器１１９ａが構成されているとする。さらに、受信アンテナ１０８、低雑音増幅器１０９、バランス型変調器１１０、直交受信復調器１１２ａ，１１２ｂ、９０度移相器１１３、中間周波数バンドパスフィルタ１１４ａ，１１４ｂ、ログアンプ１１５ａ，１１５ｂから受信器１１９ｂが構成されているとする。
中間周波数発振器１０１は、発振器１０２から出力される高周波信号より低い周波数の中間周波数信号（数１０ｋＨｚ〜数１００ｋＨｚの信号）を生成し、生成した中間周波数信号を出力する。ここでは、一例として、周波数４５５ｋＨｚの中間周波数信号を生成するとする。
発振器１０２は、マイクロ波やミリ波のような高周波信号（数ＧＨｚ〜数１０ＧＨｚの信号）を生成し、生成した高周波信号を出力する。ここでは、一例として、周波数１３ＧＨｚの高周波信号を生成するとする。
バランス型変調器１０３は、中間周波数発振器１０１から出力された中間周波数信号と、周波数逓倍器１１６ａから出力された送信用局部発振信号とを混合して、混合して得られた信号を変調信号として出力する。ここでは、周波数２６ＧＨｚの送信用局部発振信号と周波数４５５ｋＨｚの中間周波数信号とが混合されて、上側波帯２６ＧＨｚ＋４５５ｋＨｚ、下側波帯２６ＧＨｚ−４５５ｋＨｚの変調信号が出力される。
バランス型変調器１０４は、バランス型変調器１０３から出力された変調信号と、ＰＮ符号発生器１０５から出力されたＰＮ符号とを混合して、混合して得られた信号を送信信号として出力する。ここでは、２値位相変調方式（ＢＰＳＫ方式）に基づいて中心周波数が２６ＧＨｚで周波数帯域３．８ＧＨｚ（±１．９ＧＨｚ）に亘って拡散された送信信号が出力される。
ＰＮ符号発生器１０５は、ＰＮ符号を生成し、生成したＰＮ符号を出力する。ここでは、一例として、チップレート２．４９６Ｇｂｐｓ、符号長２11−１、周波数帯域約２．５ＧＨｚ、Ｍ系列符号であるＰＮ符号を生成するとする。
送信信号バンドパスフィルタ１０６は、バランス型変調器１０４から出力された送信信号のうち、所定の周波数成分を通過させる。ここでは、一例として、数ＧＨｚ〜数１０ＧＨｚの周波数成分を通過させるとする。
送信アンテナ１０７は、送信信号バンドパスフィルタ１０６から出力された送信信号をレーダ波として送信する。ここでは、一例として、アンテナ利得１８．６ｄＢｉ、送信電力−２６．５ｄＢｍ、送信平均ＥＩＲＰ（等価等方輻射電力）−４２ｄＢｍ／ＭＨｚであるアンテナを使用するとする。
受信アンテナ１０８は、送信アンテナ１０７から送信されたレーダ波が障害物で反射または散乱されて得られた反射波を受信信号として受信する。ここでは、一例として、アンテナ利得１８．６ｄＢｉであるアンテナを使用するとする。
低雑音増幅器１０９は、受信アンテナ１０８で受信された受信信号（微弱な高周波信号）を増幅し、増幅して得られた信号を増幅信号として出力する。
バランス型変調器１１０は、低雑音増幅器１０９から出力された増幅信号と、可変遅延器１１１から出力されたＰＮ符号とを混合して、混合して得られた信号を相関信号として出力する。ここでは、スペクトルが拡散された増幅信号を逆拡散することで得られた２６ＧＨｚ±４５５ｋＨｚの相関信号が出力される。
可変遅延器１１１は、ＰＮ符号発生器１０５から出力されたＰＮ符号を遅延させ、遅延させたＰＮ符号を出力する。
直交受信復調器１１２ａは、バランス型変調器１１０から出力された相関信号と、周波数逓倍器１１６ｂから出力された受信用局部発振信号とを混合して、混合して得られた信号をＩ（同相）信号として出力する。ここでは、中間周波数のＩ（同相）信号が出力される。
直交受信復調器１１２ｂは、バランス型変調器１１０から出力された相関信号と、９０度移相器１１３から出力された受信用局部発振信号とを混合して、混合して得られた信号をＱ（直交）信号として出力する。ここでは、Ｉ（同相）信号に対して直交する中間周波数のＱ（直交）信号が出力される。
９０度移相器１１３は、周波数逓倍器１１６ｂから出力された受信用局部発振信号の位相を９０度シフトして、シフトして得られた信号を出力する。
中間周波数バンドパスフィルタ１１４ａは、直交受信復調器１１２ａから出力されたＩ（同相）信号のうち、所定の周波数成分を通過させる。ここでは、一例として、数１０ｋＨｚ〜数１００ｋＨｚの周波数成分を通過させるとする。
中間周波数バンドパスフィルタ１１４ｂは、直交受信復調器１１２ｂから出力されたＱ（直交）信号のうち、所定の周波数成分を通過させる。ここでは、一例として、数１０ｋＨｚ〜数１００ｋＨｚの周波数成分を通過させるとする。
ログアンプ１１５ａは、中間周波数バンドパスフィルタ１１４ａから出力されたＩ（同相）信号の強度の対数に比例した信号を出力する。
ログアンプ１１５ｂは、中間周波数バンドパスフィルタ１１４ｂから出力されたＱ（直交）信号の強度の対数に比例した信号を出力する。
周波数逓倍器１１６ａは、分配器１１７から出力された高周波信号を所定の逓倍率で逓倍し、逓倍して得られた信号を送信用局部発振信号として出力する。ここでは、一例として、逓倍率を２とし、周波数１３ＧＨｚの高周波信号を２逓倍して得られた周波数２６ＧＨｚの送信用局部発振信号を出力する。
周波数逓倍器１１６ｂは、分配器１１７から出力された高周波信号を所定の逓倍率で逓倍し、逓倍して得られた信号を受信用局部発振信号として出力する。ここでは、一例として、逓倍率を２とし、周波数１３ＧＨｚの高周波信号を２逓倍して得られた周波数２６ＧＨｚの受信用局部発振信号を出力する。
分配器１１７は、発振器１０２から出力された高周波信号を周波数逓倍器１１６ａと周波数逓倍器１１６ｂとに分配する。
そして、レーダ装置１００は、ログアンプ１１５ａから出力されたＩ（同相）信号と、ログアンプ１１５ｂから出力されたＱ（直交）信号とを信号処理することで、反射強度を得ることができる。ここでは、レーダ性能として距離分解能が約６ｃｍであるとする。
なお、例えば、配置個所１１８ａのように、周波数逓倍器１１６ａの出力端子とバランス型変調器１０３の入力端子とを結ぶ経路のいずこかに、差動回路で構成された増幅器が配置されるとしてもよい。これによって、周波数逓倍器１１６ａから出力された送信用局部発振信号が増幅され、周波数逓倍器１１６ａの出力レベルを調整することができる。さらに、増幅器を逆流する信号の利得が小さくなることから、送信用局部発振信号に起因した反射信号が周波数逓倍器１１６ｂなどに漏洩することを抑制することができる。
なお、例えば、配置箇所１１８ｂのように、周波数逓倍器１１６ｂの出力端子と直交受信復調器１１２ａの入力端子とを結ぶ経路のいずこかに、差動回路で構成された増幅器が配置されるとしてもよい。これによって、周波数逓倍器１１６ｂから出力された受信用局部発振信号が増幅され、周波数逓倍器１１６ｂの出力レベルを調整することができる。さらに、増幅器を逆流する信号の利得が小さくなることから、受信用局部発振信号に起因した反射信号が周波数逓倍器１１６ａなどに漏洩することを抑制することができる。
なお、発振器１０２は、差動回路で構成される場合とシングルエンド回路で構成される場合が想定される。差動回路で構成される場合は、分配器１１７の入力部および各出力部についても差動回路で構成される。一方、シングルエンド回路で構成される場合は、発振器１０２と分配器１１７とを結ぶ経路のいずこかに、発振器１０２から出力されたシングルエンド信号を差動信号に変換する変換回路が配置される。
ここで、シングルエンド信号は、グラウンドを基準にして、第１の電圧以上であるときは、信号レベルがＨレベルであると定義し、第１の電圧よりも低い第２の電圧以下であるときは、信号レベルがＬレベルであると定義した信号である。１つのシングルエンド信号に対して１本の信号線が使用される。
これに対して、差動信号は、ポジティブ側信号とネガティブ側信号とから構成される１対の信号であり、ポジティブ側信号の電位とネガティブ側信号の電位との差が正であるときは、信号レベルがＨレベルであると定義し、ポジティブ側信号の電位とネガティブ側信号の電位との差が負であるときは、信号レベルがＬレベルであると定義した信号である。１つの差動信号に対して１対の信号線（２本の信号線）が使用される。
なお、バランス型変調器１０３，１０４，１１０、直交受信復調器１１２ａ，１１２ｂは、ギルバートセル方式のダブルバランス型ミキサである。ダブルバランス型ミキサは、ダイオードとトランスとで構成され、低損失、高アイソレーション、低歪で周波数を変調することができる。
なお、バランス型変調器１０３は、少なくとも入力部と出力部とが差動回路で構成されている。これによって、入力部に入力された高周波信号が出力部に漏洩することを抑圧することができる。このことは、電波を使用した物体検知では大変重要である。これは、高周波信号が出力部に漏洩すれば、ＰＮ符号で広帯域に亘って拡散された信号に、高いパワーレベルで急峻なピークを有した信号が畳重される。そして、畳重されて得られた信号が送信され、障害物で反射され、反射されて得られた反射波が受信されると、漏洩に起因した信号成分が妨害波となって受信特性を劣化させるためである。
具体的に、レーダ装置の性能仕様に照らし合わせてみた場合に、受信検知仕様として、下記の仕様（１），（２）を満たすことが要求される。
（１）検知確率が９０％以上である。
（２）誤警報確率が１０-10以下である。
この仕様を満たすためには、受信（検出）感度を示す指標として、Ｓ／Ｎ比が１５．２ｄＢより大であるという条件を満たす必要がある。ただし、アイソレーションが確保できず、受信器側に２６ＧＨｚ帯の信号が漏洩してきた場合には、Ｓ／Ｎ比の劣化をもたらし、この条件を満たすことができなくなる。しかしながら、本実施の形態におけるレーダ装置１００では、アイソレーションを確保することができるので、この条件を満たすことができる。
次に、本実施の形態における周波数逓倍器１１６ａ，１１６ｂの構成について説明する。なお、周波数逓倍器１１６ａ，１１６ｂの各回路構成が同一であり、ここでは、周波数逓倍器１１６ａについてのみ説明し、周波数逓倍器１１６ｂについては説明を省略する。
図６は、本実施の形態における周波数逓倍器１１６ａの構成を示す図である。図６に示されるように、周波数逓倍器１１６ａは、ギルバートセル型ミキサ１２１、入力バッファ回路１２２、出力バッファ回路１２３を備える。
ギルバートセル型ミキサ１２１は、ギルバートセル方式のダブルバランス型ミキサであり、乗算器として機能する回路である。入力バッファ回路１２２は、ギルバートセル型ミキサ１２１の入力側に配置され、入力バッファとして機能する回路である。出力バッファ回路１２３は、ギルバートセル型ミキサ１２１の出力側に配置され、出力バッファとして機能する回路である。
これらの回路は、差動回路で構成されている。また、これらの回路を構成する能動素子には、砒化ガリウム（ＧａＡｓ）系ヘテロバイポーラトランジスタ（ＨＢＴ）が使用されている。なお、ＧａＡｓ系ＨＢＴの代わりに、シリコン（Ｓｉ）系ＨＢＴ、ＣＭＯＳ、ＧａＡｓ、ＩｎＰ系ヘテロ接合電界効果型トランジスタ（ＨＦＥＴ）のいずれかが使用されているとしてもよい。
具体的には、周波数１３ＧＨｚの差動信号（以下、入力差動信号と呼称する。）が入力端子１２５ａ，１２５ｂに入力されたとする。これに伴い、電源端子１２４から入力された電圧が、入力差動信号の信号レベルに応じて変化しつつ、差動信号（以下、ＬＯ差動信号と呼称する。）としてＬＯ端子１３１ａ，１３１ｂに入力される。また、入力差動信号が、入力バッファ回路１２２内でレベルシフトされた後、ＬＯ差動信号に対して９０度の位相差を有した差動信号（以下、ＲＦ差動信号と呼称する。）としてＲＦ端子１３２ａ，１３２ｂに入力される。そして、ギルバートセル型ミキサ１２１内で、ＬＯ差動信号にＲＦ差動信号が乗算されて、周波数２６ＧＨｚの周波数成分が含まれる差動信号（以下、ＩＦ差動信号と呼称する。）がＩＦ端子１３３ａ，１３３ｂから出力される。これによって、周波数２６ＧＨｚの差動信号が出力端子１２７ａ，１２７ｂから出力される。
なお、ここでは、ＬＯ端子１３１ａに入力されるＬＯ差動信号のポジティブ側信号とＲＦ端子１３２ａに入力されるＲＦ差動信号のポジティブ側信号との位相差が９０度になるように、トランジスタ１４１，１４２の各サイズ、各トランジスタを相互に接続する線路の幅や長さなどが設計されている。また、ＬＯ端子１３１ｂに入力されるＬＯ差動信号のネガティブ側信号とＲＦ端子１３２ｂに入力されるＲＦ差動信号のネガティブ側信号との位相差が９０度になるように、トランジスタ１４３，１４４の各サイズ、各トランジスタを相互に接続する線路の幅や長さなどが設計されている。
なお、ＬＯ差動信号とＲＦ差動信号との各周波数をｆ0とすれば、ＩＦ差動信号が下記の式（１）で示される。ここで、下記の式（１）の右辺においてｆ0の２倍波成分が含まれていることから、周波数逓倍器１１６ａで２逓倍されることが示される。
次に、本実施の形態におけるギルバートセル型ミキサ１２１の動作原理について説明する。
図７は、本実施の形態におけるギルバートセル型ミキサ１２１の動作原理について、差動信号として矩形波が使用された場合の動作原理を示す図である。図８は、本実施の形態におけるギルバートセル型ミキサ１２１の動作原理について、差動信号として正弦波が使用された場合の動作原理を示す図である。なお、図８に示されるように、矩形波の代わりに正弦波が使用された場合でも同様であり、ここでは、矩形波が使用された場合についてのみ説明し、正弦波が使用された場合については説明を省略する。
図７に示されるように、周波数１３ＧＨｚのＬＯ差動信号（矩形波）がＬＯ端子１３１ａ，１３１ｂに入力されたとする。また、ＬＯ差動信号に対して９０度の位相差を有した周波数１３ＧＨｚのＲＦ差動信号（矩形波）がＲＦ端子１３２ａ，１３２ｂに入力されたとする。
この場合において、ＬＯ差動信号（矩形波）のポジティブ側信号の電位に応じて、トランジスタ１５１，１５２の各状態が導通（オン）状態／非導通（オフ）状態のいずれかになる。ＬＯ差動信号（矩形波）のネガティブ側信号の電位に応じて、トランジスタ１５３，１５４の各状態が導通（オン）状態／非導通（オフ）状態のいずれかになる。ＲＦ差動信号（矩形波）のポジティブ側信号の電位に応じて、トランジスタ１５５の状態が導通（オン）状態／非導通（オフ）状態のいずれかになる。ＲＦ差動信号（矩形波）のネガティブ側信号の電位に応じて、トランジスタ１５６の状態が導通（オン）状態／非導通（オフ）状態のいずれかになる。
例えば、ＬＯ差動信号の信号レベルがＨレベルのときは、トランジスタ１５１，１５２の各状態が導通（オン）状態になり、トランジスタ１５３，１５４の各状態が非導通（オフ）状態になる。ＬＯ差動信号の信号レベルがＬレベルのときは、トランジスタ１５１，１５２の各状態が非導通（オフ）状態になり、トランジスタ１５３，１５４の各状態が導通（オン）状態になる。また、ＲＦ差動信号の信号レベルがＨレベルのときは、トランジスタ１５５の状態が導通（オン）状態になり、トランジスタ１５６の状態が非導通（オフ）状態になる。ＲＦ差動信号の信号レベルがＬレベルのときは、トランジスタ１５５の状態が非導通（オフ）状態になり、トランジスタ１５６の状態が導通（オン）状態になる。
これから、ＬＯ差動信号の信号レベルがＨレベル、ＲＦ差動信号の信号レベルがＨレベルのときは、ＩＦ差動信号の信号レベルがＨレベルになる。ＬＯ差動信号の信号レベルがＨレベル、ＲＦ差動信号の信号レベルがＬレベルのときは、ＩＦ差動信号の信号レベルがＬレベルになる。ＬＯ差動信号の信号レベルがＬレベル、ＲＦ差動信号の信号レベルがＨレベルのときは、ＩＦ差動信号の信号レベルがＬレベルになる。ＬＯ差動信号の信号レベルがＬレベル、ＲＦ差動信号の信号レベルがＬレベルのときは、ＩＦ差動信号の信号レベルがＨレベルになる。
結果、周波数２６ＧＨｚのＩＦ差動信号（矩形波）がＩＦ端子１３３ａ，１３３ｂから出力される。
なお、周波数逓倍器１１６ａは、入力差動信号が入力されるトランジスタ１４１，１４３の各バイアスが、バイアス端子１２６ａ，１２６ｂを介して調整される。これにより、入力差動信号が出力端子１２７ａ，１２７ｂ側に漏洩することを抑圧することができる。また、出力差動信号が入力端子１２５ａ，１２５ｂ側に漏洩することも抑圧することができる。結果、アイソレーションを確保することができる。具体的には、１３ＧＨｚ帯の高周波信号の漏洩が最小となるように決定された電圧がバイアス端子１２６ａ，１２６ｂに入力される。
図９は、本実施の形態における周波数逓倍器１１６ａのアイソレーション特性とバイアス電圧依存性との関係を示す図である。図９に示されるように、バイアス端子１２６ａ，１２６ｂに４．０Ｖの電圧を印加することで、アイソレーションを最大に設定することができる。
以上、本実施の形態におけるレーダ装置１００によれば、周波数逓倍器１１６ａ，１１６ｂを備えることにより、送信用局部発振信号が直交受信復調器１１２ａ，１１２ｂに漏洩することを抑圧することができる。また、受信用局部発振信号がバランス型変調器１０３に漏洩することも抑圧することができる。これによって、バランス型変調器１０３と直交受信復調器１１２ａとを結ぶ第１の経路において、アイソレーションを確保することができる。同様に、バランス型変調器１０３と直交受信復調器１１２ｂとを結ぶ第２の経路においても、アイソレーションを確保することができる。また、第１の経路と第２の経路との共通部分に、アイソレータ、減衰器が配置された場合と比べて、発振器１０２の出力レベルを高くする必要がないので、消費電力を増加することを抑制することができる。
結果、レーダ装置１００は、高周波信号の漏洩を抑圧し、不要な信号成分が送信信号に含まれることを回避することができる。このため、漏洩に起因して受信特性を劣化させる妨害波が受信信号に含まれないので、障害物を特定するための検知を正しく行うことができる。
また、レーダ装置１００は、アイソレーションを確保することができるので、Ｓ／Ｎ比の劣化を回避することができ、レーダ装置の受信検知仕様として要求される下記の仕様（１），（２）の条件を満たすことができる。
（１）検知確率が９０％以上である。
（２）誤警報確率が１０-10以下である。
なお、入力バッファ回路１２２は、差動増幅器としての機能も備えるとしてもよい。
なお、図１０に示されるように、周波数逓倍器１１６ａは、入力バッファ回路１２２の代わりに、ポリフェーズフィルタ１６２を備えるとしてもよい。さらに、ＬＯ差動信号が入力されるトランジスタ１５１，１５２，１５３，１５４の各バイアスがバイアス端子１６６ａ，１６６ｂを介して調整されるとしてもよい。また、ＲＦ差動信号が入力されるトランジスタ１５５，１５６の各バイアスがバイアス端子１６７ａ，１６７ｂを介して調整されるとしてもよい。
ここで、ポリフェーズフィルタ１６２は、２段のＲＣポリフェーズ回路から構成される。さらに、入力差動信号が入力端子１６５ａ，１６５ｂに入力されると、ＬＯ差動信号が出力されてＬＯ端子１３１ａ，１３１ｂに入力される。また、ＬＯ差動信号に対して９０度の位相差を有するＲＦ差動信号が出力されてＲＦ端子１３２ａ，１３２ｂに入力される。
なお、ＬＯ差動信号とＲＦ差動信号との各周波数をｆ0とすれば、Ａｃｏｓ（ｆ0）、Ｂｓｉｎ（ｆ0）がポリフェーズフィルタ１６２から出力され、ＩＦ差動信号が下記の式（２）で示される。ここで、下記の式（２）の右辺においてｆ0の２倍波成分が含まれていることから、周波数逓倍器１１６ａで２逓倍されることが示される。
なお、上記では、送信変調器の構成ブロック、受信復調器の構成ブロックについて説明したが、その他、送信周波数変換部、受信周波数変換部の機能を有するブロックについても適用可能であり、同様の効果が得られる。
（第２の実施の形態）
以下、本発明に係わる第２の実施の形態について、図面を参照しながら説明する。
本実施の形態におけるレーダ装置は、下記（ｌ）〜（ｎ）に示される特徴を備える。
（ｌ）（ｌ１）送信器は、送信用逓倍器で逓倍されて得られた差動信号と、擬似雑音符号発生器で生成された擬似雑音符号とを混合して、前記レーダ波として送信される信号を生成する第１のミキサを備え、（ｌ２）受信器は、（ｌ２−１）中間周波数のクロック信号を生成するオフセットクロックと、（ｌ２−２）遅延器で遅延させた擬似雑音符号と、オフセットクロックで生成された中間周波数のクロック信号との間で排他的論理和をとる排他的論理和演算器と、（ｌ２−３）排他的論理和演算器で排他的論理和をとって得られた信号と、反射波とを混合して、スペクトルが拡散された反射波を逆拡散する第２のミキサと、（ｌ２−４）第２のミキサで混合されて得られた信号と、受信用逓倍器で逓倍されて得られた差動信号とを混合して、中間周波数の第１の復調信号を生成する第３のミキサと、（ｌ２−５）受信用逓倍器で逓倍されて得られた差動信号の位相を９０度移相する移相器と、（ｌ２−６）第２のミキサで混合されて得られた信号と、移相器で移相されて得られた差動信号とを混合して、中間周波数の第２の復調信号を生成する第４のミキサとを備える。
（ｍ）（ｍ１）送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｍ２）第１の増幅回路の仮想接地と第２の増幅回路の仮想接地とが、差動増幅回路が形成された半導体基板の裏面に形成された接地層と、ビアホールを介して電気的に接続されている。
（ｎ）（ｎ１）受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｎ２）第１の増幅回路の仮想接地と第２の増幅回路の仮想接地とが、差動増幅回路が形成された半導体基板の裏面に形成された接地層と、ビアホールを介して電気的に接続されている。
なお、本実施の形態におけるレーダ装置は、上記（ｍ）の代わりに、下記（ｏ），（ｐ）のいずれかに示される特徴を備えるとしてもよい。
（ｏ）（ｏ１）送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｏ２）第１の増幅回路の仮想接地と第２の増幅回路の仮想接地とが、差動増幅回路が形成された半導体基板において差動増幅回路が形成された部分よりも下層部分に形成された接地層と、ビアホールを介して電気的に接続されている。
（ｐ）（ｐ１）送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｐ２）第１の増幅回路の仮想接地と第２の増幅回路の仮想接地とが、差動増幅回路が形成された半導体基板において差動増幅回路が形成された部分よりも上層部分に形成された接地層と、ビアホールを介して電気的に接続されている。
なお、本実施の形態におけるレーダ装置は、上記（ｎ）の代わりに、下記（ｑ），（ｒ）に示される特徴を備えるとしてもよい。
（ｑ）（ｑ１）受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｑ２）第１の増幅回路の仮想接地と第２の増幅回路の仮想接地とが、差動増幅回路が形成された半導体基板において差動増幅回路が形成された部分よりも下層部分に形成された接地層と、ビアホールを介して電気的に接続されている。
（ｒ）（ｒ１）受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、（ｒ２）第１の増幅回路の仮想接地と第２の増幅回路の仮想接地とが、差動増幅回路が形成された半導体基板において差動増幅回路が形成された部分よりも上層部分に形成された接地層と、ビアホールを介して電気的に接続されている。
以上の点を踏まえて、本実施の形態におけるレーダ装置について説明する。なお、第１の実施の形態と同一の構成要素については、同一の参照符号を付して説明を省略する。
先ず、本実施の形態におけるレーダ装置の構成について説明する。
図１１は、本実施の形態におけるレーダ装置の構成を示す図である。図１１に示されるように、レーダ装置２００は、第１の実施の形態におけるレーダ装置１００と比べて、下記の点が異なる。なお、レーダ装置２００は、レーダ性能として距離分解能が約６ｃｍである。
（１）レーダ装置２００は、発振器１０２、バランス型変調器１０３、送信アンテナ１０７、バランス型変調器１１０、中間周波数バンドパスフィルタ１１４ａ，１１４ｂ、周波数逓倍器１１６ａ，１１６ｂの代わりに、発振器２０２、バランス型変調器２０３、送信アンテナ２０７、バランス型変調器２１０、中間周波数バンドパスフィルタ２１４ａ，２１４ｂ、周波数逓倍器２１６ａ，２１６ｂを備える。
（２）レーダ装置２００は、オフセットクロック２０１、排他的論理和演算器２０４、中間周波数帯信号増幅器２１７ａ，２１７ｂを新たに備える。
なお、レーダ装置２００は、オフセットクロック２０１と排他的論理和演算器２０４とを備えることによって、受信用ＰＮ符号を生成するにあたり、デジタル処理でＰＮ符号そのものにクロック信号を埋め込んでいる。これによって、ホモダイン方式において受信信号を復調するときに生じる直流成分（オフセット）を排除することができる。また、通常、オフセットの変調に必要なミリ波帯変調器を必要とせず、また変調器のスルーリークなどに起因するオフセットの周波数の回り込みや、その他の送信器と受信器との間の内部干渉を排除することができ、ミリ波帯を扱う部分のコストを抑制しつつ高性能なレーダ装置を実現することができる。
（３）レーダ装置２００は、中間周波数発振器１０１、バランス型変調器１０４を備えない。なお、ここでは、話を簡潔にするために、送信信号バンドパスフィルタ１０６、分配器１１７については省略している。
なお、ここでは、バランス型変調器２０３、送信アンテナ２０７から送信器２１９ａが構成されているとする。さらに、受信アンテナ１０８、低雑音増幅器１０９、バランス型変調器２１０、直交受信復調器１１２ａ，１１２ｂ、９０度移相器１１３、中間周波数バンドパスフィルタ２１４ａ，２１４ｂ、ログアンプ１１５ａ，１１５ｂ、中間周波数帯信号増幅器２１７ａ，２１７ｂから受信器２１９ｂが構成されているとする。
オフセットクロック２０１は、発振器２０２から出力される高周波信号より低い周波数の中間周波数のクロック信号（数１０ｋＨｚ〜数１００ｋＨｚの矩形波信号）を生成し、生成した中間周波数のクロック信号を出力する。ここでは、一例として、周波数４５５ｋＨｚの中間周波数のクロック信号を生成するとする。
発振器２０２は、マイクロ波やミリ波のような高周波信号（数ＧＨｚ〜数１０ＧＨｚの信号）を生成し、生成した高周波信号を出力する。ここでは、一例として、周波数８．８ＧＨｚの高周波信号を生成するとする。
バランス型変調器２０３は、周波数逓倍器２１６ａから出力された送信用局部発振信号と、ＰＮ符号発生器１０５から出力されたＰＮ符号とを混合して、混合して得られた信号を送信信号として出力する。ここでは、２値位相変調方式（ＢＰＳＫ方式）に基づいて中心周波数が２６．４ＧＨｚで周波数帯域３．８ＧＨｚ（±１．９ＧＨｚ）に亘って拡散された送信信号が出力される。
排他的論理和演算器２０４は、オフセットクロック２０１から出力された中間周波数のクロック信号と、可変遅延器１１１から出力されたＰＮ符号とを混合して、混合して得られた信号を受信用ＰＮ符号として出力する。
送信アンテナ２０７は、バランス型変調器２０３から出力された送信信号をレーダ波として送信する。ここでは、一例として、アンテナ利得１８．６ｄＢｉ、送信電力−２６．５ｄＢｍ、送信平均ＥＩＲＰ（等価等方輻射電力）−４２ｄＢｍ／ＭＨｚであるアンテナを使用するとする。
バランス型変調器２１０は、低雑音増幅器１０９から出力された増幅信号と、排他的論理和演算器２０４から出力された受信用ＰＮ符号とを混合して、混合して得られた信号を相関信号として出力する。ここでは、スペクトルが拡散された増幅信号を逆拡散することで得られた２６．４ＧＨｚ±４５５ｋＨｚの相関信号が出力される。
中間周波数バンドパスフィルタ２１４ａは、中間周波数帯信号増幅器２１７ａから出力されたＩ（同相）信号のうち、所定の周波数成分（数１０ｋＨｚ〜数１００ｋＨｚの周波数成分）を通過させる。ここでは、一例として、中間周波数帯域幅が１５ｋＨｚの周波数成分を通過させるとする。
中間周波数バンドパスフィルタ２１４ｂは、中間周波数帯信号増幅器２１７ｂから出力されたＱ（直交）信号のうち、所定の周波数成分（数１０ｋＨｚ〜数１００ｋＨｚの周波数成分）を通過させる。ここでは、一例として、中間周波数帯域幅が１５ｋＨｚの周波数成分を通過させるとする。
周波数逓倍器２１６ａは、発振器２０２から出力された高周波信号を所定の逓倍率で逓倍し、逓倍して得られた信号を送信用局部発振信号として出力する。ここでは、一例として、逓倍率を３とし、周波数８．８ＧＨｚの高周波信号を３逓倍して得られた周波数２６．４ＧＨｚの送信用局部発振信号を出力する。
周波数逓倍器２１６ｂは、発振器２０２から出力された高周波信号を所定の逓倍率で逓倍し、逓倍して得られた信号を受信用局部発振信号として出力する。ここでは、一例として、逓倍率を３とし、周波数８．８ＧＨｚの高周波信号を３逓倍して得られた周波数２６．４ＧＨｚの受信用局部発振信号を出力する。
中間周波数帯信号増幅器２１７ａは、直交受信復調器１１２ａから出力されたＩ（同相）信号を増幅し、増幅して得られた信号を出力する。
中間周波数帯信号増幅器２１７ｂは、直交受信復調器１１２ｂから出力されたＩ（同相）信号を増幅し、増幅して得られた信号を出力する。
例えば、発振器２０２、バランス型変調器２０３、周波数逓倍器２１６ａが個別に基板上に実装されたとする。この場合において、基板（ＩＣチップの実装ボード）の寄生成分により、周波数２６．４ＧＨｚや周波数８．８ＧＨｚの高周波信号がバランス型変調器２０３の出力側にリークしてしまう。
そこで、本実施の形態におけるレーダ装置２００では、発振器２０２、バランス型変調器２０３、周波数逓倍器２１６ａがＭＭＩＣ（Monolithic Microwave Integrated Circuit）に１チップ化されている。
図１２は、本実施の形態におけるレーダ装置２００のパッケージ構成を示す図である。図１２に示されるように、発振器２０２、バランス型変調器２０３、周波数逓倍器２１６ａがＴＸ−ＭＭＩＣ２１８ａに１チップ化されている。直交受信復調器１１２ａ，１１２ｂ、９０度移相器１１３、バランス型変調器２１０、周波数逓倍器２１６ｂがＲＸ−ＭＭＩＣ２１８ｂに１チップ化されている。
これによって、ＴＸ−ＭＭＩＣ２１８ａとＲＸ−ＭＭＩＣ２１８ｂとを結ぶ経路において、基板（ＩＣチップの実装ボード）の寄生成分により、周波数２６．４ＧＨｚや周波数８．８ＧＨｚの高周波信号などがリークすることを抑制することができる。また、ＴＸ−ＭＭＩＣ２１８ａの出力側において、基板（ＩＣチップの実装ボード）の寄生成分により、周波数２６．４ＧＨｚや周波数８．８ＧＨｚの高周波信号などがリークすることを抑制することができる。
次に、本実施の形態における周波数逓倍器２１６ａ，２１６ｂの構成について説明する。なお、周波数逓倍器２１６ａ，２１６ｂの回路構成は同一により、周波数逓倍器２１６ａについてのみ説明し、周波数逓倍器２１６ｂについては説明を省略する。
図１３は、本実施の形態における周波数逓倍器２１６ａの構成を示す図である。図１３に示されるように、周波数逓倍器２１６ａは、カスコード接続型の差動アンプ２２０を使用した３逓倍器で構成されている。
ここでは、一例として、周波数逓倍器２１６ａは、カスコード接続アンプ２２１，２２２、定電流源２２３、入力整合回路２２４、２倍波抑制回路２２５、高域通過型整合回路２２６を備える。カスコード接続アンプ２２１，２２２で差動アンプ２２０が構成されている。
カスコード接続アンプ２２１は、カスコード接続されたエミッタ接地型ＧａＡｓ ＨＢＴとベース接地型ＧａＡｓ ＨＢＴとで構成されている。
カスコード接続アンプ２２２は、カスコード接続されたエミッタ接地型ＧａＡｓ ＨＢＴとベース接地型ＧａＡｓ ＨＢＴとで構成されている。
定電流源２２３は、カスコード接続アンプ２２１のエミッタ接地部のエミッタ端子に接続されている。また、カスコード接続アンプ２２２のエミッタ接地部のエミッタ端子に接続されている。
入力整合回路２２４は、入力端子２２７ａ，２２７ｂに入力された差動信号に対して、周波数８．８ＧＨｚでインピーダンス整合が得られるように構成されている。
２倍波抑制回路２２５は、カスコード接続アンプ２２１ａ，２２１ｂの各コレクタ電源供給部に接続されている。周波数１７．６ＧＨｚで共振し、周波数８．８ＧＨｚの２倍波１７．６ＧＨｚの高周波信号を抑制する。
高域通過型整合回路２２６は、カスコード接続アンプ２２１ａ，２２１ｂの各出力部に接続されている。周波数１８ＧＨｚ以下の信号が通過しないように構成されている。さらに、周波数２６．４ＧＨｚでインピーダンス整合が得られるように構成されている。
なお、所望の出力電圧が得られない場合は、差動アンプを多段構成することにより、バランス型変調器２０３、直交受信復調器１１２ａ，１１２ｂが変調動作や復調動作を行うために十分な電圧を得ることができる。
図１４は、本実施の形態における周波数逓倍器２１６ａの入出力特性を示す図である。図１４に示されるように、周波数８．８ＧＨｚで入力電力０ｄＢｍの差動信号が周波数逓倍器２１６ａに入力すると、周波数２６．４ＧＨｚで出力電力−１６ｄＢｍの差動信号が周波数逓倍器２１６ａから出力される。このとき、周波数８．８ＧＨｚで出力電力−４０ｄＢｍの差動信号も出力される。これにより、周波数８．８ＧＨｚで入力された差動信号と周波数８．８ＧＨｚで出力された差動信号とから、周波数８．８ＧＨｚに対しては、−４０ｄＢｃの抑圧比が得られている。周波数８．８ＧＨｚで入力された差動信号と周波数２６．４ＧＨｚで出力された差動信号とから、周波数２６．４ＧＨｚに対しては、−２４ｄＢｃの抑圧比が得られている。
また、周波数逓倍器２１６ａの出力側から入力側に対して、周波数２６．４ＧＨｚの信号が逆流することも抑圧される。このため、バランス型変調器２０３と直交受信復調器１１２ａとの間において、２６．４ＧＨｚの信号に起因して漏洩することを抑制することができる。
図１５は、本実施の形態における周波数逓倍器２１６ａから出力される差動信号の電圧波形を示す図である。図１５に示されるように、周波数２６．４ＧＨｚの周波数成分が含まれ、ポジティブ側信号と、ポジティブ側信号に対して１８０度の位相差を有したネガティブ側信号とから構成される差動信号が周波数逓倍器２１６ａから出力される。
なお、カスコード接続型の差動アンプ２２０を使用して周波数逓倍器２１６ａを構成する場合は、３逓倍以上の奇数次の逓倍器で構成することが望ましい。これは、図１６に示されるように、周波数逓倍器２１６ａがカスコード接続型の差動アンプ２２０を使用して２逓倍器で構成されたとする。この場合において、図１７に示されるように、２倍波の出力信号が同相になり、差動信号が得られないためである。
図１８は、本実施の形態における周波数逓倍器の具体的な構成を示す図である。図１８に示されるように、差動信号のポジティブ信号を伝送する差動伝送部（位相０度）２４１ａと、差動信号のネガティブ信号を伝送する差動伝送部（位相１８０度）２４１ｂとがＧａＡｓ基板上に形成されている。さらに、１対のカスコード接続アンプから構成される差動アンプが４段構成で形成されている。ここでは、差動アンプ２２０ａ，２２０ｂ，２２０ｃ，２２０ｄが形成されている。差動アンプ２２０ａは、カスコード接続アンプ２２１ａ，２２２ａから構成される。差動アンプ２２０ｂは、カスコード接続アンプ２２１ｂ，２２２ｂから構成される。差動アンプ２２０ｃは、カスコード接続アンプ２２１ｃ，２２２ｃから構成される。差動アンプ２２０ｄは、カスコード接続アンプ２２１ｄ，２２２ｄから構成される。
さらに、図１９に示されるように、差動伝送部（位相０度）２４１ａと差動伝送部（位相１８０度）２４１ｂとの間の中央部にビアホール２４２ａ，２４２ｂ，２４２ｃ，２４２ｄが形成されている。
ここで、図２０に示されるように、差動伝送部（位相０度）２４１ａと差動伝送部（位相１８０度）２４１ｂとの中央部に、差動信号の伝送系の基準接地となる仮想接地２４３ａ，２４３ｂ，２４３ｃ，２４３ｄが形成されているとする。この場合において、差動信号の周波数が２０ＧＨｚ以上に高くなると、逓倍器内での信号の伝送に対する各段の基準接地インピーダンスに差が生じてしまい、接地状態にばらつきが生じる。このため、逓倍器の利得特性が劣化するという問題がある。
また、図２１に示されるように、差動伝送部（位相０度）２４１ａと差動伝送部（位相１８０度）２４１ｂとの中央部に、差動信号の伝送方向に対して差動信号の伝送系の基準接地として、電気的に接続されている配線（仮想接地）２４４が形成されているとする。この場合において、この配線（仮想接地）２４４が、差動信号の周波数が２０ＧＨｚ以上に高くなると、インダクタンスとして機能してしまい、逓倍器内での信号の伝送に対する各段の基準接地インピーダンスに差が生じてしまい、接地状態にばらつきが生じる。このため、逓倍器の利得特性が劣化するという課題がある。また、接地用配線が回路形成面に形成されているため、差動信号の伝送に伴い、帰還電流が流れ、放射ノイズが増え、この放射ノイズがレーダ装置の動作に支障を来たすという問題もある。
これに対して、本実施の形態では、ビアホール２４２ａを介して、カスコード接続アンプ２２１ａの仮想接地と、カスコード接続アンプ２２２ａの仮想接地とがＧａＡｓ基板の裏面に形成された接地層と電気的に接続されている。ビアホール２４２ｂを介して、カスコード接続アンプ２２１ｂの仮想接地と、カスコード接続アンプ２２２ｂの仮想接地とがＧａＡｓ基板の裏面に形成された接地層と電気的に接続されている。ビアホール２４２ｃを介して、カスコード接続アンプ２２１ｃの仮想接地と、カスコード接続アンプ２２２ｃの仮想接地とがＧａＡｓ基板の裏面に形成された接地層とインダクタンスなどの寄生成分が低い状態で電気的に接続されている。ビアホール２４２ｄを介して、カスコード接続アンプ２２１ｄの仮想接地と、カスコード接続アンプ２２２ｄの仮想接地とがＧａＡｓ基板の裏面に形成された接地層と電気的に接続されている。
具体的には、図２２に示されるように、ＧａＡｓ基板２５３ａの裏面からＧａＡｓ基板２５３ａとＧａＡｓ基板２５３ａの表面に形成された絶縁層２５４ａとを貫通するようにエッチングすることでビアホール２５１ａが形成される。さらに、ＧａＡｓ基板２５３ａの裏面から、ビアホール２５１ａの内部に亘って、回路素子接続用配線２５５ａまで、接地層２５２ａが形成される。
ここでは、一例として、ビアホール２５１ａが径７０μｍで形成されている。接地層２５２ａが厚み５μｍで、金メッキなどで形成されている。ＧａＡｓ基板２５３ａが厚み１００μｍで形成されている。絶縁層２５４ａが厚み０．２μｍで、窒化シリコンや酸化シリコンなどで形成されている。回路素子接続用配線２５５ａが厚み３μｍで、金メッキで形成されている。
なお、図２３に示されるように、絶縁層２５４ｂの表面から絶縁層２５４ｂとＧａＡｓ基板２５３ｂとを貫通してＧａＡｓ基板２５３ｂの裏面に形成された接地層２５２ｂまでエッチングすることでビアホール２５１ｂが形成される。さらに、絶縁層２５４ｂの表面から、ビアホール２５１ｂの内部に亘って、接地層２５２ｂまで、回路素子接続用配線２５５ｂが形成されるとしてもよい。
この場合においては、一例として、ビアホール２５１ｂが径７０μｍで形成されている。接地層２５２ｂが厚み５μｍで、金メッキなどで形成されている。ＧａＡｓ基板２５３ｂが厚み１００μｍで形成されている。絶縁層２５４ｂが厚み０．２μｍで、窒化シリコンや酸化シリコンなどで形成されている。回路素子接続用配線２５５ｂが厚み３μｍで、金メッキで形成されている。
なお、図２４に示されるように、絶縁層２５４ｃの表面から絶縁層２５４ｃを貫通してＧａＡｓ基板２５３ｃの表面に形成された接地層２５２ｃまでエッチングすることでビアホール２５１ｃが形成される。さらに、絶縁層２５４ｃの表面から、ビアホール２５１ｃの内部に亘って、接地層２５２ｃまで、回路素子接続用配線２５５ｃが形成されるとしてもよい。
この場合においては、一例として、ビアホール２５１ｃが径７０μｍで形成されている。接地層２５２ｃが厚み１．５μｍで、蒸着金属チタン／金（Ｔｉ／Ａｕ）などで形成されている。ＧａＡｓ基板２５３ｃが厚み１００μｍで形成されている。絶縁層２５４ｃが厚み０．２μｍで、窒化シリコンや酸化シリコンなどで形成されている。回路素子接続用配線２５５ｃが厚み３μｍで、金メッキで形成されている。
なお、図２５に示されるように、導電性のＳｉ基板２５６ｄなどを使用するとする。そして、回路素子接続用配線２５５ｄまたは絶縁層２５３ｄの表面に形成された絶縁層２５４ｄを回路素子接続用配線２５５ｄまでエッチングすることでビアホール２５１ｄが形成される。さらに、絶縁層２５４ｄの表面から、ビアホール２５１ｄの内部に亘って、回路素子接続用配線２５５ｄまで、接地層２５２ｄが形成されるとしてもよい。
この場合においては、一例として、ビアホール２５１ｄが径２０μｍで形成されている。接地層２５２ｄが厚み１．５μｍで、蒸着金属チタン／金（Ｔｉ／Ａｕ）などで形成されている。絶縁層２５３ｄが厚み０．２μｍで、窒化シリコンや酸化シリコンなどで形成されている。絶縁層２５４ｄが厚み８μｍで、ＢＣＢ（ベンゾシクロブテン）などで形成されている。回路素子接続用配線２５５ｄが厚み３μｍで、金メッキで形成されている。Ｓｉ基板２５６ｄが厚み１００μｍで形成されている。
なお、このように形成された周波数逓倍器を有するＭＭＩＣチップが実装ボードに実装されるにあたって、接地層２５２ｄが実装ボード側となるように実装されるとしてもよい。すなわち、接地層２５２ｄが回路素子接続用配線２５５ｄの下層になるように実装されるとしてもよい。これによって、回路素子接続用配線２５５ｄに高周波信号が伝送される際に、導電性あるいは高抵抗のＳｉ基板による高周波損失を回避することができる。
これらのいずれにおいても、逓倍器内で高周波信号が伝送されることで、各段の差動アンプにおける基準接地インピーダンスによる差が生じることを抑制することができる。さらに、良好な接地状態を実現できるため、逓倍器の利得特性の劣化を抑制することができる。
例えば、図２０や図２１に示される逓倍器と比べれば、７〜８ｄＢ程度の向上が可能である。また、接地用配線が回路形成面と異なる層に形成されているため、差動信号の伝送に伴う帰還電流により生じる放射ノイズも抑制できる。
本発明は、マイクロ波帯、ミリ波帯などの高周波で使用されるレーダ装置などとして、特に、高性能化、低消費電力化を要するレーダ装置などとして、利用することができる。
従来の形態における一つ目のレーダ装置の構成を示す図 従来の形態における一つ目の無線通信装置の送受信部分の構成を示す図 従来の形態における二つ目のレーダ装置の構成を示す図 従来の形態における二つ目の無線通信装置の送受信部分の構成を示す図 本発明に係わる第１の実施の形態におけるレーダ装置の構成を示す図 本発明に係わる第１の実施の形態における周波数逓倍器の構成を示す図 本発明に係わる第１の実施の形態におけるギルバートセル型ミキサの動作原理について、差動信号として矩形波が使用された場合の動作原理を示す図 本発明に係わる第１の実施の形態におけるギルバートセル型ミキサの動作原理について、差動信号として正弦波が使用された場合の動作原理を示す図 本発明に係わる第１の実施の形態における周波数逓倍器のアイソレーション特性とバイアス電圧依存性との関係を示す図 本発明に係わる第１の実施の形態の変形例における周波数逓倍器の構成を示す図 本発明に係わる第２の実施の形態におけるレーダ装置の構成を示す図 本発明に係わる第２の実施の形態におけるレーダ装置のパッケージ構成を示す図 本発明に係わる第２の実施の形態における周波数逓倍器の構成を示す図 本発明に係わる第２の実施の形態における周波数逓倍器の入出力特性を示す図 本発明に係わる第２の実施の形態における周波数逓倍器から出力される差動信号の電圧波形を示す図 本発明に係わる第２の実施の形態における周波数逓倍器を２逓倍器で構成した場合の構成を示す図 本発明に係わる第２の実施の形態における周波数逓倍器を２逓倍器で構成した場合の電圧波形を示す図 本発明に係わる第２の実施の形態における周波数逓倍器の具体的な回路構成を示す図 本発明に係わる第２の実施の形態における周波数逓倍器の具体的な回路構成を示す図 本発明に係わる第２の実施の形態における周波数逓倍器に対する一つ目の比較例を示す図 本発明に係わる第２の実施の形態における周波数逓倍器に対する二つ目の比較例を示す図 本発明に係わる第２の実施の形態における周波数逓倍器のビアホール部分の断面を示す図 本発明に係わる第２の実施の形態の第１の変形例における周波数逓倍器のビアホール部分の断面を示す図 本発明に係わる第２の実施の形態の第２の変形例における周波数逓倍器のビアホール部分の断面を示す図 本発明に係わる第２の実施の形態の第３の変形例における周波数逓倍器のビアホール部分の断面を示す図
符号の説明
１０ レーダ装置
１１ 中間周波数発振器
１２ 発振器
１３ バランス型変調器
１４ バランス型変調器
１５ ＰＮ符号発生器
１６ 送信信号バンドパスフィルタ
１７ 送信アンテナ
１８ 受信アンテナ
１９ 低雑音増幅器
２０ バランス型変調器
２１ 可変遅延器
２２ａ，２２ｂ 直交受信復調器
３１ 発振器
３２ 周波数逓倍回路
３３ 送信用周波数変換部
３４ 受信用周波数変換部
４１ 発振器
４２ アップコンバータ
４３ ダウンコンバータ
４４ アイソレータ
４５ 減衰器
４６ 分配器
５１ 発振器
５２ａ，５２ｂ 逓倍器
５３ ミキサ
５４ 変調器
１００ レーダ装置
１０１ 中間周波数発振器
１０２ 発振器
１０３ バランス型変調器
１０４ バランス型変調器
１０５ ＰＮ符号発生器
１０６ 送信信号バンドパスフィルタ
１０７ 送信アンテナ
１０８ 受信アンテナ
１０９ 低雑音増幅器
１１０ バランス型変調器
１１１ 可変遅延器
１１２ａ，１１２ｂ 直交受信復調器
１１３ ９０度移相器
１１４ａ，１１４ｂ 中間周波数バンドパスフィルタ
１１５ａ，１１５ｂ ログアンプ
１１６ａ，１１６ｂ 周波数逓倍器
１１７ 分配器
１１８ａ，１１８ｂ 設置個所
１２１ ギルバートセル型ミキサ
１２２ 入力バッファ回路
１２３ 出力バッファ回路
１２４ 電源端子
１２５ａ，１２５ｂ 入力端子
１２６ａ，１２６ｂ バイアス端子
１２７ａ，１２７ｂ 出力端子
１３１ａ，１３１ｂ ＬＯ端子
１３２ａ，１３２ｂ ＲＦ端子
１３３ａ，１３３ｂ ＩＦ端子
１４１〜１４４ トランジスタ
１５１〜１５６ トランジスタ
１６２ ポリフェーズフィルタ
１６５ａ，１６５ｂ 入力端子
１６６ａ，１６６ｂ バイアス端子
２００ レーダ装置
２０１ オフセットクロック
２０２ 発振器
２０３ バランス型変調器
２０４ 排他的論理和演算器
２０７ 送信アンテナ
２１０ バランス型変調器
２１４ａ，２１４ｂ 中間周波数バンドパスフィルタ
２１６ａ，２１６ｂ 周波数逓倍器
２１７ａ，２１７ｂ 中間周波数帯信号増幅器
２１８ａ ＴＸ−ＭＭＩＣ
２１８ｂ ＲＸ−ＭＭＩＣ
２２０ 差動アンプ
２２１，２２２ カスコード接続アンプ
２２３ 定電流源
２２４ 入力整合回路
２２５ ２倍波抑制回路
２２６ 高域通過型整合回路
２３４ 入力整合回路
２３６ 基本波カット回路
２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ 差動アンプ
２２１ａ，２２１ｂ，２２１ｃ，２２１ｄ カスコード接続アンプ
２２２ａ，２２２ｂ，２２２ｃ，２２２ｄ カスコード接続アンプ
２４１ａ 差動伝送部（位相０度）
２４１ｂ 差動伝送部（位相１８０度）
２４２ａ，２４２ｂ，２４２ｃ，２４２ｄ ビアホール
２４３ａ，２４３ｂ，２４３ｃ，２４３ｄ 仮想接地
２４４ 配線（仮想接地）
２５１ａ，２５１ｂ，２５１ｃ，２５１ｄ ビアホール
２５２ａ，２５２ｂ，２５２ｃ，２５２ｄ 接地層
２５３ａ，２５３ｂ，２５３ｃ ＧａＡｓ基板
２５４ａ，２５４ｂ，２５４ｃ，２５３ｄ，２５４ｄ 絶縁層
２５５ａ，２５５ｂ，２５５ｃ，２５５ｄ 回路素子接続用配線
２５６ｄ Ｓｉ基板

Claims (18)

  1. スペクトル拡散されたレーダ波を送信し、前記レーダ波が物体に反射されて得られた反射波を受信し、前記反射波から前記物体を探知するレーダ装置であって、
    擬似雑音符号を生成する擬似雑音符号発生器と、
    前記擬似雑音符号発生器で生成された擬似雑音符号を遅延させる遅延器と、
    高周波信号を生成する発振器と、
    ポジティブ側信号とネガティブ側信号とから構成される差動信号が入出力される差動回路で構成され、前記発振器で生成された高周波信号から送信用として分配された高周波信号が、前記差動信号である送信用差動信号として入力され、前記送信用差動信号の周波数を所定の逓倍率で逓倍する送信用逓倍器と、
    前記差動回路で構成され、前記発振器で生成された高周波信号から受信用として分配された高周波信号が、前記差動信号である受信用差動信号として入力され、前記受信用差動信号の周波数を前記送信用逓倍器の逓倍率と同じ逓倍率で逓倍する受信用逓倍器と、
    前記送信用逓倍器で逓倍されて得られた差動信号と、前記擬似雑音符号発生器で生成された擬似雑音符号とを使用して、前記レーダ波を生成する送信器と、
    前記受信用逓倍器で逓倍されて得られた差動信号と、前記遅延器で遅延させた擬似雑音符号とを使用して、前記反射波から、第１の復調信号と、前記第１の復調信号に対して位相が直交する第２の復調信号とを生成する受信器とを備える
    ことを特徴とするレーダ装置。
  2. 前記送信器は、
    前記送信用逓倍器で逓倍されて得られた差動信号と、前記擬似雑音符号発生器で生成された擬似雑音符号とを混合して、前記レーダ波として送信される信号を生成する第１のミキサを備え、
    前記受信器は、
    中間周波数のクロック信号を生成するオフセットクロックと、
    前記遅延器で遅延させた擬似雑音符号と、前記オフセットクロックで生成された中間周波数のクロック信号との間で排他的論理和をとる排他的論理和演算器と、
    前記排他的論理和演算器で排他的論理和をとって得られた信号と、前記反射波とを混合して、スペクトルが拡散された前記反射波を逆拡散する第２のミキサと、
    前記第２のミキサで混合されて得られた信号と、前記受信用逓倍器で逓倍されて得られた差動信号とを混合して、中間周波数の前記第１の復調信号を生成する第３のミキサと、
    前記受信用逓倍器で逓倍されて得られた差動信号の位相を９０度移相する移相器と、
    前記第２のミキサで混合されて得られた信号と、前記移相器で移相されて得られた差動信号とを混合して、中間周波数の前記第２の復調信号を生成する第４のミキサとを備える
    ことを特徴とする請求項１に記載のレーダ装置。
  3. 前記送信器は、
    中間周波数信号を生成する中間周波数発振器と、
    前記中間周波数発振器で生成された中間周波数信号と、前記送信用逓倍器で逓倍されて得られた差動信号とを混合する第１のミキサと、
    前記第１のミキサで混合されて得られた信号と、前記擬似雑音符号発生器で生成された擬似雑音符号を混合して、前記レーダ波として送信される信号を生成する第２のミキサとを備え、
    前記受信器は、
    前記遅延器で遅延させた擬似雑音符号と、前記反射波とを混合して、スペクトルが拡散された前記反射波を逆拡散する第３のミキサと、
    前記第３のミキサで混合されて得られた信号と、前記受信用逓倍器で逓倍されて得られた差動信号とを混合して、中間周波数の前記第１の復調信号を生成する第４のミキサと、
    前記受信用逓倍器で逓倍されて得られた差動信号の位相を９０度移相する移相器と、
    前記第３のミキサで混合されて得られた信号と、前記移相器で移相されて得られた差動信号とを混合して、中間周波数の前記第２の復調信号を生成する第５のミキサとを備える
    ことを特徴とする請求項１に記載のレーダ装置。
  4. 前記送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、
    前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板の裏面に形成された接地層と、ビアホールを介して電気的に接続されている
    ことを特徴とする請求項１に記載のレーダ装置。
  5. 前記送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、
    前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板において前記差動増幅回路が形成された部分よりも下層部分に形成された接地層と、ビアホールを介して電気的に接続されている
    ことを特徴とする請求項１に記載のレーダ装置。
  6. 前記送信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、
    前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板において前記差動増幅回路が形成された部分よりも上層部分に形成された接地層と、ビアホールを介して電気的に接続されている
    ことを特徴とする請求項１に記載のレーダ装置。
  7. 前記送信用逓倍器は、
    前記送信用差動信号から、第１の差動信号と、前記第１の差動信号に対して９０度の位相差を有する第２の差動信号とを生成する入力バッファ回路と、
    前記入力バッファ回路で生成された第１の差動信号と第２の差動信号とを混合するギルバートセル型ミキサと、
    前記ギルバートセル型ミキサで混合されて得られた第３の差動信号を増幅する出力バッファ回路とを備える
    ことを特徴とする請求項１に記載のレーダ装置。
  8. 前記入力バッファ回路は、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とを生成し、
    前記ギルバートセル型ミキサは、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とから前記第３の差動信号を生成し、
    前記送信用逓倍器は、
    前記入力バッファ回路を構成するトランジスタのうち前記送信用差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、
    前記入力バッファ回路を構成するトランジスタのうち前記送信用差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子とを備える
    ことを特徴とする請求項７に記載のレーダ装置。
  9. 前記入力バッファ回路は、ポリフェーズフィルタから構成されて前記第１の差動信号と前記第２の差動信号とを生成し、
    前記ギルバートセル型ミキサは、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とから前記第３の差動信号を生成し、
    前記送信用逓倍器は、
    前記ギルバートセル型ミキサを構成するトランジスタのうち前記第１の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、
    前記ギルバートセル型ミキサを構成するトランジスタのうち前記第１の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子と、
    前記ギルバートセル型ミキサを構成するトランジスタのうち前記第２の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第３のバイアス端子と、
    前記ギルバートセル型ミキサを構成するトランジスタのうち前記第２の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第４のバイアス端子とを備える
    ことを特徴とする請求項７に記載のレーダ装置。
  10. 前記レーダ装置は、前記発振器で生成される高周波信号がシングルエンド信号であって、
    前記発振器で生成されたシングルエンド信号を前記差動信号に変換して前記送信用逓倍器と前記受信用逓倍器とに出力する変換回路を備える
    ことを特徴とする請求項１に記載のレーダ装置。
  11. 前記レーダ装置は、前記送信用逓倍器で逓倍されて得られた差動信号を増幅して前記送信器に出力する送信用増幅器を備える
    ことを特徴とする請求項１に記載のレーダ装置。
  12. 前記受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、
    前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板の裏面に形成された接地層と、ビアホールを介して電気的に接続されている
    ことを特徴とする請求項１に記載のレーダ装置。
  13. 前記受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、
    前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板において前記差動増幅回路が形成された部分よりも下層部分に形成された接地層と、ビアホールを介して電気的に接続されている
    ことを特徴とする請求項１に記載のレーダ装置。
  14. 前記受信用逓倍器は、カスコード接続されている第１のトランジスタと第２のトランジスタとから構成されている第１の増幅回路と、カスコード接続されている第３のトランジスタと第４のトランジスタとから構成されている第２の増幅回路とを１セットにした差動増幅回路を備え、
    前記第１の増幅回路の仮想接地と前記第２の増幅回路の仮想接地とが、前記差動増幅回路が形成された半導体基板において前記差動増幅回路が形成された部分よりも上層部分に形成された接地層と、ビアホールを介して電気的に接続されている
    ことを特徴とする請求項１に記載のレーダ装置。
  15. 前記受信用逓倍器は、
    前記受信用差動信号から、第１の差動信号と、前記第１の差動信号に対して９０度の位相差を有する第２の差動信号とを生成する入力バッファ回路と、
    前記入力バッファ回路で生成された第１の差動信号と第２の差動信号とを混合するギルバートセル型ミキサと、
    前記ギルバートセル型ミキサで混合されて得られた第３の差動信号を増幅する出力バッファ回路とを備える
    ことを特徴とする請求項１に記載のレーダ装置。
  16. 前記入力バッファ回路は、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とを生成し、
    前記ギルバートセル型ミキサは、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とから前記第３の差動信号を生成し、
    前記受信用逓倍器は、
    前記入力バッファ回路を構成するトランジスタのうち前記受信用差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、
    前記入力バッファ回路を構成するトランジスタのうち前記受信用差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子とを備える
    ことを特徴とする請求項１５に記載のレーダ装置。
  17. 前記入力バッファ回路は、ポリフェーズフィルタから構成されて前記第１の差動信号と前記第２の差動信号とを生成し、
    前記ギルバートセル型ミキサは、１以上のトランジスタから構成されて前記第１の差動信号と前記第２の差動信号とから前記第３の差動信号を生成し、
    前記受信用逓倍器は、
    前記ギルバートセル型ミキサを構成するトランジスタのうち前記第１の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第１のバイアス端子と、
    前記ギルバートセル型ミキサを構成するトランジスタのうち前記第１の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第２のバイアス端子と、
    前記ギルバートセル型ミキサを構成するトランジスタのうち前記第２の差動信号のポジティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第３のバイアス端子と、
    前記ギルバートセル型ミキサを構成するトランジスタのうち前記第２の差動信号のネガティブ側信号が入力される１以上のトランジスタに対してバイアスを調整する信号が入力される第４のバイアス端子とを備える
    ことを特徴とする請求項１５に記載のレーダ装置。
  18. 前記レーダ装置は、前記受信用逓倍器で逓倍されて得られた差動信号を増幅して前記受信器に出力する受信用増幅器を備える
    ことを特徴とする請求項１に記載のレーダ装置。
JP2007146512A 2006-06-02 2007-06-01 レーダ装置 Expired - Fee Related JP4909812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007146512A JP4909812B2 (ja) 2006-06-02 2007-06-01 レーダ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006155185 2006-06-02
JP2006155185 2006-06-02
JP2007146512A JP4909812B2 (ja) 2006-06-02 2007-06-01 レーダ装置

Publications (2)

Publication Number Publication Date
JP2008008900A JP2008008900A (ja) 2008-01-17
JP4909812B2 true JP4909812B2 (ja) 2012-04-04

Family

ID=39067224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007146512A Expired - Fee Related JP4909812B2 (ja) 2006-06-02 2007-06-01 レーダ装置

Country Status (1)

Country Link
JP (1) JP4909812B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009074856A (ja) * 2007-09-19 2009-04-09 Panasonic Corp スペクトル拡散型レーダ装置
KR101369202B1 (ko) 2010-06-15 2014-03-05 에코스솔루션(주) 직접시퀀스초광대역 방식의 고분해능 단거리 레이더장치
KR101404863B1 (ko) 2011-01-06 2014-06-09 주식회사 만도 물체 탐지 방법 및 그 레이더 시스템
WO2012124586A1 (ja) * 2011-03-14 2012-09-20 古河電気工業株式会社 直交復調装置
WO2013001743A1 (ja) * 2011-06-29 2013-01-03 パナソニック株式会社 半導体受信装置
JP6116807B2 (ja) * 2012-03-07 2017-04-19 古河電気工業株式会社 レーダ装置およびレーダ装置の調整方法
JP2018028435A (ja) * 2014-12-25 2018-02-22 三菱電機株式会社 周波数変換装置
CN108414984B (zh) * 2018-01-16 2021-02-19 湖北工业大学 一种基于二阶干涉的水下目标定位方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2623931B2 (ja) * 1990-07-11 1997-06-25 日本電気株式会社 位相同期送受信装置
JP3252653B2 (ja) * 1995-06-05 2002-02-04 三菱電機株式会社 送受信機
US5731781A (en) * 1996-05-20 1998-03-24 Delco Electronics Corp. Continuous wave wideband precision ranging radar
JP3276856B2 (ja) * 1996-08-09 2002-04-22 古河電気工業株式会社 無線送受信装置
JP3732338B2 (ja) * 1998-06-19 2006-01-05 三菱電機株式会社 スペクトル拡散方式を用いたレーダ装置
JP2001044880A (ja) * 1999-07-27 2001-02-16 Kyocera Corp 送受信機
JP2003229722A (ja) * 2002-02-05 2003-08-15 Rf Chips Technology Inc 周波数逓倍回路および送受信装置
EP1865337A1 (en) * 2005-03-31 2007-12-12 Matsushita Electric Industrial Co., Ltd. Spread spectrum type radar device

Also Published As

Publication number Publication date
JP2008008900A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
US7609199B2 (en) Radar apparatus
JP4909812B2 (ja) レーダ装置
Farid et al. A broadband direct conversion transmitter/receiver at D-band using CMOS 22nm FDSOI
Kissinger Millimeter-wave receiver concepts for 77 GHz automotive radar in silicon-germanium technology
US9425840B2 (en) Wideband tunable notch cancellation
US20110014880A1 (en) System and method for a single chip direct conversion transceiver in silicon
US20060128322A1 (en) Transceiver apparatus and module
Perndl et al. A low-noise, and high-gain double-balanced mixer for 77 GHz automotive radar front-ends in SiGe bipolar technology
Schmalz et al. 122 GHz ISM-band transceiver concept and silicon ICs for low-cost receiver in SiGe BiCMOS
Hegarty et al. An overview of the effects of out-of-band interference on GNSS receivers
US11424772B2 (en) Receiver architectures with parametric circuits
US7577416B2 (en) Single balanced mixer
Tessmann et al. Fully integrated 300 GHz receiver S-MMICs in 50 nm metamorphic HEMT technology
EP3069161B1 (en) Methods and apparatus for signal sideband receiver/transceiver for phased array radar antenna
Ranjan et al. A low-cost and low-power CMOS receiver front-end for MB-OFDM ultra-wideband systems
Datta et al. A transceiver front-end for ultra-wide-band applications
US8860606B2 (en) Radar sensor having interference signal compensation
Pyo et al. K-band FMCW radar CMOS front-end ICs with 13.3 dBm output power
Le et al. A CMOS 77 GHz radar receiver front-end
US9024704B2 (en) Electronically tunable active duplexer system and method
Ingram et al. A highly integrated multi-functional chip set for low cost Ka-band transceiver
Pyo et al. A single-chip K-band CMOS FMCW radar transceiver
EP1089446A1 (en) Radio terminal device
Trotta et al. SiGe circuits for spread spectrum automotive radar
Li et al. Ka-band Single-chip GaAs PHEMT Transceiver MMIC for Ranging FMCW Radar

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees