JP5034972B2 - 電子機器およびプログラム - Google Patents

Description

本発明は、複数の信号端子のうちの隣接端子間に短絡が発生していることを検出できる電子機器に関する。

上記のように、複数の信号端子が備えられてなる電子機器における隣接端子間に短絡が発生していることを検出するための技術としては、例えば、次のようなものが提案されている。

それは、電子機器（ＬＳＩ）の内部回路とそこから外部へ至る出力端子との間にテスト用の信号を外部へと出力できるようにすべくスイッチ部（切換回路）と、隣接する端子それぞれにおける信号レベルの排他的論理和をとる排他的論理和回路と、を設け、テスト用の信号を出力させた場合における排他的論理和回路による排他的論理和の結果に基づいて隣接端子間の短絡を検出する、といった技術である（特許文献１参照）。
特開平５−３４６４５１号公報

しかし、この技術では、電子機器としての通常の機能を発揮する構成要素の他に、隣接端子間の短絡を検出するための物理的な構成要素（スイッチ部および排他的論理和回路）を別途設ける必要があるため、電子機器としての装置構成が無用に大きくなってしまうという問題があった。

このように装置構成が大きくなってしまうことを防止するには、上記のように別途設けるべき構成要素を、製品出荷時などにおけるテスト用として一時的にのみ設けるものとすればよいが、この場合、そのテスト後，具体的にいえば実際に使用されている状況において短絡の発生を検出することができなくなってしまう。

本発明は、このような課題を解決するためになされたものであり、その目的は、電子機器としての装置構成を無用に大きくすることなく、また、電子機器として実際に使用されている状況においても短絡の発生を検出することができるようにするための技術を提供することである。

上記課題を解決するためには、少なくとも所定の信号を出力するための出力端子を含めた複数の信号端子が備えられてなる電子機器を、以下に示すような第１の構成とすればよい。

この構成においては、前記複数の信号端子のうちいずれかの出力端子（以降「対象出力端子」という）から、信号レベルが所定のパターンに従って変化する信号を出力させる出力指令手段と、該出力指令手段による指令に基づいて前記対象出力端子からの信号の出力が開始された以降、該対象出力端子と隣接する端子（以降「対象隣接端子」という）を流通する信号における信号レベルの推移を監視する推移監視手段と、該推移監視手段により監視が開始された信号レベルの推移が、前記出力指令手段による指令に基づいて前記対象出力端子から出力が開始された信号における変化のパターンに同期している場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する短絡判定手段と、を備えている。

このように構成された電子機器であれば、対象出力端子から信号を出力させ、その端子に隣接する対象隣接端子を流通する信号の信号レベルの推移が、対象出力端子から出力させた信号における変化のパターンと同期しているか否かにより、それら端子間に短絡が発生していることを判定することができる。

この判定方法は、対象出力端子から信号を出力させる，対象隣接端子における信号レベルをチェックする，といった単純な処理で実現できることから、スイッチ部および排他的論理和回路などといった物理的な構成要素を別途設けなくても、電子機器の処理の一部として実装することができる。そのため、端子間における短絡の発生を検出するために電子機器としての装置構成が無用に大きくなってしまうことを防止することができる。

そして、上記各手段を電子機器の処理の一部として実装することによって、製品出荷時などのテスト用に限らず、そのテスト後，具体的にいえば実際に使用されている状況においても短絡の発生を検出することができるようになる。

この構成において、出力指令手段による指令に基づいて対象出力端子から出力される信号は、信号レベルが所定のパターンに従って変化するものであれば、どのような信号であってもよい。

例えば、ＨレベルおよびＬレベルのいずれか一方（以降「一方レベル」という）から他方（以降「他方レベル」という）へと変化する信号とすることが考えられ、このためには、上記構成を以下に示す第２の構成とすることが考えられる。

この構成において、前記出力指令手段は、ＨレベルおよびＬレベルのいずれか一方（以降「一方レベル」という）から他方（以降「他方レベル」という）へと変化する信号を前記対象出力端子から出力させて、前記短絡判定手段は、前記対象出力端子から出力される信号の信号レベルが前記他方レベルへと変化した以降、前記推移監視手段により監視が開始された信号レベルが前記他方レベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する。

この構成では、対象出力端子から出力される信号が一方レベルから他方レベルへと変化した後、推移監視手段により監視が開始された信号レベルが他方レベルとなっている場合に、端子間に短絡が発生していると判定することができる。

通常、対象出力端子および対象隣接端子の間に短絡が発生している場合には、対象隣接端子における信号レベルが対象出力端子における信号に同期して同じ信号レベルに変化するはずである。

そのため、対象出力端子から出力される信号が一方レベルから他方レベルへと変化した後、推移監視手段により監視が開始された信号レベル，つまり対象隣接端子における信号レベルが他方レベルとなっているということは、そのように対象隣接端子における信号レベルが対象出力端子における信号に同期して同じ信号レベルに変化した結果といえる。

上記構成では、このことをもって対象出力端子および対象隣接端子の間に短絡が発生していると判定することができるようにしている。
また、この構成においては、各手段を以下に示すようにした第３の構成としてもよい。

この構成において、前記短絡判定手段は、前記出力指令手段による指令に基づいて前記対象出力端子から出力が開始されるのに先立って、該対象出力端子における信号レベルが前記他方レベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する。

この構成では、対象出力端子から出力される信号が一方レベルから他方レベルへと変化するのに先立って、対象出力端子における信号レベルが既に他方レベルとなっている場合に、端子間に短絡が発生していると判定することができる。

出力指令手段による指令に基づいて対象出力端子から出力される信号は、一方レベルから他方レベルへと変化する信号であることから、当然、この対象出力端子における信号レベルは、他方レベルへと変化するまで一方レベルになっているはずである。

しかし、対象出力端子および対象隣接端子の間に短絡が発生している場合において、この対象隣接端子における信号レベルが他方レベルになっていると、対象出力端子における信号レベルが対象隣接端子における信号に同期して同じ信号レベルに変化することになる。

そのため、対象出力端子から信号の出力が開始されるのに先立って、この対象出力端子における信号レベルが他方レベルとなっているということは、そのように対象出力端子における信号レベルが対象隣接端子における信号に同期して同じ信号レベルに変化した結果といえる。

上記構成では、さらに、このことをもって対象出力端子および対象隣接端子の間に短絡が発生していると判定することができるようにしている。
また、上述した出力指令手段による指令に基づいて対象出力端子から出力される信号としては、信号レベルの変化を複数回繰り返すようなパターンの信号とすることが望ましい。

対象出力端子および対象隣接端子の間に短絡が発生していれば、対象隣接端子における信号レベルが対象出力端子における信号に同期して同じ信号レベルに変化するはずであるが、短絡が発生していない正常な状態であるにも拘わらず、偶然、そのように信号レベルが変化してしまう状況となっていることも考えられる。このような状況では、対象隣接端子における信号レベルの推移が、対象出力端子から出力が開始された信号における信号レベルの変化パターンに同期しているとはいえない。

とはいえ、短絡が発生していない正常な状態では、対象隣接端子における信号レベルが、長期間にわたって対象出力端子における信号と同じように推移する可能性は低いため、複数の時点において対象隣接端子における信号レベルの推移をチェックすれば、対象隣接端子における信号レベルが、対象出力端子における信号に同期して同じ信号レベルに変化したのか、偶然同じように変化しただけなのかを判断することができるはずである。

つまり、信号レベルが複数回繰り返し変化する信号であれば、これと同期して変化しているか否かを、その変化パターンとの一致，不一致に基づいて高い精度で判定できるようになるため、短絡が発生していることを検出するのに適しているといえる。

このように、信号レベルの変化を複数回繰り返すような信号としては、例えば、一方レベルから他方レベルへと変化した後、再び一方レベルへと変化する信号とすることが考えられ、このためには、上記第２，第３の構成を以下に示す第４の構成とすることが考えられる。

この構成において、前記出力指令手段は、前記一方レベルから前記他方レベルへと変化した後、再び前記一方レベルへと変化する信号を前記対象出力端子から出力させて、前記短絡判定手段は、前記対象出力端子から出力される信号の信号レベルが前記他方レベルへと変化した以降、前記推移監視手段により監視が開始された信号レベルが前記他方のレベルとなって、その後、前記対象出力端子から出力される信号の信号レベルが再び前記一方のレベルへと変化した以降、前記監視が開始された信号レベルが前記一方のレベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する。

この構成であれば、対象出力端子から出力される信号の信号レベルが他方レベルへと変化した以降、推移監視手段により監視が開始された信号レベルが他方のレベルとなって、その後、対象出力端子から出力される信号の信号レベルが再び一方のレベルへと変化した以降、その監視が開始された信号レベルが一方のレベルとなっている場合に、端子間に短絡が発生していると判定することができる。

このように対象隣接端子における信号レベルが変化するということは、この対象隣接端子における信号レベルが対象出力端子における信号に同期して同じ信号レベルに変化した結果といえる。上記構成では、このことをもって対象出力端子および対象隣接端子の間に短絡が発生していると判定することができるようにしている。

また、上記各構成においては、さらに、以下に示すようにした第５の構成としてもよい。この構成では、前記短絡判定手段により短絡が発生していると判定された場合に、その旨を報知する短絡報知手段，を備えている。

この構成であれば、端子間における短絡の発生が検出された場合に、その旨を外部に対して報知することができ、この報知を受けたユーザに対して修理などの対応をとるべきことを促すことができる。

この構成において報知を行うためには、例えば、報知用のランプを点灯させる、表示装置に報知用のメッセージを表示させる、報知用の音声をスピーカから出力させる、本電子機器が通信可能な外部機器に対して報知メッセージを送信する、ことが考えられる。

ところで、本電子機器が複数の外部機器とそれぞれ通信を実施する場合においては、そのいずれかのみとの通信を選択的に実施できるようにすべく、特定の外部機器に所定の信号（いわゆるチップセレクト信号）を出力できるようにし、これを受けている外部機器のみが本電子機器との通信を実施できるように構成することがある。

このチップセレクト信号は、いずれかの外部機器との通信を選択的に実施できるようにするという性格上、複数の外部機器それぞれへと同時に出力されることはない。
しかし、このチップセレクト信号を出力する出力端子が隣接している場合に、これら出力端子の間に短絡が発生してしまうと、これら出力端子が同電位になるため、いずれかの出力端子からのみチップセレクト信号を出力させようとしても、全ての出力端子から出力されたのと同様の結果となり、チップセレクト信号が複数の外部機器それぞれへ同時に供給されてしまう。

そうすると、複数の外部機器それぞれとの通信が同時に実施され、それぞれの通信に基づく処理が同時に実行される結果、本電子機器が意図しない動作をしたり、本電子機器により制御される他の装置（または，これらを含むシステム全体）が正常に動作しなくなる恐れがある。

このようなことを防止するためには、上記各構成を以下に示すようにした第６の構成とすることが考えられる。
この構成では、前記対象出力端子および前記対象隣接端子が、それぞれ別の外部機器との間における信号のやりとりを選択的に有効にする信号であるチップセレクト信号を出力する出力端子であることを前提とし、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のいずれか一方を介してチップセレクト信号が供給される外部機器につき、該外部機器から入力される信号に基づく処理を実施しないように内部設定を変更する不実施設定手段，を備えている。

この構成においては、それぞれチップセレクト信号を出力する出力端子の間に短絡が発生した場合に、そのチップセレクト信号が供給される外部機器のうち、いずれか一方から入力される信号に基づく処理を実施しないようにすることができる。

これにより、複数の外部機器それぞれとの通信が同時に実施されたとしても、それぞれの通信に基づく処理が同時に実行されることがなくなるため、本電子機器が意図しない動作をしたり、本電子機器により制御される他の装置が正常に動作しなくなるといったことを未然に防止することができる。

ここで、チップセレクト信号が供給される外部機器のうち、いずれの外部機器から入力される信号に基づく処理を実施しないようにするかについては、例えば、ランダムに選択した外部機器に基づく処理としたり、あらかじめ定められた優先度の低い外部機器に基づく処理としたり、することが考えられる。

また、上述した前記対象出力端子および前記対象隣接端子が、それぞれ所定の信号を出力するための出力端子である場合には、これら出力端子の間に短絡が発生してしまうと、上述したチップセレクト信号である場合と同様、これら出力端子が同電位になるため、いずれかの端子からのみ信号を出力させようとしても、全ての端子から出力されたのと同様の結果となってしまう。

そうすると、本来信号を出力すべきではなかった出力端子からの信号（出力端子から出力されたものとみなされる信号）を受けた外部機器（または，これを含むシステム全体）が正常に動作しなくなる恐れがある。

このようなことを防止するためには、上記各構成を以下に示すようにした第７の構成とすることが考えられる。
この構成では、前記対象出力端子および前記対象隣接端子が、それぞれ所定の信号を出力するための出力端子であることを前提とし、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子それぞれからの信号の出力を禁止すべく内部設定を変更する第１出力禁止手段，を備えている。

この構成においては、それぞれ所定の信号を出力するための出力端子の間に短絡が発生した場合に、それら出力端子からの信号の出力を禁止すべく設定変更がなされ、これにより信号が出力されないようにすることができる。

これにより、本来信号を出力すべきではなかった出力端子から信号が出力される（出力端子から出力されたものとみなされる）ことがなくなるため、この信号を受けた外部機器（または，これを含むシステム全体）が正常に動作しなくなるといったことを未然に防止することができる。

また、この構成において、本電子機器は、対象出力端子または対象隣接端子における信号レベルが一方レベルまたは他方レベルへと変化したことに伴って、このレベルの信号を出力する出力端子である随伴出力端子を有する構成とされる場合がある。

この場合には、対象出力端子および対象隣接端子による信号の出力だけでなく、その随伴出力端子による信号の出力を禁止することが望ましい。
このためには、上記第７の構成を以下に示す第８の構成のようにするとよい。

この構成では、前記複数の端子に含まれる端子として、前記対象出力端子または前記対象隣接端子における信号レベルが前記一方レベルまたは前記他方レベルへと変化したことに伴って、該レベルの信号を出力する出力端子（以降「随伴出力端子」という）を有していることを前提とし、前記第１出力禁止手段は、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子だけでなく、前記対象隣接端子に対応する前記随伴出力端子からの出力を禁止すべく内部設定を変更する。

この構成においては、対象出力端子および対象隣接端子の間に短絡が発生した場合に、それら出力端子だけでなく、この対象隣接端子に対応する随伴出力端子からの信号の出力を禁止すべく設定変更をすることができる。

また、上記のように、対象出力端子および対象隣接端子が、それぞれ別の外部機器に対して所定の信号を出力する出力端子である場合においては、各出力端子の論理が同じ，つまり正論理同士または負論理同士であれば、出力端子それぞれによる信号の出力を禁止すれば、各出力端子から信号が出力される，または，出力されたとみなされる状況になることはない。

しかし、各出力端子の論理が異なっている，つまり一方が正論理で他方が負論理となっていると、各出力端子からの信号の出力を禁止したとしても、一方の出力端子において信号が出力されていない状態に対応する信号レベルが、他方の出力端子からみると信号が出力されている状態に対応するレベルになってしまう。

この場合、一方の出力端子からの信号の出力を禁止したにも拘わらず、その他方の出力端子から信号が出力されたのと同様の結果となってしまう。
ここで、その出力端子から出力されたこととなってしまった信号を受けた外部機器側において、他の処理に大きな影響を与えるような処理が行われないのであれば問題ないが、そのような処理が行われてしまうと、外部機器（または，これを含むシステム全体）の正常な動作を維持できなくなる恐れがある。そのため、このような場合においても正常な動作を維持できるようにすることが望ましい。

このためには、上記各構成を以下に示すようにした第９の構成とすることが考えられる。
この構成では、前記対象出力端子および前記対象隣接端子が、それぞれ別の外部機器に対して所定の信号を出力する出力端子であることを前提とし、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のうち、優先度が低く設定された端子からの信号の出力を禁止すべく内部設定を変更する第２出力禁止手段，を備えている。

この構成においては、対象出力端子および対象隣接端子の間に短絡が発生した場合に、それら出力端子のうち、優先度が低く設定された端子からの信号の出力を禁止すべく設定変更がなされ、この端子からの信号が出力されないようにすることができる。

ここで、対象出力端子および対象隣接端子のうち、他の処理に大きな影響を与える処理を行わない外部機器に対して信号を出力する出力端子の優先度が高くなるように設定しておけば、そのような処理を行う外部機器に対して信号を出力する出力端子の優先度が相対的に低くなる。

そうすると、短絡の発生時、そのような処理を行う外部機器に対して信号を出力する出力端子からの信号の出力が禁止されるため、少なくともその出力端子から信号が出力されたこととなってしまうことを防止することができる。

これにより、対象出力端子および対象隣接端子の論理が異なっている場合であっても、他の処理に大きな影響を与えるような処理が行われ、外部機器（または，これを含むシステム全体）の正常な動作を維持できなくなる、といったことを未然に防止することができる。

また、上述した対象出力端子および対象隣接端子のうち、少なくともいずれか一方が、外部機器に対して所定の信号を出力する出力端子である場合には、対象出力端子および対象隣接端子の間に短絡が発生した際、その出力端子からの信号の出力を禁止することとすればよい。

これであれば、上記各構成と同様、外部機器が意図しない信号を受けて処理を実施してしまうことにより、外部機器（または，これを含むシステム全体）が正常に動作しなくなる、といったことを未然に防止することができる。

また、本電子機器が、その外部機器に対して処理の実施を禁止すべき旨を指令するための信号を出力する出力端子を有している場合には、短絡の発生時に、その出力端子を介して外部機器に処理の実施を禁止すべき旨を指令することとしてもよい。

このためには、上記第１〜第５の構成のいずれかを以下に示すようにした第１０の構成のようにするとよい。
この構成では、前記対象出力端子および前記対象隣接端子のうち、少なくともいずれか一方が、外部機器に対して所定の信号を出力する出力端子であり、さらに、該外部機器に対して処理の実施を禁止すべき旨を指令するための信号を出力する出力端子を有していることを前提とし、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のいずれか一方を介して信号が供給される外部機器に対し、該外部機器による処理の実施を禁止すべき旨を指令する禁止指令手段，を備えている。

この構成においては、対象出力端子および対象隣接端子の間に短絡が発生した場合に、これら端子のいずれか一方からの信号を受けた外部機器に対し、その処理の実施を禁止すべき旨を指令することができる。

これにより、端子間における短絡の発生によって外部機器に意図しない信号の入力があったとしても、この外部機器における処理の実施が禁止される結果、その信号を受けた処理が実施されてしまうことはない。

そのため、その外部機器が意図しない信号を受けて処理を実施することによってこの外部機器（または，これを含むシステム全体）が正常に動作しなくなる、といったことを未然に防止することができる。

また、上記課題を解決するための構成としては、上記第１から第１０のいずれかの構成における全ての手段として機能させるための各種処理手順をコンピュータシステムに実行させるためのプログラムとしてもよい。

この構成であれば、上記第１から第１０のいずれかの構成と同様の作用，効果を得ることができる。
なお、上述したプログラムは、コンピュータシステムによる処理に適した命令の順番付けられた列からなるものであって、各種記録媒体や通信回線を介して各電子機器や、これを利用するユーザに提供されるものである。

以下に本発明の実施形態を図面と共に説明する。
（１）全体構成
電子機器１は、図１（ａ）に示すように、ＣＰＵ１０，ＲＯＭ２０，ＲＡＭ３０，入出力インタフェース（Ｉ／Ｏ）４０，表示部５０などを備えており、ＣＰＵ１０が、ＲＯＭ２０に記憶されたプログラムに従って、入出力インタフェース４０を介して外部機器１００それぞれと通信しつつ、各種処理を実行するように構成されたＥＣＵ（Electronic Control Unit ）である。

入出力インタフェース４０は、図１（ｂ）に示すように、複数（本実施形態では２つ）の外部機器１００それぞれに対してデータを示す信号を出力する出力端子４１，複数の外部機器１００それぞれからデータを示す信号を入力する入力端子４３，複数の外部機器１００それぞれに対してクロック信号を出力するためのクロック端子４５，それぞれ特定の外部機器１００に対してチップセレクト信号を出力する複数のチップセレクト端子４７などで構成される。このチップセレクト端子４７は、それぞれが隣接する位置関係で設けられている。

この「チップセレクト信号」とは、本電子機器１が複数の外部機器１００とそれぞれ通信を実施する場合に、そのいずれかのみとの通信を選択的に実施できるようにするための信号であり、このチップセレクト信号を受けている外部機器１００のみが電子機器１との通信を実施するように構成されている。

なお、このチップセレクト信号は、電子機器１がいずれかの外部機器１００との通信を選択的に実施できるようにするという性格上、通常は複数の外部機器１００それぞれへと同時に出力されることはない。
（２）ＣＰＵ１０による処理
以下に、ＣＰＵ１０がＲＯＭ２０に記憶されたプログラムに従って実行する各種処理の手順を順に説明する。
（２−１）チップセレクト短絡判定処理
はじめに、電子機器１が起動した以降、他の外部機器１００との間の通信を実施すべきタイミングとなる毎に開始されるチップセレクト短絡判定処理の処理手順を図２に基づいて説明する。

このチップセレクト短絡判定処理が起動されると、まず、他の処理による割込が禁止された後（ｓ１１０）、通信を行うべき相手側の外部機器１００にチップセレクト信号を出力するチップセレクト端子４７（以降、本処理において「対象出力端子」という）につき、この端子の信号レベルがアクティブレベルであるか否かがチェックされる（ｓ１２０）。

ここでは、該当端子の信号レベルに応じた値がセットされるポートレジスタの値に基づいて、その信号レベルがアクティブレベルであるか否かがチェックされる。なお、この「アクティブレベル」とは、該当端子が正論理であればＨレベルのことであり、負論理であればＬレベルのことである。

このｓ１２０で対象出力端子の信号レベルがアクティブレベルであると判定された場合（ｓ１２０：ＹＥＳ）、エラー状態を示すエラー変数にエラーである旨の値（ＮＧ）がセットされた後（ｓ１３０）、プロセスが次の処理（ｓ１４０）へと移行する。なお、このエラー変数は初期値として、エラーでない旨の値（ＯＫ）がセットされた変数である。

一方、対象出力端子の信号レベルが非アクティブレベル（アクティブレベルの反対となるレベル）であると判定された場合（ｓ１２０：ＮＯ）、上記ｓ１３０が行われることなく、プロセスが次の処理（ｓ１４０）へと移行する。

次に、対象出力端子からチップセレクト信号の出力が開始される（ｓ１４０）。ここでは、アクティブレベルの信号がチップセレクト信号として出力されるようになる結果、非アクティブレベルからアクティブレベルへと変化する信号が対象出力端子から出力されることとなる。

次に、本チップセレクト短絡判定処理の起動の契機となった通信が、出力端子４１，入力端子４３およびクロック端子４５それぞれを介して外部機器１００との間で実施される（ｓ１５０）。ここで通信相手となる外部機器１００は、上記ｓ１４０で出力されたチップセレクト信号を受信している外部機器１００ということになる。

次に、上述したエラー変数にエラーである旨の値（ＮＧ）がセットされた状態となっているか否かがチェックされる（ｓ１６０）。
このｓ１６０でエラーである旨の値がセットされた状態となっていると判定された場合（ｓ１６０：ＹＥＳ）、対象出力端子と隣接するチップセレクト端子４７（以降、本処理において「対象隣接端子」という）につき、この端子の信号レベルがアクティプレベルであるか否かがチェックされる（ｓ１７０）。ここでは、上記ｓ１２０と同様に、該当端子の信号レベルに応じた値がセットされるポートレジスタの値に基づいて、その信号レベルがアクティブレベルであるか否かがチェックされる。

このｓ１７０で対象隣接端子の信号レベルがアクティブレベルであると判定された場合（ｓ１７０：ＹＥＳ）、上述したエラー変数にエラーである旨の値（ＮＧ）がセットされた後（ｓ１８０）、プロセスが次の処理（ｓ２００）へと移行する。

一方、上記ｓ１７０で対象隣接端子の信号レベルがアクティブレベルでないと判定された場合（ｓ１７０：ＮＯ）、上述したエラー変数にエラーでない旨の値（ＯＫ）がセットされた後（ｓ１９０）、プロセスが次の処理（ｓ２００）へと移行する。

また、上記ｓ１６０でエラーでない旨の値（ＯＫ）がセットされた状態となっていると判定された場合（ｓ１６０：ＮＯ）、上記ｓ１７０〜ｓ１９０が行われることなく、プロセスが次の処理（ｓ２００）へと移行する。

次に、上記ｓ１４０にて対象出力端子からの出力が開始されたチップセレクト信号の出力が終了する（ｓ２００）。ここでは、対象出力端子における信号レベルが非アクティブレベルへと戻されることとなる。

そして、上記ｓ１１０にて禁止された割込が許可されるようになった後（ｓ２１０）、本チップセレクト短絡判定処理が終了する。
（２−２）出力間短絡判定処理
続いて、電子機器１が起動した以降、他の外部機器１００に対してデータを送信するに際し、チップセレクト端子４７の信号レベルが非アクティブレベルとなっている場合に、そのデータを示す信号の出力に係る端子（出力端子４１，クロック端子４５）と、これに隣接する出力端子（クロック端子４５，出力端子４１）との間の短絡を判定するために起動される出力間短絡判定処理の処理手順を、図３に基づいて説明する。

なお、出力間短絡判定処理は、所定の時間周期で繰り返し実行される処理としてもよい。
この出力間短絡判定処理が起動されると、まず、他の処理による割込が禁止された後（ｓ３１０）、信号の出力に係る端子（以降、本処理において「対象出力端子」という）につき、ＬレベルからＨレベルへと変化する信号の対象出力端子からの出力が開始される（ｓ３２０）。ここでは、Ｈレベルの信号が出力されるようになる結果、ＬレベルからＨレベルへと変化する信号が対象出力端子から出力されることとなる。

次に、上記ｓ３２０にて出力が開始された信号の信号レベルがＨレベルへと変化した以降、対象出力端子と隣接する端子（以降、本処理において「対象隣接端子」という）の信号レベルがＨレベルになっているか否かがチェックされる（ｓ３３０）。ここでは、該当端子の信号レベルに応じた値がセットされるポートレジスタの値に基づいて、その信号レベルがＨレベルであるか否かがチェックされる。

このｓ３３０で、信号レベルがＨレベルになっていないと判定された場合（ｓ３３０：ＮＯ）、上述したエラー変数にエラーでない旨の値（ＯＫ）がセットされた後（ｓ３４０）、プロセスが次の処理（ｓ３８０）へと移行する。

一方、上記ｓ３３０で、信号レベルがＨレベルになっていると判定された場合（ｓ３３０：ＹＥＳ）、上記ｓ３２０にて対象出力端子から出力されている信号の信号レベルがＨレベルからＬレベルへと戻されることにより、その出力が終了する（ｓ３５０）。

次に、上記ｓ３５０にて信号の出力が終了した以降、対象隣接端子の信号レベルがLレベルになっているか否かがチェックされる（ｓ３６０）。ここでは、上記ｓ３３０と同様、ポートレジスタの値に基づいて、その信号レベルがＬレベルであるか否かがチェックされる。

このｓ３６０で、信号レベルがＬレベルになっていると判定された場合（ｓ３６０：ＹＥＳ）、上述したエラー変数にエラーである旨の値（ＮＧ）がセットされた後（ｓ３７０）、プロセスが次の処理（ｓ３８０）へと移行する。

一方、上記ｓ３６０で隣接対象端子の信号レベルがＬレベルでないと判定された場合（ｓ３６０：ＮＯ）、プロセスが上記ｓ３４０へ移行した後、次の処理（ｓ３８０）へと移行する。

そして、上記ｓ３１０にて禁止された割込が許可されるようになった後（ｓ３８０）、本出力間短絡判定処理が終了する。
なお、本実施形態においては、対象出力端子から出力される信号の信号レベルが、上記ｓ３２０にてＨレベルとなり、上記ｓ３５０にてＬレベルとなるように構成されているが、この信号レベルの変化が逆になるように構成してもよい。この場合、上記ｓ３３０では信号レベルがＬレベルになっているか否かを判定し、上記ｓ３６０では信号レベルがＨレベルになっているか否かを判定するようにすればよい。
（２−３）入出力間短絡判定処理
続いて、電子機器１が起動した以降、他の外部機器１００に対してデータを送信するに際し、チップセレクト端子４７の信号レベルが非アクティブレベルとなっている場合に、そのデータを示す信号の出力に係る端子（出力端子４１，クロック端子４５）と、これに隣接する入力端子４３との間の短絡を判定するために起動される入出力間短絡判定処理の処理手順を説明する。

この入出力間短絡判定処理は、上述した出力間短絡判定処理における対象隣接端子が、対象出力端子と隣接する入力端子４３である点でのみ相違しているものである。
この相違点について詳細に説明すると、まず、ｓ３３０では、上記ｓ３２０にて出力が開始された信号の信号レベルがＨレベルへと変化した以降、対象出力端子と隣接する入力端子４３（以降、本処理において「対象隣接端子」という）の信号レベルがＨレベルになっているか否かがチェックされる。

また、ｓ３６０では、上記ｓ３５０にて信号の出力が終了した以降、対象隣接端子である入力端子４３の信号レベルがLレベルになっているか否かがチェックされる。
（２−４）短絡対応処理
続いて、本電子機器１が起動した以降、一定時間周期で繰り返し実行される短絡対応処理の処理手順を図４に基づいて説明する。

この短絡対応処理が起動されると、まず、上述したエラー変数にエラーである旨の値（ＮＧ）がセットされた状態となっているか否かがチェックされる（ｓ４１０）。
このｓ４１０でエラーである旨の値がセットされた状態となっている場合には（ｓ４１０：ＹＥＳ）、フェイルセーフ処理が実施された後（ｓ４２０）、本短絡対応処理が終了する。

このフェイルセーフ処理では、端子間に短絡が発生している旨のメッセージが表示部５０に表示されると共に、エラーである旨の値がいずれの処理によりセットされたものかに応じて異なる内容の処理が行われる。

例えば、チップセレクト短絡判定処理によりエラー変数にＮＧがセットされた場合，つまりチップセレクト端子４７間に短絡が発生した場合には、対象出力端子および対象隣接端子のいずれか一方を介してチップセレクト信号が供給される外部機器１００（以降、「対象外部機器」という）につき、その対象外部機器から入力される信号に基づく処理を実施しないように内部設定が変更される。

チップセレクト端子４７間に短絡が発生すると、これら隣接するチップセレクト端子４７のいずれかからしかチップセレクト信号が出力されていなくても、これらチップセレクト端子４７に接続された外部機器１００それぞれにチップセレクト信号が供給されてしまう。

この場合、複数の外部機器１００それぞれから入力される信号に基づいて電子機器１が意図しない動作をする危険性があるが、このフェイルセーフ処理後であれば、一方の対象外部機器から入力される信号に基づく処理を実施しないように内部設定が変更されるため、そのような意図しない動作を防止できる。

なお、いずれの外部機器１００を対象外部機器とするかについては、ランダムに選択された外部機器１００としたり、あらかじめ定められた優先度の低い外部機器１００とすることが考えられる。

また、出力間短絡処理によりエラー変数にＮＧがセットされた場合，つまり出力端子４１とクロック端子４５との間に短絡が発生した場合には、対象出力端子および対象隣接端子それぞれからの信号の出力を禁止すべく内部設定が変更される。

出力端子４１とクロック端子４５との間に短絡が発生すると、これに端子のいずれかからしか信号が出力されていなくても、これら端子それぞれから信号が出力されたのと同じ結果になってしまう。この場合、本来信号を出力すべきでない端子からの信号を入力した外部機器１００が意図しない動作をする危険性があるが、このフェイルセーフ処理後であれば、いずれの端子からも信号が出力されないように内部設定が変更されるため、そのような意図しない動作を防止できる。

また、入出力短絡処理によりエラー変数にＮＧがセットされた場合，つまり出力端子４１またはクロック端子４５と入力端子４３との間に短絡が発生した場合には、対象出力端子からの信号の出力を禁止すべく内部設定が変更される。

出力端子４１またはクロック端子４５と入力端子４３との間に短絡が発生すると、出力端子４１またはクロック端子４５から出力された信号が、入力端子４３に対して入力されてしまう。この場合、本来入力されるはずのない信号により電子機器１が意図しない動作をする危険性があるが、このフェイルセーフ処理後であれば、出力端子４１から信号が出力されないように内部設定が変更されるため、そのような意図しない動作を防止できる。

そして、上述した４１０でエラーでない旨の値（ＯＫ）がセットされた状態となっている場合には（ｓ４１０：ＮＯ）、上記ｓ４２０によるフェイルセーフ処理が行われることなく、直ちに本短絡対応処理が終了する。

なお、上記ｓ４２０によるフェイルセーフ処理は、としては、以下に示すような内容となっていてもよい。
例えば、図５（ａ）に示すように、入出力インタフェース４０における端子の中に、対象隣接端子となる入力端子４３へのアクティブレベルの信号入力に伴ってアクティブレベルの信号を出力する出力端子（以降「随伴出力端子」という）６２が含まれている場合には、短絡が発生していると判定された際に（ｓ４１０で「ＹＥＳ」）、対象出力端子および対象隣接端子の内部設定を変更するだけでなく、その随伴出力端子６２からの出力を禁止すべく設定を変更するようにするとよい。

また、上述したように、出力間短絡処理によりエラー変数にＮＧがセットされた場合については、対象出力端子および対象隣接端子それぞれからの信号の出力を禁止すべく内部設定を変更するのではなく、いずれか一方の出力端子からの信号の出力のみを禁止すべく内部設定を変更することとしてもよい。この場合、各出力端子に、それぞれとの間で入出力される信号に基づく処理の重要性に応じた優先度を設定しておき、その優先度が低い出力端子からの信号の出力のみを禁止すべく内部設定を変更することとしてもよい。

また、図５（ｂ）に示すように、入出力インタフェース４０における端子の中に、信号の出力に係る端子（出力端子６３，出力端子６４）による信号の出力先となる外部機器１０２に対して処理の実施を禁止すべき旨を指令するための信号を出力する出力端子（以降「ＤＩ端子」という，ＤＩ：ＤＩＳＡＢＬＥ）６５を有している場合には、短絡が発生していると判定された際に（ｓ４１０で「ＹＥＳ」）、対象出力端子および対象隣接端子からの信号の出力を禁止するのではなく、上記ＤＩ端子からの信号の出力を開始することとしてもよい。
（３）作用，効果
このように構成された電子機器１であれば、対象出力端子から信号を出力させ、その端子に隣接する対象隣接端子を流通する信号の信号レベルの推移が、対象出力端子から出力させた信号の変化パターンと同期しているか否かにより、それら端子間に短絡が発生していることを判定することができる。

具体的にいえば、チップセレクト短絡判定処理においては、対象隣接端子を流通する信号の信号レベルがアクティブレベルとなっている場合に、端子間に短絡が発生していると判定することができる（図２のｓ１７０→ｓ１８０）。

通常、対象出力端子および対象隣接端子の間に短絡が発生している場合には、対象隣接端子における信号レベルが対象出力端子における信号に同期して同じ信号レベルに変化するはずである。

そのため、対象出力端子から出力される信号が非アクティブレベルからアクティブレベルへと変化した後、対象隣接端子における信号レベルがアクティブレベルとなっているということは、そのように対象隣接端子における信号レベルが対象出力端子における信号に同期して同じ信号レベルに変化した結果といえる。

上記チップセレクト短絡判定処理では、このことをもって対象出力端子および対象隣接端子の間に短絡が発生していると判定している。
また、出力間，入出力間短絡判定処理においては、対象出力端子から出力される信号の信号レベルがＨレベルへと変化した以降（図３のｓ３２０）、対象隣接端子における信号レベルがＨレベルとなって（同図ｓ３３０「ＹＥＳ」）、その後、対象出力端子から出力される信号の信号レベルが再びＬレベルへと変化した以降（同図ｓ３５０）、その対象隣接端子における信号レベルがＬレベルとなっている場合に（同図ｓ３６０「ＹＥＳ」）、端子間に短絡が発生していると判定することができる（同図ｓ３７０）。

このように対象隣接端子における信号レベルが変化するということは、この対象隣接端子における信号レベルが対象出力端子における信号に同期して同じ信号レベルに変化した結果といえる。上記構成では、このことをもって対象出力端子および対象隣接端子の間に短絡が発生していると判定している。

以上に示したような各判定方法は、対象出力端子から信号を出力させる（図２のｓ１４０，図３のｓ３２０，ｓ３５０），対象隣接端子における信号レベルをチェックする（図２のｓ１７０，図３のｓ３３０，ｓ３６０），といった単純な処理で実現できることから、スイッチ部および排他的論理和回路などといった物理的な構成要素を別途設けなくても、電子機器１の処理の一部として実装することができる。そのため、端子間における短絡の発生を検出するために電子機器１としての装置構成が無用に大きくなってしまうことを防止することができる。

そして、本実施形態では、上記判定方法を電子機器１による処理の一部として実装していることから、製品出荷時などのテスト用に限らず、そのテスト後，具体的にいえば実際に使用されている状況においても短絡の発生を検出することができるようになる。

また、上記実施形態において、チップセレクト短絡判定処理では、対象出力端子から出力される信号が非アクティブレベルからアクティブレベルへと変化するのに先立って（図２のｓ１４０）、対象出力端子における信号レベルが既にアクティブレベルとなっている場合に（同図ｓ１２０「ＹＥＳ」）、端子間に短絡が発生していると判定することができる（同図ｓ１３０）。

チップセレクト短絡判定処理において対象出力端子から出力されるのは、非アクティブレベルからアクティブレベルへと変化する信号となることから、当然、この対象出力端子における信号レベルは、アクティブレベルへと変化するまで非アクティブレベルになっているはずである。

しかし、対象出力端子および対象隣接端子の間に短絡が発生している場合において、この対象隣接端子における信号レベルがアクティブレベルになっている状況では、対象出力端子における信号レベルが対象隣接端子における信号に同期して同じ信号レベルに変化することになる。

そのため、対象出力端子から信号の出力が開始されるのに先立って、この対象出力端子における信号レベルがアクティブレベルとなっているということは、そのように対象出力端子における信号レベルが対象隣接端子における信号に同期して同じ信号レベルに変化した結果といえる。上記構成では、さらに、このことをもって対象出力端子および対象隣接端子の間に短絡が発生していると判定している。

また、出力間，入出力間短絡判定処理においては、対象出力端子から出力される信号として、信号レベルの変化を複数回繰り返すようなパターン（Ｌレベル→Ｈレベル→Ｌレベル）の信号となっているが、これは、次のような理由から短絡が発生していることを精度よく判定するのに適している。

まず、対象出力端子および対象隣接端子の間に短絡が発生していれば、対象隣接端子における信号レベルが対象出力端子における信号に同期して同じ信号レベルに変化するはずであるが、短絡が発生していない正常な状態であるにも拘わらず、偶然、そのように信号レベルが変化してしまう状況となっていることも考えられる。このような状況では、対象隣接端子における信号レベルの推移が、対象出力端子から出力が開始された信号における信号レベルの変化パターンに同期しているとはいえない。

とはいえ、短絡が発生していない正常な状態では、対象隣接端子における信号レベルが、長期間にわたって対象出力端子における信号と同じように推移する可能性は低いため、複数の時点において対象隣接端子における信号レベルの推移をチェックすれば、対象隣接端子における信号レベルが、対象出力端子における信号に同期して同じ信号レベルに変化したのか、偶然同じように変化しただけなのかを判断することができるはずである。

つまり、信号レベルが複数回繰り返し変化する信号であれば、これと同期して変化しているか否かを、その変化パターンとの一致，不一致に基づいて高い精度で判定できるようになるため、短絡が発生していることを検出するのに適している。

また、上記実施形態では、短絡対応処理において、エラー変数にエラーである旨の値（ＮＧ）がセットされている場合に、端子間に短絡が発生している旨のメッセージを表示部５０に表示させるように構成されている。

そのため、端子間における短絡の発生が検出された場合に、その旨を表示部５０への表示という形で外部に対して報知することができ、この報知を受けたユーザに対して修理などの対応をとるべきことを促すことができる。

また、上記実施形態においては、チップセレクト端子４７間に短絡が発生した場合（図２のｓ１２０またはｓ１７０で「ＹＥＳ」）、それらからチップセレクト信号が供給される外部機器１００のうち、いずれか一方から入力される信号に基づく処理を実施しないようにすることができる（図４のｓ４２０）。

チップセレクト信号は、上述したように、通常、複数の外部機器それぞれへと同時に出力されることはないものであるが、チップセレクト端子４７間に短絡が発生してしまうと、これら端子が同電位になるため、いずれかからのみチップセレクト信号を出力させようとしても、全ての出力端子から出力されたのと同様の結果となり、チップセレクト信号が複数の外部機器１００それぞれへ同時に供給されてしまう。

そうすると、複数の外部機器１００それぞれとの通信が同時に実施され、それぞれの通信に基づく処理が同時に実行される結果、電子機器１が意図しない動作をしたり、電子機器１により制御される他の装置（または，これらを含むシステム全体）が正常に動作しなくなる恐れがある。

そこで、上記実施形態では、いずれかのチップセレクト端子４７から入力される信号に基づく処理を実施しないようにすることで、複数の外部機器１００それぞれとの通信が同時に実施されたとしても、それぞれの通信に基づく処理が同時に実行されることがないようにしている。これにより、電子機器１が意図しない動作をしたり、電子機器１により制御される他の装置が正常に動作しなくなるといったことを未然に防止することができる。

また、上記実施形態においては、出力端子４１とクロック端子４５との間に短絡が発生した場合（図３のｓ３６０「ＹＥＳ」）、対象出力端子および対象隣接端子それぞれからの信号が出力されないようにすることができる（図４のｓ４２０）。

出力端子４１とクロック端子４５との間に短絡が発生してしまうと、これら出力端子が同電位になるため、いずれかの端子からのみ信号を出力させようとしても、全ての端子から出力されたのと同様の結果となってしまう。そうすると、本来信号を出力すべきではなかった出力端子からの信号（出力端子から出力されたものとみなされる信号）を受けた外部機器１００（または，これを含むシステム全体）が正常に動作しなくなる恐れがある。

そこで、上記実施形態では、対象出力端子および対象隣接端子それぞれからの信号が出力されないようにすることで、これら出力端子の間に短絡が発生したとしても、それら出力端子からの信号が出力されないようにしている。

これにより、本来信号を出力すべきではなかった出力端子から信号が出力される（出力端子から出力されたものとみなされる）ことがなくなるため、外部機器１００（または，これを含むシステム全体）が正常に動作しなくなるといったことを未然に防止できる。

また、上記実施形態において、電子機器１が上述した随伴出力端子６２を有している場合には、フェイルセーフ処理として、対象出力端子および対象隣接端子による信号の出力だけでなく、その随伴出力端子６２による信号の出力を禁止できる（図４のｓ４２０）。

また、上記実施形態において、電子機器１が上述したＤＩ端子６５を有している場合には、フェイルセーフ処理として、そのＤＩ端子６５により短絡した信号の出力を禁止することができる（図４のｓ４２０）。これにより、端子間における短絡の発生によって外部機器１０２に意図しない信号の入力が発生したとしても、この外部機器１０２における処理の実施が禁止されるため、その信号を受けての処理が実施されてしまうことはない。

その結果、その外部機器１０２が、意図しない信号の入力を受けて処理を実施することによって外部機器１０２（または，これを含むシステム全体）が正常に動作しなくなる、といったことを未然に防止することができる。

また、上記実施形態において、対象出力端子および対象隣接端子との間に短絡が発生した場合に（図３のｓ３６０「ＹＥＳ」）、対象出力端子および対象隣接端子それぞれのうち、優先度の低い出力端子からの信号が出力されなくする、といった構成は、以下に示す理由により、各出力端子の論理が異なっている場合に特に有効である。

まず、対象出力端子および対象隣接端子の論理が同じ，つまり正論理同士または負論理同士であれば、出力端子それぞれによる信号の出力を禁止すれば、各出力端子から信号が出力されることはない。

しかし、各出力端子の論理が異なっている，つまり一方が正論理で他方が負論理となっていると、各出力端子からの信号の出力を禁止したとしても、一方の出力端子において信号が出力されていない状態に対応する信号レベルが、他方の出力端子からみると信号が出力されている状態に対応するレベルになってしまう。

この場合、一方の出力端子からの信号の出力を禁止したにも拘わらず、その他方の出力端子から信号が出力されたのと同様の結果となってしまう。
ここで、その出力端子から出力されたこととなってしまった信号を受けた外部機器１００または外部機器１０２側において、他の処理に大きな影響を与えない程度の処理が行われるのであれば問題はないが、そのような処理が行われてしまうと、外部機器１００または外部機器１０２（または，これを含むシステム全体）の正常な動作を維持できなくなる恐れがある。

上記構成は、このような場合において少なくとも正常な動作を維持できるようにするのに好適である。それは、対象出力端子および対象隣接端子の間に短絡が発生した場合に、それら出力端子のうち、優先度が低く設定された端子からの信号の出力を禁止すべく設定変更がなされ、少なくともこの端子から信号が出力されないようにすることができるからである。

つまり、対象出力端子および対象隣接端子のうち、他の処理に大きな影響を与える処理を行わない外部機器１００または外部機器１０２に対して信号を出力する出力端子の優先度が高くなるように設定しておけば、そのような処理を行う外部機器に対して信号を出力する出力端子の優先度が相対的に低くなる。

そうすると、短絡の発生時、そのような処理を行う外部機器１００または外部機器１０２に対して信号を出力する出力端子からの信号の出力が禁止されるため、少なくともその出力端子から信号が出力されたこととなってしまうことを防止することができる。

これにより、対象出力端子および対象隣接端子における論理が異なっている場合であっても、他の処理に影響を与えるような処理が行われ、外部機器１００または外部機器１０２（または，これを含むシステム全体）の正常な動作を維持できなくなる、といったことを未然に防止することができる。
（４）変形例
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。

例えば、上記実施形態においては、入出力インタフェース４０が、出力端子４１，入力端子４３，クロック端子４５，複数のチップセレクト端子４７などで構成されているものを例示した。しかし、この入出力インタフェース４０としては、上記以外の入力端子，出力端子が含まれたものとして構成されていてもよい。

また、上記実施形態においては、対象出力端子から出力される信号の信号レベルが、ＨレベルおよびＬレベルのいずれか一方（以降「一方レベル」という）から他方（以降「他方レベル」という）へと変化する，または，その後更に一方レベルへと変化する，といったパターンに従って変化するように構成されたものを例示した。しかし、この信号レベルの変化は、上記以外のパターンとして、信号レベルの変化をより多くの回数繰り返すようにしてもよい。

また、上記実施形態においては、表示部５０への表示という形で短絡の発生を報知するように構成されたものを例示した。しかし、その旨の報知を行うためには、例えば、電子機器１に設けた報知用のランプを点灯させる、電子機器１に設けたスピーカから報知用の音声を出力させる、本電子機器１が通信可能な外部機器に対して報知メッセージを送信する、ようにすることも考えられる。
（５）本発明との対応関係
以上説明した実施形態では、図２のｓ１４０，ｓ２００，図３のｓ３２０，ｓ３５０は本発明における出力指令手段であり、図２のｓ１７０，図３のｓ３３０，ｓ３６０は本発明における推移監視手段であり、図２のｓ１２０，ｓ１７０，図３のｓ３３０，ｓ３６０，図４のｓ４１０は本発明における短絡判定手段であり、図４のｓ４２０は本発明における短絡報知手段，不実施設定手段，第１出力禁止手段，第２出力禁止手段，禁止指令手段である。

電子機器の全体構成および入出力インタフェースの構成を示すブロック図 チップセレクト短絡判定処理を示すフローチャート 出力間／入出力間短絡判定処理を示すフローチャート 短絡対応処理を示すフローチャート 入出力インタフェースの構成を示すブロック図

符号の説明

１…電子機器、１０…ＣＰＵ、２０…ＲＯＭ、３０…ＲＡＭ、４０…入出力インタフェース、４１…出力端子、４３…入力端子、４５…クロック端子、４７…チップセレクト端子、５０…表示部、１００…外部機器。

Claims (9)

1. 少なくとも所定の信号を出力するための出力端子を含めた複数の信号端子が備えられてなる電子機器であって、
   前記複数の信号端子のうちいずれかの出力端子（以降「対象出力端子」という）から、信号レベルが所定のパターンに従って変化する信号を出力させる出力指令手段と、
   該出力指令手段による指令に基づいて前記対象出力端子からの信号の出力が開始された以降、該対象出力端子と隣接する端子（以降「対象隣接端子」という）を流通する信号における信号レベルの推移を監視する推移監視手段と、
   該推移監視手段により監視が開始された信号レベルの推移が、前記出力指令手段による指令に基づいて前記対象出力端子から出力が開始された信号における変化のパターンに同期している場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する短絡判定手段と、を備えており、
   前記出力指令手段は、ＨレベルおよびＬレベルのいずれか一方（以降「一方レベル」という）から他方（以降「他方レベル」という）へと変化する信号を前記対象出力端子から出力させて、
   前記短絡判定手段は、前記対象出力端子から出力される信号の信号レベルが前記他方レベルへと変化した以降、前記推移監視手段により監視が開始された信号レベルが前記他方レベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定して、
   さらに、
   前記短絡判定手段は、前記出力指令手段による指令に基づいて前記対象出力端子から出力が開始されるのに先立って、該対象出力端子における信号レベルが前記他方レベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する
   ことを特徴とする電子機器。
2. 前記出力指令手段は、前記一方レベルから前記他方レベルへと変化した後、再び前記一方レベルへと変化する信号を前記対象出力端子から出力させて、
   前記短絡判定手段は、前記対象出力端子から出力される信号の信号レベルが前記他方レベルへと変化した以降、前記推移監視手段により監視が開始された信号レベルが前記他方のレベルとなって、その後、前記対象出力端子から出力される信号の信号レベルが再び前記一方のレベルへと変化した以降、前記監視が開始された信号レベルが前記一方のレベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する
   ことを特徴とする請求項１に記載の電子機器。
3. 前記短絡判定手段により短絡が発生していると判定された場合に、その旨を報知する短絡報知手段，を備えている
   ことを特徴とする請求項１または請求項２に記載の電子機器。
4. 前記対象出力端子および前記対象隣接端子が、それぞれ別の外部機器との間における信号のやりとりを選択的に有効にする信号であるチップセレクト信号を出力する出力端子である場合において、
   前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のいずれか一方を介してチップセレクト信号が供給される外部機器につき、該外部機器から入力される信号に基づく処理を実施しないように内部設定を変更する不実施設定手段，を備えている
   ことを特徴とする請求項１から３のいずれかに記載の電子機器。
5. 前記対象出力端子および前記対象隣接端子が、それぞれ所定の信号を出力するための出力端子である場合において、
   前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子それぞれからの信号の出力を禁止すべく内部設定を変更する第１出力禁止手段，を備えている
   ことを特徴とする請求項１から３のいずれかに記載の電子機器。
6. 前記複数の端子に含まれる端子として、前記対象出力端子または前記対象隣接端子における信号レベルが前記一方レベルまたは前記他方レベルへと変化したことに伴って、該レベルの信号を出力する出力端子（以降「随伴出力端子」という）を有している場合において、
   前記第１出力禁止手段は、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子だけでなく、前記対象隣接端子に対応する前記随伴出力端子からの出力を禁止すべく内部設定を変更する
   ことを特徴とする請求項５に記載の電子機器。
7. 前記対象出力端子および前記対象隣接端子が、それぞれ別の外部機器に対して所定の信号を出力する出力端子である場合において、
   前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のうち、優先度が低く設定された端子からの信号の出力を禁止すべく内部設定を変更する第２出力禁止手段，を備えている
   ことを特徴とする請求項１から３のいずれかに記載の電子機器。
8. 前記対象出力端子および前記対象隣接端子のうち、少なくともいずれか一方が、外部機器に対して所定の信号を出力する出力端子であり、さらに、該外部機器に対して処理の実施を禁止すべき旨を指令するための信号を出力する出力端子を有している場合において、
   前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のいずれか一方を介して信号が供給される外部機器に対し、該外部機器による処理の実施を禁止すべき旨を指令する禁止指令手段，を備えている
   ことを特徴とする請求項１から３のいずれかに記載の電子機器。
9. 請求項１から８のいずれかに記載の全ての手段として機能させるための各種処理手順をコンピュータシステムに実行させるためのプログラム。

Images