JP2012174198A - 異常検出装置、および異常検出プログラム - Google Patents

異常検出装置、および異常検出プログラム Download PDF

Info

Publication number
JP2012174198A
JP2012174198A JP2011038452A JP2011038452A JP2012174198A JP 2012174198 A JP2012174198 A JP 2012174198A JP 2011038452 A JP2011038452 A JP 2011038452A JP 2011038452 A JP2011038452 A JP 2011038452A JP 2012174198 A JP2012174198 A JP 2012174198A
Authority
JP
Japan
Prior art keywords
data
abnormality
abnormality detection
reference value
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011038452A
Other languages
English (en)
Inventor
Yasumasa Imai
康雅 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011038452A priority Critical patent/JP2012174198A/ja
Publication of JP2012174198A publication Critical patent/JP2012174198A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】データ記録領域に記録されたデータの異常を検出する異常検出装置において、効率的かつ確実にデータの異常を検出できるようにする。
【解決手段】異常検出ECUは、RAMへのデータの書き込み時およびRAMからのデータの読み出し時に、所定の同様のアルゴリズムに従って書き込むデータの内容に応じた値であるCRC値を生成させ、これらのCRC値を比較し、この比較結果が不一致であればデータに異常がある旨の判定をする(S330,S340,S370)。この異常検出ECUによれば、RAMへデータを記録するとき(書き込み時)と利用するとき(読み出し時)とでデータが変化していないかどうかを確認するので、確実にデータの異常を検出することができ、周期的にデータの異常を検出する構成と比較して、データの異常を検出する処理を実施する回数を少なくすることができるので、効率的にデータの異常を検出する処理を行うことができる。
【選択図】図5

Description

本発明は、データ記録領域に記録されたデータの異常を検出する異常検出装置、および異常検出プログラムに関する。
上記異常検出装置として、データ記録領域を定期的に監視することでデータ記録領域におけるビットの反転(いわゆるRAM化け)等の異常を検出するものが知られている(例えば、特許文献1参照)。
特開2004−133635号公報
ところで、ビットの反転等の異常が問題となるのは、異常のあるデータを利用する場合であり、データ記録領域に記録されたままの状態でデータが利用されない場合には問題は生じない。しかしながら、上記異常検出装置においては、データ記録領域に記録されたままになっているデータに対しても、繰り返し異常を検出しており、異常を検出する処理の多くが無駄になっている可能性が高い。
また、上記異常検出装置においては、定期的に異常の有無を監視するが、データ記録領域にデータが記録された直後に異常の有無を検出するとは限らないため、データが記録された後、異常の有無を監視するまでにビットの反転等の異常が生じた場合に、この異常を検出できない虞がある。
そこで、このような問題点を鑑み、データ記録領域に記録されたデータの異常を検出する異常検出装置、および異常検出プログラムにおいて、効率的かつ確実にデータの異常を検出できるようにすることを本発明の目的とする。
かかる目的を達成するために成された第1の構成の異常検出装置において、基準値生成手段は、データ記録領域へのデータの書き込み時に、所定のアルゴリズムに従って書き込むデータの内容に応じた値である基準値を生成し、比較値生成手段は、データ記録領域からのデータの読み出し時に、基準値を生成する際に利用した同様のアルゴリズムに従って読み出すデータの内容に応じた値である比較値を生成する。そして、異常判定手段は、比較値が生成されると、基準値と比較値とを比較し、この比較結果が不一致であればデータに異常がある旨の判定をする。
すなわち、本発明で生成される基準値と比較値とは、同じ値になるべきであるが、データ記録領域へのノイズ等の影響によってデータが書き換えられると同じ値にならなくなる。このため本発明では、このようにデータが書き換えられ、基準値と比較値とが不一致となると、データに異常がある旨を出力する。
このような異常検出装置によれば、データ記録領域へデータを記録するとき(書き込み時)と利用するとき(読み出し時)とでデータが変化していないかどうかを確認するので、確実にデータの異常を検出することができる。また、このような異常検出装置によれば、周期的にデータの異常を検出する構成と比較して、データの異常を検出する処理を実施する回数を少なくすることができるので、効率的にデータの異常を検出する処理を行うことができる。
さらに、上記異常検出装置においては、第2の構成のように、基準値生成手段は、生成した基準値を、データ記録領域とは隣接しない領域に設定された基準値記録領域に記録するようにしてもよい。特に、第3の構成のように、基準値生成手段は、生成した基準値を、データ記録領域とは異なるハードウェアとして構成された基準値記録領域に記録するようにしてもよい。
一般的に、データ記録領域にノイズ等の影響を受けたときには隣接する領域にも同様の影響を受けやすいが、本発明の異常検出装置によれば、データ記録領域と基準値記録領域とが隣接しないように配置されているので、データ記録領域にノイズ等の影響を受けた場合であっても、基準値記録領域がノイズ等の影響を受け難くすることができる。
よって、異常を検出する精度を向上させることができる。
ところで、上記異常検出装置においては、第4の構成のように、基準値生成手段は、書き込むデータおよび既にデータ記録領域に記録されているデータを含む複数のデータに基づいて基準値を生成し、比較値生成手段は、基準値を生成したときに利用した複数のデータを利用して比較値を生成するようにしてもよい。
このような異常検出装置によれば、複数のデータについて1つの基準値を生成するので、一時的に記録しておく基準値の数)を少なくすることができる。よって、基準値を記録するための記録領域(基準値記録領域)を節約することができる。
また、上記異常検出装置においては、第5の構成のように、異常判定手段によって異常がある旨の判定がされると割込処理によって異常用プログラムを実行させる割込実行手段、を備えていてもよい。
このような異常検出装置によれば、割込処理によって速やかに異常用プログラムを実行させることができる。
次に、上記目的を達成するために成された第6の構成としての異常検出プログラムは、コンピュータを、上記に記載の異常検出装置を構成する各手段として機能させるためのプログラムであることを特徴とする。
このような異常検出プログラムによれば、少なくとも請求項1に記載の異常検出装置と同様の効果を享受することができる。
実施形態における異常検出ECU1の概略構成を示すブロック図である。 記録時処理を示すフローチャートである。 RAM13における記録領域を示す説明図である。 利用処理を示すフローチャートである。 読出処理および異常割込処理を示すフローチャートである。 変形例における読出処理を示すフローチャートである。 変形例における異常検出ECU2の概略構成を示すブロック図である。
以下に本発明にかかる実施の形態を図面と共に説明する。
[本実施形態の構成]
図1は、本発明が適用された異常検出ECU(電子制御装置)1(異常検出装置)の概略構成を示すブロック図である。異常検出ECU1は、例えば乗用車等の車両に搭載されており、車両を制御するプログラムの実行中において、RAM13に記録されたデータの異常を検出する機能、およびデータの異常が検出された場合に、異常用のプログラムを実施する機能を備えている。
詳細には、異常検出ECU1は、図1に示すようにCPU11と、ROM12と、RAM13(データ記録領域、基準値記録領域)と、CRC(巡回冗長検査)計算回路14(基準値生成手段、比較値生成手段)と、割込コントローラ15と、通信部16とを備えている。CPU11は、ROM12に格納されたプログラム(異常検出プログラムを含む)や、RAM13にロードされたプログラムに基づき、後述する記録時処理、利用処理等の各種処理を実行する。
RAM13は、CPU11の作業領域として機能するが、特に、データを記録するためのデータ記録領域と、CRC値を記録するためのCRC値記録領域とが分離されており(図3参照)、データとCRC値とがRAM13において離れた領域に記録される(つまり、隣接する領域に記録されない)ようにCPU11が記録領域を設定する。
CRC計算回路14は、RAM13に記録されるデータ、およびRAM13から読み出されるデータについて周知のCRCを実施し、この値を出力する。なお、CRC計算回路14の詳細な作動については後述する。
割込コントローラ15は、所定のフラグ(CRC破壊フラグ)が立てられると、CPU11に対して割込信号を送り、CPU11に所定のプログラムを実行させる。
通信部16は、周知の車内LANを介して他のECU等の他の装置と通信を行う。
[本実施形態の処理]
上記のような異常検出ECU1においては、以下に示す処理が実施される。図2はCPU11が実行する記録時処理を示すフローチャートである。
記録時処理は、CPU11がRAM13にデータを記録しようとする都度開始され、データをRAM13に記録させる際の処理である。記録時処理では、図2に示すように、まず、割込を禁止するよう設定する(S110)。このように割込を禁止することで、割込を許可するまで本処理が中断されることなく実施される。
続いて、記録しようとするデータをRAM13に記録させる(S120)。このとき、RAM13において予め設定されたデータ記録領域のうちの空いている領域にデータを記録させる。
そして、書き込んだデータを含むデータを指定して、CRC計算回路14にCRC値を計算させるようデータの位置(アドレスおよびビット番号の範囲)を指定して指示する(S130)。この指示を受けると、CRC計算回路14は、指定された位置のデータについて、所定のアルゴリズムに基づいてCRC値を演算する。
ここで、本処理では、図3(a)に示すように、アドレス「0x0000 XX10」のEビットに存在するデータを書き込んだ場合、「0x0000 XX10」に存在する複数のデータを1つのデータとみなしてCRC値(基準値)を演算させる。つまり、新たに書き込まれたデータおよび既に書き込まれていたデータを含む複数のデータに基づいて基準値を生成する。
なお、この処理では、書き込んだデータのみについてCRC値を演算するようにしてもよい。この場合には例えば、アドレス「0x0000 XX30」の0〜3ビットの範囲内に存在するデータを書き込んだ場合、このデータのみについてCRC値を演算させるようにすればよい。
続いて、RAM13のCRC値記録領域にCRC計算回路14によって演算されたCRC値を書き込む(S140:基準値生成手段)。ここで、CRC値記録領域には、図3(b)に示すように、CRC値を求めたデータが記録されていたデータ記録領域のアドレスに対応するアドレスが割り振られており、この処理では、対応するアドレスにCRC値を記録させる。そして、割込許可を設定し(S150)、記録時処理を終了する。
次に、RAM13に記録されたデータを読み出して利用する処理について図4を用いて説明する。図4は、CPU11が実行する利用処理を示すフローチャートである。利用処理は、RAM13内のデータを読み出そうとする都度開始され、読み出そうとするデータに異常があるか否かを確認し、異常があれば異常に対する処置を行う処理である。
利用処理では、図4に示すように、まず、CRC破壊フラグをOFFに設定する(S210)。この処理は、CRC破壊フラグを初期値としてOFFに設定する処理である。
続いて、読出処理を実施する(S220)。読出処理については図5(a)に示すフローチャートを用いて説明する。読出処理では、図5(a)に示すように、まず、S110の処理と同様に、割込を禁止するよう設定する(S310)。そして、読み出すデータの位置に応じて、CRC計算回路14にCRC値を計算させるようデータの位置(アドレスおよびビット番号の範囲)を指定して指示する(S320)。
この指示を受けると、CRC計算回路14は、指定された位置のデータについて、所定のアルゴリズムに基づいてCRC値(比較値)を演算する。このとき、CRC値の計算対象とするデータは、S130の処理でCRC値を演算したときのデータと同一の範囲のものとし、CRC値を演算するアルゴリズムも同様とする。
続いて、CRC値(比較値)が生成されると、読み出すデータに対応するCRC値記録領域におけるCRC値(基準値)と、生成されたCRC値(比較値)とを比較し(S330:異常判定手段)、この比較結果が一致しているか否かを判定する(S340:異常判定手段)。この結果が等しければ(S340:YES)、読み出そうとしたデータを正常時の処理と同様に読み出し(S350)、割込許可を設定し(S360)、読出処理を終了する。
また、各CRC値が不一致であれば(S340:NO)、データに異常があるものとして、CRC値異常割込を実施させる(S370:異常判定手段、割込実行手段)。この処理では、割込コントローラ15に異常信号を送り、この異常信号を受けた割込コントローラ15がCPU11に割込信号を送る。
すると、CPU11は、読出処理とは並列する処理として異常割込処理を実施する。異常割込処理では、図5(b)のフローチャートに示すように、CRC破壊フラグをONに設定する(S410)。続いて、図5(a)の読出処理にて、CRC値異常割込を実施させると、割込許可を設定し(S380)、読出処理を終了する。
このような読出処理が終了すると図4に戻り、CRC破壊フラグの状態を判定する(S230)。なお、S210〜S230の処理の間で異常割込処理が実施されていれば、CRC破壊フラグはONになっている。
CRC破壊フラグがOFFであれば(S230:OFF)、RAM13のデータを利用した正常な処理を実施し(S240)、利用処理を終了する。また、CRC破壊フラグがONであれば(S230:ON)、別途設けられた異常用プログラムを実施することでフェールセーフ処理を実施し(S250:割込実行手段)、利用処理を終了する。
ここで、フェールセーフ処理とは、車両の駆動系や制御系に負担をかけないように安全側に制御を設定した状態で、必要最低限の作動のみを許可する処理を示す。例えば、車両を低速での移動のみを許可したり、出力(駆動力や電流)を制限したりする。
[本実施形態による効果]
以上のように詳述した異常検出ECU1においてCPU11は、RAM13へのデータの書き込み時に、所定のアルゴリズムに従ってCRC計算回路14に書き込むデータの内容に応じた値である基準値を生成させ、RAM13からのデータの読み出し時に、基準値を生成する際に利用した同様のアルゴリズムに従ってCRC計算回路14に読み出すデータの内容に応じた値である比較値を生成させる。そして、CPU11は、比較値が生成されると、基準値と比較値とを比較し、この比較結果が不一致であればデータに異常がある旨の判定をする。
すなわち、上記実施形態で生成される基準値と比較値とは、同じ値になるべきであるが、RAM13へのノイズ等の影響によってデータが書き換えられると同じ値にならなくなる。このため上記実施形態では、このようにデータが書き換えられ、基準値と比較値とが不一致となると、データに異常がある旨を出力する。
このような異常検出ECU1によれば、RAM13へデータを記録するとき(書き込み時)と利用するとき(読み出し時)とでデータが変化していないかどうかを確認するので、確実にデータの異常を検出することができる。また、このような異常検出ECU1によれば、周期的にデータの異常を検出する構成と比較して、データの異常を検出する処理を実施する回数を少なくすることができるので、効率的にデータの異常を検出する処理を行うことができる。また、CPU11の処理によってデータの異常を検出するので、処理を高速化することができる。
さらに、異常検出ECU1においてCPU11は、生成した基準値を、RAM13におけるデータ記録領域とは隣接しない領域に設定されたRAM13におけるCRC値記録領域に記録する。
一般的に、RAM13にノイズ等の影響を受けたときには隣接する領域にも同様の影響を受けやすいが、本実施形態の異常検出ECU1によれば、RAM13におけるデータ記録領域とCRC値記録領域とが隣接しないように配置されているので、RAM13におけるデータ記録領域にノイズ等の影響を受けた場合であっても、CRC値記録領域がノイズ等の影響を受け難くすることができる。よって、異常を検出する精度を向上させることができる。
また、異常検出ECU1においてCPU11は、書き込むデータおよび既にRAM13に記録されているデータを含む複数のデータに基づいて基準値を生成させ、この基準値を生成したときに利用した複数のデータを利用して比較値を生成させる。
このような異常検出ECU1によれば、複数のデータについて1つの基準値を生成するので、一時的に記録しておく基準値の数)を少なくすることができる。よって、基準値を記録するための記録領域(RAM13のうちのCRC値を格納する領域)を節約することができる。
また、異常検出ECU1においてCPU11は、異常がある旨の判定がされると割込処理によって異常用プログラムを実行させる。
このような異常検出ECU1によれば、割込処理によって速やかに異常用プログラムを実行させることができる。
[その他の実施形態]
本発明の実施の形態は、上記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
例えば、読出処理においては、図6に示すように、S340の処理とS370の処理との間で、S510の処理を行うようにしてもよい。すなわち、書き込み時のCRC値と読出し時のCRC値とが異なる場合、データ記録領域に所定のフェール値(制御を安全に行うことができるように予め設定された値)を書き込み、この値を読み出して使用するようにしてもよい(S510)。
このような処理を行う場合には、CRC値異常割込を行う処理(S230〜S250,S370,S410の処理を不要とすることができる。
また、上記実施形態では、生成した基準値を、RAM13におけるデータ記録領域とは隣接しない領域に設定されたRAM13におけるCRC値記録領域に記録するようにしたが、図7に示す異常検出ECU2のように、RAM13とは異なるハードウェアとして構成されたCRC値用専用RAM17を備えておき、CPU11は、生成した基準値を、このCRC値用専用RAM17に記録するようにしてもよい。
このようにすれば、RAM13にノイズ等の影響を受けた場合であっても、CRC値用専用RAM17がノイズ等の影響を受け難くすることができる。
さらに、上記実施形態においては、CRC計算回路14を用いてCRC値を算出したが、CPU11による処理としてCRC値を算出してもよい。また、上記実施形態では、CRCによる手法を利用して書き込み時のデータと読み出し時のデータとの違いを検出したが、CRCに限らず、例えばミラーリングやチェックサム等による手法を利用して書き込み時のデータと読み出し時のデータとの違いを検出してもよい。
1,2…異常検出ECU、11…CPU、12…ROM、13…RAM、14…CRC計算回路、15…割込コントローラ、16…通信部、17…CRC値用専用RAM。

Claims (6)

  1. データ記録領域に記録されたデータの異常を検出する異常検出装置であって、
    前記データ記録領域へのデータの書き込み時に、所定のアルゴリズムに従って該書き込むデータの内容に応じた値である基準値を生成する基準値生成手段と、
    前記データ記録領域からのデータの読み出し時に、前記基準値を生成する際に利用した同様のアルゴリズムに従って該読み出すデータの内容に応じた値である比較値を生成する比較値生成手段と、
    前記比較値が生成されると、前記基準値と前記比較値とを比較し、この比較結果が不一致であればデータに異常がある旨の判定をする異常判定手段と、
    を備えたことを特徴とする異常検出装置。
  2. 請求項1に記載の異常検出装置において、
    前記基準値生成手段は、生成した基準値を、前記データ記録領域とは隣接しない領域に設定された基準値記録領域に記録すること
    を特徴とする異常検出装置。
  3. 請求項2に記載の異常検出装置において、
    前記基準値生成手段は、生成した基準値を、前記データ記録領域とは異なるハードウェアとして構成された基準値記録領域に記録すること
    を特徴とする異常検出装置。
  4. 請求項1〜請求項3の何れか1項に記載の異常検出装置において、
    前記基準値生成手段は、前記書き込むデータおよび既にデータ記録領域に記録されているデータを含む複数のデータに基づいて前記基準値を生成し、
    前記比較値生成手段は、前記基準値を生成したときに利用した複数のデータを利用して前記比較値を生成すること
    を特徴とする異常検出装置。
  5. 請求項1〜請求項4の何れか1項に記載の異常検出装置において、
    前記異常判定手段によって異常がある旨の判定がされると割込処理によって異常用プログラムを実行させる割込実行手段、を備えたこと
    を特徴とする異常検出装置。
  6. コンピュータを、請求項1〜請求項5の何れか1項に記載の異常検出装置を構成する各手段として機能させるための異常検出プログラム。
JP2011038452A 2011-02-24 2011-02-24 異常検出装置、および異常検出プログラム Pending JP2012174198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011038452A JP2012174198A (ja) 2011-02-24 2011-02-24 異常検出装置、および異常検出プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011038452A JP2012174198A (ja) 2011-02-24 2011-02-24 異常検出装置、および異常検出プログラム

Publications (1)

Publication Number Publication Date
JP2012174198A true JP2012174198A (ja) 2012-09-10

Family

ID=46977014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011038452A Pending JP2012174198A (ja) 2011-02-24 2011-02-24 異常検出装置、および異常検出プログラム

Country Status (1)

Country Link
JP (1) JP2012174198A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180090108A (ko) * 2017-02-02 2018-08-10 주식회사 다산네트웍스 복사 플래시 사용 방지 기능을 구비한 ecu 부팅 시스템
JP2019046164A (ja) * 2017-09-01 2019-03-22 富士通株式会社 情報処理装置およびスタック破壊検出プログラム
WO2021193154A1 (ja) * 2020-03-26 2021-09-30 住友電装株式会社 車載ecu、プログラム及び情報処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03186937A (ja) * 1989-12-15 1991-08-14 Nec Corp Cpuバスデータ診断装置
JPH03186956A (ja) * 1989-12-15 1991-08-14 Nec Corp Cpuバスデータ診断装置
JPH08115268A (ja) * 1994-10-13 1996-05-07 Toshiba Corp メモリ回路装置
JP2000181807A (ja) * 1998-12-16 2000-06-30 Murata Mach Ltd 記録媒体のデータ検査方法及び装置
JP2006004377A (ja) * 2004-06-21 2006-01-05 Fujitsu Ten Ltd データ処理装置およびデータ処理方法
JP2006157482A (ja) * 2004-11-30 2006-06-15 Fujitsu Ltd プログラマブル・ロジック・デバイス、情報処理装置、プログラマブル・ロジック・デバイスの制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03186937A (ja) * 1989-12-15 1991-08-14 Nec Corp Cpuバスデータ診断装置
JPH03186956A (ja) * 1989-12-15 1991-08-14 Nec Corp Cpuバスデータ診断装置
JPH08115268A (ja) * 1994-10-13 1996-05-07 Toshiba Corp メモリ回路装置
JP2000181807A (ja) * 1998-12-16 2000-06-30 Murata Mach Ltd 記録媒体のデータ検査方法及び装置
JP2006004377A (ja) * 2004-06-21 2006-01-05 Fujitsu Ten Ltd データ処理装置およびデータ処理方法
JP2006157482A (ja) * 2004-11-30 2006-06-15 Fujitsu Ltd プログラマブル・ロジック・デバイス、情報処理装置、プログラマブル・ロジック・デバイスの制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180090108A (ko) * 2017-02-02 2018-08-10 주식회사 다산네트웍스 복사 플래시 사용 방지 기능을 구비한 ecu 부팅 시스템
KR101967755B1 (ko) 2017-02-02 2019-04-10 주식회사 다산네트웍스 복사 플래시 사용 방지 기능을 구비한 ecu 부팅 시스템
JP2019046164A (ja) * 2017-09-01 2019-03-22 富士通株式会社 情報処理装置およびスタック破壊検出プログラム
WO2021193154A1 (ja) * 2020-03-26 2021-09-30 住友電装株式会社 車載ecu、プログラム及び情報処理方法
JP2021157465A (ja) * 2020-03-26 2021-10-07 住友電装株式会社 車載ecu、プログラム及び情報処理方法
JP7392544B2 (ja) 2020-03-26 2023-12-06 住友電装株式会社 車載ecu、プログラム及び情報処理方法

Similar Documents

Publication Publication Date Title
KR102066219B1 (ko) 리던던트 구조 기반의 차량 제어 장치 및 방법
JP7172909B2 (ja) 電子制御装置
JP2012174198A (ja) 異常検出装置、および異常検出プログラム
JP6955858B2 (ja) 制御装置
JP2016081341A (ja) 電子制御装置
JP5835160B2 (ja) 電子制御装置
JP6471510B2 (ja) マイクロコンピュータ
US20200177412A1 (en) Monitoring device, monitoring system, and computer readable storage medium
WO2019193845A1 (ja) 電子制御装置および電子制御システム
JP5226653B2 (ja) 車載制御装置
JP4820679B2 (ja) 車両用電子制御装置
JP7062927B2 (ja) 車両用電子装置
JP6094387B2 (ja) 制御装置
JP6524989B2 (ja) 演算器の動作保証方法
JP5541201B2 (ja) プログラム実行状況監視装置、および実行状況監視プログラム
JP7200883B2 (ja) 電子制御装置
JP2014056396A (ja) 電子制御装置
JP2018063599A (ja) 相互監視システム
JP7070206B2 (ja) 車載制御装置
JP4639920B2 (ja) 電子制御装置
JP5545125B2 (ja) 通信装置
JP2015108969A (ja) 情報処理装置
WO2018131380A1 (ja) 車両制御装置
JP2016089782A (ja) 電子制御装置
JP5768434B2 (ja) 相互監視システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140527