JP3371752B2 - マイクロコンピュータ及びエミュレーション装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アドレス，デー
タ，各種制御信号を伝送する内部バスを介して相互に接
続されたＣＰＵ，メモリ，外部端子を介して信号の入出
力を行うポート群を備えたシングルチップのマイクロコ
ンピュータ、及び該マイクロコンピュータによって構成
されるエミュレーション装置に関する。

【０００２】

【従来の技術】従来より、ＣＰＵ，ＲＯＭ，ＲＡＭ，タ
イマ等の周辺回路を内蔵したシングルチップマイクロコ
ンピュータ（以下、マイコンという）では、信号を入出
力する外部端子の数によってパッケージの大きさが決ま
るため、パッケージの小型化のために、データバス，ア
ドレスバス，リード／ライト信号等の制御信号線（以
下、総称して内部バスという）用の外部端子が割り当て
られていないものが知られている。

【０００３】ところで、一般的に、ＣＰＵを用いて構成
されたシステムでは、例えば特開昭６１−１２７０４３
号公報に記載されているように、ＣＰＵをエミュレーシ
ョンすることにより、ソフトウェアの開発やハードウェ
アのデバッグが行われている。

【０００４】なおＣＰＵのエミュレーションは、周知の
インサーキットエミュレータ（ＩＣＥ）等により、ＣＰ
Ｕに接続されるデータバス，アドレスバス，各種制御信
号線（即ち、上記マイコンでは内部バス）を用いて行わ
れるため、これらが外部端子に割り当てられていない上
記マイコンでは、任意の用途に使用可能な汎用ＩＯポー
トとして割り当てられた外部端子を、汎用ＩＯポートと
しての信号、又はエミュレーションに必要な内部バスの
信号のいずれでも入出力できるように切換可能に構成
し、エミュレーションを行う時に、この外部端子から内
部バスの信号が入出力されるよう切り換えて使用してい
た。

【０００５】そして、内部バスの信号を入出力するため
に失われた汎用ＩＯポートと同等の機能を有する外付け
回路をディスクリート部品等によって予め作製してお
き、エミュレーション時には、この外付け回路に、失わ
れた汎用ＩＯポートの代用をさせていた。

【０００６】

【発明が解決しようとする課題】しかし、近年では、汎
用ＩＯポートに、エッジ検出機能やデジタルフィルタの
機能等を付加して高機能化することが行われており、こ
のように高機能化された汎用ＩＯポートを、外付けのデ
ィスクリート部品で実現しようとすると、部品点数が多
く回路規模も大きくなり、外付け回路の作製に手間を要
するという問題があった。

【０００７】また、このように手間を費やして外付け回
路を作製しても、半導体チップ上の素子とディスクリー
ト部品とでは、ドライブ能力差があったり、回路構成が
異なっていたりするため、必ずしもマイコンに内蔵され
たものと同一機能，同一動作が実現できるとは限らず、
信頼性の高いエミュレーションを行うことができないと
いう問題があった。

【０００８】本発明は、上記問題点を解決するために、
エミュレーション時に外付け回路によって回路規模を増
大させることなく、しかも通常動作時と同一機能，同一
動作を容易に実現可能なマイクロコンピュータ、及びこ
のマイクロコンピュータを用いたエミュレーション装置
を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
になされた本発明のマイクロコンピュータによれば、モ
ード設定手段により通常モードを設定すると、マイクロ
コンピュータの本来の機能が総て可能となり、即ち、Ｃ
ＰＵ，メモリ，ポート群が内部バスに接続され、外部端
子からはポート群の信号が入出力される。

【００１０】またモード設定手段によりバス拡張モード
を設定すると、第１の切換手段が、ポート群の一部であ
る第１ポート群による外部端子を介した信号の入出力を
禁止すると共に、この外部端子から内部バスの信号を入
出力可能にする。即ち、従来のマイクロコンピュータの
エミュレーション時と同様の設定となる。

【００１１】一方、モード設定手段によりＩＯ拡張モー
ドを設定すると、ＣＰＵ切離手段及びメモリ切離手段
が、ＣＰＵ及びメモリを夫々内部バスから切り離し、第
２の切換手段が、第１ポート群とは異なるポート群の一
部である第２ポート群による外部端子を介した信号の入
出力を禁止すると共に、この外部端子から内部バスの信
号を入出力可能にする。なお、この時、第１ポート群
は、第２の切換手段により外部端子を介して入出力され
る内部バスの信号に従って動作する。

【００１２】つまり、ＩＯ拡張モードでは、バス拡張モ
ードの設定によって外部端子を介した信号の入出力が不
能となった第１ポート群が、外部端子を介して入出力さ
れる内部バスの信号によって制御可能なようにされてい
る。従って、本発明のマイクロコンピュータによれば、
当該マイクロコンピュータを２つ使用して、一方をバス
拡張モードに設定すると共に他方をＩＯ拡張モードに設
定し、しかも第１の切換手段及び第２の切換手段により
外部端子を介して入出力可能にされた内部バスの信号が
これら２つのマイクロコンピュータ間で相互に入出力さ
れるように外部端子間を接続することにより、バス拡張
モードに設定されたマイクロコンピュータが失った第１
ポート群を、ＩＯ拡張モードに設定されたマイクロコン
ピュータの第１ポート群にて補うことができ、外付け回
路を作製することなく、通常モードと同一機能，同一動
作を実現するエミュレーション装置を簡単に構成するこ
とができる。

【００１３】ここで、ポート（群）とは、入出力を兼ね
備えたポートの他、入力のみ或は出力のみのポートを含
み、通常時に入力のみ或は出力のみに用いられるポート
では、内部バスの信号を入出力するように切り換えられ
た時に、入出力のいずれもが可能となるように構成され
ていてもよい。

【００１４】そして、第１の切換手段及び第２の切換手
段により外部端子を介して入出力可能となる内部バスの
信号の一つとして、第１の切換手段は、ポート群に対す
る制御の実行時に該ポート群を選択するために用いられ
るＩＯ選択信号を出力すると共に、第２の切換手段は該
ＩＯ選択信号を入力する。

【００１５】このＩＯ選択信号は、ポート群をメモリや
その他の周辺回路から識別するために上位アドレスをデ
コードして生成されるものであり、ＩＯ拡張モードの時
に、外部端子を介してＩＯ選択信号を入力すれば、上位
アドレスを入力する必要がなくなるので、外部端子を介
して入出力する内部バスの信号を削減することができ
る。

【００１６】ところで、エミュレーションを行ってプロ
グラムの開発を行う時には、プログラムの内容が確定し
ておらず頻煩にプログラムの変更が行われるため、プロ
グラムの書換えが面倒なマイクロコンピュータ内蔵の内
部メモリを使用するのではなく、書換えの容易な外部メ
モリを使用できることが望ましい。

【００１７】そこで、モード設定手段は、バス拡張モー
ドの設定時に、更にメモリ切離手段も有効にする外部メ
モリモードの設定を可能なように構成してもよい。この
ように構成された本発明のマイクロコンピュータでは、
モード設定手段により外部メモリモードを設定すると、
内部バスに接続されたメモリが切り離されるため、エミ
ュレーション装置を構成する時に、内部バスの信号によ
って制御される外部メモリを設けることが可能となる。

【００１８】また、このように外部メモリモードを設け
た場合、第１の切換手段は、外部端子を介して入出力可
能とする内部バスの信号の一つとして、メモリに対する
制御の実行時に該メモリを選択するために用いられるメ
モリ選択信号を出力するように構成してもよい。

【００１９】この場合、上位アドレスをデコードしてメ
モリ選択信号を作成する必要がなく、信号線を接続する
だけで、外部メモリを使用することが可能となるので、
エミュレーション装置をより簡単に構成できる。

【００２０】

【発明の実施の形態】以下に本発明の実施例を図面と共
に説明する。図１は、本実施例のシングルチップマイク
ロコンピュータ（マイコン）の概略的な内部構成を表す
ブロック図である。

【００２１】図１に示すように、本実施例のマイコン２
は、信号の入出力を行うために、予め特定用途のために
用意された専用ポート用の外部端子ＴＳ１〜ＴＳｎと、
使用者が任意の用途に使用可能な汎用ＩＯポート用の外
部端子ＴＧ１〜ＴＧ６４と、後述する動作モードを設定
するためのモード設定用の外部端子ＴＭ０，ＴＭ１とを
備えている。

【００２２】そして、マイコン２は、プログラムに従っ
て動作する周知のＣＰＵ４と、ＣＰＵ４を動作させるの
に必要なプログラム及びデータを格納するＲＯＭ６と、
ＣＰＵ４の演算結果等を一次的に記憶するためのＲＡＭ
８と、タイマやＡＤ変換器等からなり特定の機能を実現
するために設けられ、専用ポート用の外部端子ＴＳ１〜
ＴＳｎを介して信号の入出力を行う周辺回路１０と、汎
用ＩＯポート用の外部端子ＴＧ１〜ＴＧ６４を介して信
号の入出力を行うＩＯ回路１２と、これら各部を相互に
接続するアドレスバス１４及びデータバス１６と、ＣＰ
Ｕ４が出力するリード信号ＲＤ，ライト信号ＷＲ、及び
アドレスバス１４を介して入力されるアドレス信号Ａ０
〜Ａ１５に基づいて、制御対象を特定するための各種選
択信号を生成するデコーダ１８と、モード設定用の外部
端子ＴＭ０，ＴＭ１の設定に応じて後述するモード選択
信号を生成するモード信号生成回路２０とを内蔵してい
る。

【００２３】なお、ＣＰＵ４は、信号の通過／不通過を
切換可能なバッファ回路ＢＦ１を介してアドレスバス１
４に接続され、またＣＰＵ４，ＲＯＭ６，ＲＡＭ８，周
辺回路１０は、同様にバッファ回路ＢＦ２〜ＢＦ５を介
してデータバス１６に接続されている。

【００２４】ここで、モード信号生成回路２０は、モー
ド設定用の外部端子ＴＭ０，ＴＭ１の設定に従って、Ｔ
Ｍ０，ＴＭ１がいずれもLow レベルの場合（００）を通
常モード、ＴＭ０がLow レベル，ＴＭ１がHighレベルの
場合（０１）をＩＯ拡張モード、ＴＭ０がHighレベルの
場合（１Ｘ）をバス拡張モード、バス拡張モードであっ
てしかもＴＭ１がHighレベルの場合（１１）を外部バス
モードとして、バス拡張モードの場合にモード選択信号
Ｍｂ，ＩＯ拡張モードの場合にモード選択信号Ｍｉ，Ｉ
Ｏ拡張モード又は外部バスモードの場合にモード選択信
号Ｍｅを生成するように構成されている。

【００２５】また、デコーダ１８は、制御対象を特定す
るための選択信号として、上位アドレスＡ５〜Ａ１５に
基づいて、ＲＯＭ６，ＲＡＭ８，ＩＯ回路１２等のチッ
プセレクト信号ＣＳＲＯＭ，ＣＳＲＡＭ，ＣＳＩＯ、及
び機能拡張用のチップセレクト信号ＣＳＸＸ，ＣＳＹ
Ｙ，ＣＳＺＺを生成する他、これらチップセレクト信号
とリード信号ＲＤ，ライト信号ＷＲに基づいて、ＲＯＭ
６のリード信号ＲＤｒｏ、ＲＡＭ８のリード信号ＲＤｒ
ａ，ライト信号ＷＲｒａ、周辺回路１０のリード信号Ｒ
Ｄｐｈ，ライト信号ＷＲｐｈ等を生成する。

【００２６】そして、バッファ回路ＢＦ１は、モード選
択信号Ｍｉを制御入力とするトライステートバッファか
らなり、モード選択信号ＭｉがHighレベル（ＩＯ拡張モ
ード）の時に信号の通過を禁止して、ＣＰＵ４をアドレ
スバス１４から切り離すように構成されている。またバ
ッファ回路ＢＦ２，ＢＦ５は、いずれもモード選択信号
Ｍｉを制御入力とし、リード信号ＲＤ，ＲＤｐｈ、ライ
ト信号ＷＲ，ＷＲｐｈに応じて双方向に信号を通過させ
る双方向のトライステートバッファからなり、モード選
択信号ＭｉがHighレベル（ＩＯ拡張モード）の時に信号
の通過を禁止して、ＣＰＵ４及び周辺回路１０をデータ
バス１６から切り離すように構成されている。

【００２７】一方、バッファ回路ＢＦ３は、モード選択
信号Ｍｅを制御入力とし、ＲＯＭ６のリード信号ＲＤｒ
ｏに応じて信号を通過させるトライステートバッファか
らなり、またバッファ回路ＢＦ４は、モード選択信号Ｍ
ｅを制御入力とし、ＲＡＭ８のリード信号ＲＤｒａ，ラ
イト信号ＷＲｒａに応じて双方向に信号を通過させるト
ライステートバッファからなり、いずれもモード選択信
号ＭｅがHighレベル（ＩＯ拡張モード又は外部メモリモ
ード）の時に信号の通過を禁止して、ＲＯＭ６及びＲＡ
Ｍ８をデータバス１６から切り離すように構成されてい
る。

【００２８】次に、ＩＯ回路１２は、外部端子ＴＧ１〜
ＴＧ６４毎に設けられた個別回路Ｃｉ（ｉ＝１〜６４）
と、制御すべき個別回路Ｃｉ（特に、汎用ＩＯポート）
を特定するためのポート選択信号ＣＳＰｉを生成する選
択信号生成部１２ａとを備えている。

【００２９】このうち、選択信号生成部１２ａは、図２
に示すように、デコーダ１８にて生成されたＩＯ回路１
２を選択するためのチップセレクト信号（以下、ＩＯ選
択信号という）ＣＳＩＯ、外部端子ＴＧｉを介して入力
されるＩＯ選択信号ＣＳＩＯin（後述する）のいずれか
を、モード選択信号Ｍｉに応じて選択するマルチプレク
サ（ＭＵＸ）２２と、ＭＵＸ２２によって選択された信
号、及び下位アドレス信号Ａ０〜Ａ４に基づいて、個別
回路Ｃｉ毎に設けられた汎用ＩＯポートを特定するため
のポート選択信号ＣＳＰｉを生成するデコーダ２４とを
備えている。

【００３０】なお、ＭＵＸ２２では、モード選択信号Ｍ
ｉがHighレベル（ＩＯ拡張モード）の時に、外部からの
ＩＯ選択信号ＣＳＩＯinが選択され、モード選択信号Ｍ
ｉがLow レベル（ＩＯ拡張モード以外）の時に、デコー
ダ１８からのＩＯ選択信号ＣＳＩＯが選択される。ま
た、モード選択信号ＭｉがHighレベルの時には、後述す
るが、アドレスバス１４から供給される下位アドレスＡ
０〜Ａ４も外部端子ＴＧｉを介して外部から入力された
信号となっている。

【００３１】一方、個別回路Ｃｉは、外部端子ＴＧｉを
汎用ＩＯポートＰ00〜Ｐ63用、又は内部バス信号の入出
力用のいずれかに切換可能に構成されているが、内部バ
ス信号が入出力用，入力専用，出力専用のいずれである
かによって、その構成が少しずつ異なっている。

【００３２】まず汎用ＩＯポートの代わりに外部端子Ｔ
Ｇｉを介して入出力される内部バス信号Ｓ１が入出力用
である個別回路Ｃｉは、図３に示すように、ゲートにLo
w レベルが印加されるとオンする電界効果トランジスタ
Ｌ１，ゲートにHighレベルが印加されるとオンする電界
効果トランジスタＬ２，ＮＡＮＤ回路Ｌ３，ＮＯＲ回路
Ｌ４，反転回路Ｌ５からなる出力バッファ回路３０を備
えている。この出力バッファ回路３０では、電界効果ト
ランジスタＬ１，Ｌ２が電源及びグランドの間に直列接
続されると共に両トランジスタＬ１，Ｌ２の接続点が出
力端として外部端子ＴＧｉに接続されており、ＮＡＮＤ
回路Ｌ３に直結されＮＯＲ回路Ｌ４に反転回路Ｌ５を介
して接続された制御線ａがHighレベルである時には、Ｎ
ＡＮＤ回路Ｌ３及びＮＯＲ回路Ｌ４の双方に直結された
データ線ｂの信号レベルに応じて両トランジスタＬ１，
Ｌ２のいずれか一方がオンすることにより、データ線ｂ
上の信号が外部端子ＴＧｉを介して出力され、信号線ａ
がLow レベルである時には、両トランジスタＬ１，Ｌ２
がいずれもオフすることにより、外部端子ＴＧｉがHigh
インピーダンスに保持されるように構成されている。

【００３３】また、個別回路Ｃｉは、外部端子ＴＧｉを
汎用ＩＯポートとして使用する場合に、入力ポート又は
出力ポートのいずれとして使用するかを設定するための
ＤＲ設定レジスタ３２と、ＤＲ設定レジスタ３２の出力
及び後述する制御信号Ｓ３のいずれかがHighレベルの時
に出力バッファ回路３０の制御線ａをHighレベルとする
ＯＲ回路Ｌ６と、外部端子ＴＧｉを出力ポートとして使
用する場合に、その出力データを設定するための出力設
定レジスタ３４と、制御信号Ｓ３がLow レベルの時には
出力設定レジスタ３４の出力を、Highレベルの時には内
部バス信号Ｓ１を出力バッファ回路３０のデータ線ｂに
出力するＭＵＸ３６と、外部端子ＴＧｉを入力ポートと
して使用する場合に、外部端子ＴＧｉからの信号をデー
タバス１６に取り込むためのトライステートバッファ３
８と、ＤＲ設定レジスタ３２の出力がLow レベルの時に
は外部端子ＴＧｉの信号を、Highレベルの時には出力設
定レジスタ３４の出力をトライステートバッファ３８に
供給するＭＵＸ４０と、後述する制御信号Ｓ４がHighレ
ベルの時に外部端子ＴＧｉからの信号を内部バス信号Ｓ
１の信号線に取り込むためのトライステートバッファ４
２とを備えている。

【００３４】なお、ＤＲ設定レジスタ３２及び出力設定
レジスタ３４は、ポート選択信号ＣＳＰｉとライト信号
ＷＲとを入力するとデータバスの所定ビットの値がラッ
チされ、リセット信号ＲＳＴを入力すると設定がクリア
されるように構成されており、また、トライステートバ
ッファ３８は、後述する制御信号Ｓ２がLow レベルの時
に、ポート選択信号ＣＳＰｉとリード信号ＷＲとを入力
すると、データバス１６の所定ビットにデータが取り込
まれるように構成されている。

【００３５】このように構成された個別回路Ｃｉでは、
外部端子ＴＧｉを出力ポートとして使用するには、デー
タ信号線ｂの信号が外部端子ＴＧｉに出力されるようＤ
Ｒ設定レジスタ３２の出力をHighレベルに設定すると共
に、出力設定レジスタ３４の出力がデータ信号線ｂに出
力されるよう制御信号Ｓ３をLow レベルに設定すればよ
い。また、外部端子ＴＧｉを入力ポートとして使用する
には、出力バッファ回路３０の出力がハイインピーダン
スに保持され、しかも外部端子ＴＧｉの信号がＭＵＸ４
０を介してトライステートバッファ３８に供給されるよ
う、ＤＲ設定レジスタ３２の出力をLow レベルに設定す
ればよい。なお、このように個別回路Ｃｉを汎用入出力
ポートとして使用する場合は、外部端子ＴＧｉの信号が
内部バス信号Ｓ１の信号線に取り込まれないように、制
御信号Ｓ４をLow レベルに設定する必要がある。また、
外部端子ＴＧｉを出力ポートとして使用する際には、出
力設定レジスタ３４に設定したデータを、ＭＵＸ４０及
びトライステートバッファ３８を介して読み取ることが
可能なようにされている。

【００３６】一方、外部端子ＴＧｉを内部バス信号Ｓ１
の出力のために使用するには、内部バス信号Ｓ１がＭＵ
Ｘ３６を介してデータ信号線ｂに出力され、しかもデー
タ信号線ｂの信号が外部端子ＴＧｉに出力されるよう、
制御信号Ｓ３をHighレベルに設定すればよい。また、外
部端子ＴＧｉを内部バス信号Ｓ１の入力のために使用す
るには、出力バッファ回路３０の出力がハイインピーダ
ンスに保持されるよう制御信号Ｓ３をLow レベルに設定
すると共に、トライステートバッファ４２が外部端子Ｔ
Ｇｉからの信号を内部バス信号Ｓ１の信号線に取り込む
よう制御信号Ｓ４をHighレベルに設定すればよい。

【００３７】次に、汎用ＩＯポートの代わりに外部端子
ＴＧｉを介して入出力される内部バス信号Ｓ１が出力専
用である個別回路Ｃｉは、図３に示した個別回路Ｃｉに
おいてトライステートバッファ４２を省略した以外は、
図３の個別回路Ｃｉと全く同様に構成されており、その
動作も、外部端子ＴＧｉを内部バス信号Ｓ１の入力のた
めに使用することがないだけで、それ以外の動作は、全
く同様である。

【００３８】また次に、汎用ＩＯポートの代わりに外部
端子ＴＧｉを介して入出力される内部バス信号Ｓ１が入
力専用である個別回路Ｃｉは、図４に示すように、図３
に示した個別回路ＣｉにおいてＭＵＸ３６を削除して出
力設定レジスタ３４の出力をそのままデータ信号線ｂに
接続している以外は、図３の個別回路Ｃｉと全く同様に
構成されており、その動作も、外部端子ＴＧｉを内部バ
ス信号Ｓ１の出力のために使用することがないだけで、
それ以外の動作は、全く同様である。

【００３９】ところで内部バス信号Ｓ１及び制御信号Ｓ
３〜Ｓ４は、表１に示すようなものである。

【００４０】

【表１】

【００４１】即ち、汎用ＩＯポートＰ00〜Ｐ15，Ｐ48〜
Ｐ55として使用される外部端子ＴＧ１〜ＴＧ１６，ＴＧ
４９〜ＴＧ５６に対しては、図３に示した個別回路Ｃｉ
（但し、トライステートバッファ４２を除く）が設けら
れており、内部バス信号Ｓ１として、アドレスＡ０〜Ａ
１５及び各種制御信号ＣＳＩＯout ，ＣＳＲＯＭ，ＣＳ
ＲＡＭ，ＲＤout ，ＷＲout ，ＣＳＸＸ，ＣＳＹＹ，Ｃ
ＳＺＺが用いられ、また制御信号Ｓ２，Ｓ３として、バ
ス拡張モードの時にHighレベルとなるモード選択信号Ｍ
ｂが用いられている。

【００４２】また、汎用ＩＯポートＰ16〜Ｐ31として使
用される外部端子ＴＧ１７〜ＴＧ３２に対しては、図３
に示した個別回路Ｃｉ（但し、トライステートバッファ
４２を含む）が設けられており、内部バス信号Ｓ１とし
て、入出力用のデータＤ０〜Ｄ１５が用いられ、また制
御信号Ｓ２として、バス拡張モードの時にHighレベルと
なるモード選択信号Ｍｂ、制御信号Ｓ３として、モード
選択信号Ｍｂ且つ外部出力選択信号ＣＳＯ、制御信号Ｓ
４として、モード選択信号Ｍｂ且つ外部入力選択信号Ｃ
ＳＩが用いられている。

【００４３】ここで、外部出力選択信号ＣＳＯとは、マ
イコン２外部の装置にアクセスし、しかもデータを出力
する場合に生成される信号であり、また外部入力選択信
号ＣＳＩとは、同様にマイコン２外部の装置にアクセス
し、しかもデータを入力する場合に生成される信号であ
る。なお、マイコン２外部の装置にアクセスする場合と
は、具体的には、ＩＯ選択信号ＣＳＩＯout ，チップセ
レクト信号ＣＳＸＸ，ＣＳＹＹ，ＣＳＺＺ（外部バスモ
ードに設定されている場合は、更に、ＣＳＲＯＭ，ＣＳ
ＲＡＭ）のいずれかがアクティブとなった場合のことで
ある。

【００４４】次に、汎用ＩＯポートＰ32〜Ｐ47として使
用される外部端子ＴＧ３３〜ＴＧ４８に対しては、外部
端子ＴＧ１７〜ＴＧ３２と同様に、図３に示した個別回
路Ｃｉ（但し、トライステートバッファ４２を含む）が
設けられており、内部バス信号Ｓ１として、データＤ０
〜Ｄ１５が用いられ、また制御信号Ｓ２として、ＩＯ拡
張モードの時にHighレベルとなるモード選択信号Ｍｉ、
制御信号Ｓ３として、モード選択信号Ｍｉ且つ外部出力
選択信号ＣＳＯ、制御信号Ｓ４として、モード選択信号
Ｍｉ且つ外部入力選択信号ＣＳＩが用いられている。

【００４５】更に、汎用ＩＯポートＰ56〜Ｐ63として使
用される外部端子ＴＧ５７〜ＴＧ６４に対しては、図４
に示した個別回路Ｃｉが設けられており、内部バス信号
Ｓ１として、選択信号ＣＳＩＯin，ＲＤin，ＷＲin，ア
ドレスＡ０〜Ａ４が用いられ、また制御信号Ｓ２，Ｓ
３，Ｓ４として、ＩＯ拡張モードの時にHighレベルとな
るモード選択信号Ｍｉが用いられている。

【００４６】なお、ＩＯ拡張モードの時にトライステー
トバッファ４２を介して取り込まれるＩＯ選択信号ＣＳ
ＩＯin（図２参照）以外の内部バス信号Ｓ１は、マイコ
ン２内では、通常モード或はバス拡張モード時にマイコ
ン２内部で生成される同名の信号と全く同様に扱われ
る。

【００４７】以上のように構成された本実施例のマイコ
ン２では、図５に示すように、モード設定用の外部端子
ＴＭ０，ＴＭ１により動作モードが通常モード（モード
選択信号Ｍｂ，ＭｉがいずれもLow レベル）に設定され
ている場合、外部端子ＴＧ１〜ＴＧ６４の全てが汎用Ｉ
ＯポートＰ00〜Ｐ63用となる。また、バス拡張モード
（モード選択信号ＭｂがHighレベル）に設定されている
場合、外部端子ＴＧ１〜ＴＧ１６がアドレス信号Ａ０〜
Ａ１５の出力用、外部端子ＴＧ１７〜ＴＧ３２がデータ
信号Ｄ０〜Ｄ１５の入出力用、ＴＧ４９〜ＴＧ５５が各
種制御信号ＣＳＩＯout ，ＲＤout ，ＷＲout ，ＣＳＲ
ＯＭ，ＣＳＲＡＭ，ＣＳＸＸ，ＣＳＹＹ，ＣＳＺＺの出
力用、残りの外部端子ＴＧ３３〜ＴＧ４８，ＴＧ５７〜
ＴＧ６４が汎用ＩＯポートＰ32〜Ｐ47，Ｐ56〜Ｐ63用と
なる。更に、ＩＯ拡張モード（モード選択信号ＭｉがHi
ghレベル）に設定されている場合、外部端子ＴＧ３３〜
ＴＧ４８がデータ信号Ｄ０〜Ｄ１５の入出力用、外部端
子ＴＧ５７〜ＴＧ６４が各種制御信号ＣＳＩＯin，ＲＤ
in，ＷＲin，及び下位アドレスＡ０〜Ａ４の入力用、そ
の他の外部端子ＴＧ１〜ＴＧ３２，ＴＧ４９〜ＴＧ５６
が汎用ＩＯポートＰ00〜Ｐ31，Ｐ48〜Ｐ55用となる。

【００４８】つまり、バス拡張モードとＩＯ拡張モード
とでは、汎用ＩＯポートの代わりに内部バス信号Ｓ１が
入出力される外部端子ＴＧｉが、互いに異なるように構
成されている。次に、本実施例のマイコン２を用いて構
成されたシステムにおいて、マイコン２のエミュレーシ
ョンを行う場合に使用するエミュレーション装置５０に
ついて説明する。なお、このエミュレーション装置５０
は、システムにおいてマイコン２用に設けられたコネク
タに、マイコン２の代わりに接続して使用するものであ
る。

【００４９】図６に示すように、エミュレーション装置
５０は、一方をバス拡張モードに設定し、他方をＩＯ拡
張モードに設定した一対のマイコン２ａ，２ｂと、マイ
コン２ａ，２ｂの外部に設けられた外付けのＲＯＭ５２
及びＲＡＭ５４と、上記マイコン２用のコネクタに接続
されるコネクタ５６とにより構成されている。

【００５０】そして、マイコン２ａ，２ｂの間で、デー
タＤ０〜Ｄ１５が相互に入出力されるように、マイコン
２ａの外部端子ＴＧ１７〜ＴＧ３２とマイコン２ｂの外
部端子ＴＧ３３〜ＴＧ４８とが接続され、またマイコン
２ａが出力する下位アドレスＡ０〜Ａ４，及びＩＯ選択
信号ＣＳＩＯ，リード信号ＲＤ，ライト信号ＷＲがマイ
コン２ｂに入力されるように、マイコン２ａの外部端子
ＴＧ１〜ＴＧ５，及びＴＧ４９，ＴＧ５０，ＴＧ５１と
マイコン２ｂの外部端子ＴＧ６０〜ＴＧ６４，及びＴＧ
５７，ＴＧ５８，ＴＧ５９とが夫々接続されている。

【００５１】また、ＲＯＭ５２に対するデータの読出が
可能なように、マイコン２ａの外部端子ＴＧ１〜１６
（アドレスＡ０〜Ａ１５），ＴＧ１７〜ＴＧ３２（デー
タＤ０〜Ｄ１５），ＴＧ５０（リード信号ＲＤ），ＴＧ
５２（ＲＯＭ選択信号ＣＳＲＯＭ）がＲＯＭ５２に接続
され、更にＲＡＭ５４に対するデータの読出／書込が可
能なように、マイコン２ａの外部端子ＴＧ１〜１６（ア
ドレスＡ０〜Ａ１５），ＴＧ１７〜ＴＧ３２（データＤ
０〜Ｄ１５），ＴＧ５０（リード信号ＲＤ），ＴＧ５１
（ライト信号ＷＲ），ＴＧ５３（ＲＡＭ選択信号ＣＳＲ
ＡＭ）がＲＡＭ５４に接続されている。

【００５２】また更に、汎用ＩＯポートとして使用され
るマイコン２ａの外部端子ＴＧ３３〜ＴＧ４８，ＴＧ５
７〜ＴＧ６４、及びマイコン２ｂの外部端子ＴＧ１〜Ｔ
Ｇ３２，ＴＧ４９〜ＴＧ５６が、コネクタ５６に接続さ
れている。なお、コネクタ５６には、図示しないが、マ
イコン２ａにおける汎用ＩＯポート用の外部端子ＴＧ１
〜ＴＧ６４，及びモード選択用の外部端子ＴＭ０，ＴＭ
１以外の外部端子（例えば専用ポート用の外部端子ＴＳ
１〜ＴＳｎ）が全て接続されている。

【００５３】ここで、図７（ａ）は、通常モードに設定
されたマイコン２の外部端子ＴＧ１〜ＴＧ６４と汎用Ｉ
ＯポートＰ00〜Ｐ63との対応関係を表す説明図であり、
図７（ｂ）は、エミュレーション装置５０を構成するバ
ス拡張モード或はＩＯ拡張モードに設定されたマイコン
２ａ，２ｂの各外部端子ＴＧ１〜ＴＧ６４と汎用ＩＯポ
ートＰ00〜Ｐ63との対応関係を表す説明図である。

【００５４】図７に示すように、エミュレーション装置
５０において、バス拡張モードに設定されたマイコン２
ａでは、エミュレーションに必要な内部バス信号を出力
するために、汎用ＩＯポートＰ00〜Ｐ31，Ｐ48〜Ｐ55
（外部端子ＴＧ１〜ＴＧ３２，ＴＧ４９〜ＴＧ５６）が
失われるが、ＩＯ拡張モードに設定されたマイコン２ｂ
が、この失われた汎用ＩＯポートＰ00〜Ｐ31，Ｐ48〜Ｐ
55を補っているので、コネクタ５６を介して入出力され
る信号を見る限りでは、エミュレーション装置５０は、
通常モードに設定されたマイコン２と同一の機能を有し
ているとみなすことができる。

【００５５】このようにエミュレーション装置５０によ
れば、汎用ＩＯポートＰ00〜Ｐ63を一つも失うことな
く、即ち通常モードに設定されたマイコン２と同一機能
を保持したままで、エミュレーションに必要な、アドレ
スＡ０〜Ａ１５，データＤ０〜Ｄ１５，リード信号Ｒ
Ｄ，ライト信号ＷＲ等の内部バス信号を得ることがで
き、従って、ＩＣＥ等を接続してマイコン２のエミュレ
ーションを簡単に行うことができる。

【００５６】以上説明したように、本実施例のマイコン
２によれば、汎用ＩＯポート用の外部端子ＴＧｉの一部
からアドレスやデータ等の内部バス信号を入出力可能に
するバス拡張モードと、バス拡張モードとは異なる外部
端子ＴＧｉを介して内部バス信号を入出力可能とし、し
かもバス拡張モードにて失われた汎用ＩＯポート以外の
内蔵回路の動作を禁止するＩＯ拡張モードとに設定でき
るよう構成されているので、同じマイコン２ａ，２ｂ
を、一方はバス拡張モードに他方はＩＯ拡張モードに設
定して、両マイコン２ａ，２ｂが入出力する内部バス信
号を相互に接続することにより、ディスクリート部品等
によって外付け回路を作成することなく、通常モードに
設定されたマイコン２と同一機能を有するエミュレーシ
ョン装置５０を簡単に構成できる。

【００５７】また、ＩＯ拡張モードに設定されたマイコ
ン２ａは、バス拡張モードに設定されたマイコン２ａが
失った汎用ＩＯポートを、これと全く同じ構成の汎用Ｉ
Ｏポートによって補うことになるので、汎用ＩＯポート
がどのように高機能化されたとしても、エミュレーショ
ン時に外付け回路が増大してしまうことがなく、しかも
通常モードに設定されたマイコン２が実際にシステムに
組み込まれた時と全く同じ動作を実現することができ、
信頼性の高いエミュレーションを行うことができる。

【００５８】更に、本実施例では、ＩＯ回路１２に対す
る制御を実行する際に、このＩＯ回路１２を特定するた
めのＩＯ選択信号ＣＳＩＯを、バス拡張モードの時には
外部端子ＴＧｉを介して出力し、ＩＯ拡張モードの時に
は外部端子ＴＧｉを介して入力するように構成されてい
るので、ＩＯ拡張モードに設定されたマイコン２ｂに入
力すべきアドレスの数を削減（本実施例では下位アドレ
スＡ０〜Ａ４のみを入力）することができる。

【００５９】即ち、ＩＯ選択信号ＣＳＩＯは上位アドレ
スＡ５〜Ａ１５をデコードして作成したものであるた
め、ＩＯ選択信号ＣＳＩＯを入力すれば上位アドレスＡ
５〜Ａ１５を入力する必要がないのである。また、本実
施例では、マイコン２をバス拡張モード且つ外部メモリ
モードに設定すると、マイコン２の内部では、ＲＯＭ６
及びＲＡＭ８がアドレスバス１４及びデータバス１６か
ら切り離されるようにされているので、外部端子ＴＧｉ
を介して出力される内部バス信号によって外付けのＲＯ
Ｍ５２，ＲＡＭ５４の使用が可能となる。従って、プロ
グラムが確定していないプログラム開発の段階におい
て、書換えの容易な外付けのＥＰＲＯＭやＦｌａｓｈメ
モリ等からなる外付けのＲＯＭ５２やＲＡＭ５４を使用
することができ、エミュレーションによるプログラム開
発やデバッグに費やす時間や費用を削減することができ
る。

【００６０】なお、バス拡張モードに設定されたマイコ
ン２ａが出力するチップセレクト信号ＣＳＸＸ，ＣＳＹ
Ｙ，ＣＳＺＺは、ＲＯＭやＲＡＭを複数個接続する場合
に使用することができる。また、マイコン２に新たな機
能を追加する場合に、その機能をとりあえず外付け回路
にて実現して、チップセレクト信号ＣＳＸＸ，ＣＳＹ
Ｙ，ＣＳＺＺを割り当てることによりバス拡張モードに
設定されたマイコン２ａからこの外付け回路を制御でき
るように構成し、この外付け回路が付加されたエミュレ
ーション装置５０によって、外付け回路の検証を行った
りシステム開発を進め、その間にこの外付け回路のマイ
コン２への内蔵化を図るようなこともでき、効率のよい
システム開発を行うことができる。

【００６１】また、本実施例では、エミュレーション時
に内部バスの信号を入出力するためのポート群として汎
用ＩＯポート用の外部端子ＴＧ１〜ＴＧ６４を用いた
が、これに限らず専用ポート用の外部端子ＴＳ１〜ＴＳ
ｎ等を用いてもよい。

【図面の簡単な説明】

【図１】 実施例のマイクロコンピュータ（マイコン）
２の概略的な内部構成を表すブロック図である。

【図２】 ＩＯ回路１２を構成する選択信号生成部１２
ａの回路図である。

【図３】 ＩＯ回路１２を構成する個別回路Ｃｉの回路
図である。

【図４】 ＩＯ回路１２を構成する個別回路Ｃｉの回路
図である

【図５】 動作モード毎に外部端子ＴＧｉの割当を表す
一覧表である。

【図６】 実施例のマイコン２を用いて構成したエミュ
レーション装置５０を構成を表す回路図である。

【図７】 通常モードで動作するマイコン２、及びエミ
ュレーション装置５０を構成するマイコン２ａ，２ｂに
おける外部端子ＴＧｉと汎用ＩＯポートＰ00〜Ｐ63との
関係を表す説明図である。

【符号の説明】

２，２ａ，２ｂ…マイコン ４…ＣＰＵ
６…ＲＯＭ ８…ＲＡＭ １０…周辺回路 １２…ＩＯ回路
１２ａ…信号選択部 １２ａ…選択信号生成部 １４…アドレスバス
１６…データバス １８…デコーダ ２０…モード信号生成
回路 ２２，３６，４０…マルチプレクサ（ＭＵＸ） ２４
…デコーダ ３０…出力バッファ回路 ３２…ＤＲ設定レジス
タ ３４…出力設定レジスタ ３８，４２…トライス
テートバッファ ５０…エミュレーション装置 ５２…外付けＲＯＭ ５４…外付けＲＡＭ ５６…コネクタ Ｌ１，Ｌ２…電界効果トランジスタ Ｌ３…Ｎ
ＡＮＤ回路 Ｌ４…ＮＯＲ回路 Ｌ５…反転回路 Ｌ６…Ｏ
Ｒ回路 ＴＧｉ（ｉ＝１〜６４）…汎用ＩＯポート用外部端子 ＴＭ１，ＴＭ２…モード設定用外部端子 ＢＦ１〜ＢＦ５…バッファ回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/22 - 11/26

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 アドレス，データ，各種制御信号を伝送
   する内部バスを介して相互に接続されたＣＰＵ，メモ
   リ，及び外部端子を介して信号の入出力を行うポート群
   を備えたシングルチップのマイクロコンピュータにおい
   て、 上記ＣＰＵを上記内部バスから切り離すＣＰＵ切離手段
   と、 上記メモリを上記内部バスから切り離すメモリ切離手段
   と、 上記ポート群の一部である第１ポート群による上記外部
   端子を介した信号の入出力を禁止すると共に、該外部端
   子から上記内部バスの信号を入出力可能にする第１の切
   換手段と、 上記第１ポート群とは異なるポート群の一部である第２
   ポート群による上記外部端子を介した信号の入出力を禁
   止すると共に、該外部端子から上記内部バスの信号を入
   出力可能にする第２の切換手段と、 上記ＣＰＵ切離手段，メモリ切離手段，第１の切換手
   段，第２の切換手段の全てを無効にする通常モード、上
   記第１の切換手段のみを有効にするバス拡張モード、及
   び上記ＣＰＵ切離手段，メモリ切離手段，第２の切換手
   段のみを有効にするＩＯ拡張モードのいずれかに設定す
   るモード設定手段と、 を備え、該モード設定手段によって上記ＩＯ拡張モード
   に設定されている時には、上記第２の切換手段により上
   記外部端子を介して入出力される上記内部バスの信号に
   従って上記第１ポート群が動作すると共に、上記第１の
   切換手段及び第２の切換手段により上記外部端子を介し
   て入出力可能となる上記内部バスの信号の一つとして、
   上記第１の切換手段は、上記ポート群に対する制御の実
   行時に該ポート群を選択するために用いられるＩＯ選択
   信号を出力し、上記第２の切換手段は、該ＩＯ選択信号
   を入力することを特徴とするマイクロコンピュータ。
2. 【請求項２】 請求項１に記載のマイクロコンピュータ
   において、 上記第１の切換手段は、上記外部端子を介して入出力可
   能とする上記内部バスの信号の一つとして、機能拡張用
   のチップセレクト信号を出力することを特徴とするマイ
   クロコンピュータ。
3. 【請求項３】 請求項１又は請求項２に記載のマイクロ
   コンピュータにおいて、 上記モード設定手段を、上記バス拡張モードの設定時
   に、更に上記メモリ切離手段を有効にする外部メモリモ
   ードの設定が可能なように構成したことを特徴とするマ
   イクロコンピュータ。
4. 【請求項４】 請求項３に記載のマイクロコンピュータ
   において、 上記第１の切換手段は、上記外部端子を介して入出力可
   能とする上記内部バスの信号の一つとして、上記メモリ
   に対する制御の実行時に該メモリを選択するために用い
   られるメモリ選択信号を出力することを特徴とするマイ
   クロコンピュータ。
5. 【請求項５】 請求項１又は請求項２に記載のマイクロ
   コンピュータを２つ備え、 一方の上記マイクロコンピュータを上記バス拡張モード
   に設定すると共に、他方の上記マイクロコンピュータを
   上記ＩＯ拡張モードに設定し、しかも上記第１の切換手
   段及び第２の切換手段により上記外部端子を介して入出
   力可能にされた上記内部バスの信号が上記一対のマイク
   ロコンピュータ間で相互に入出力されるように上記外部
   端子間を接続したことを特徴とするエミュレーション装
   置。
6. 【請求項６】 請求項３又は請求項４に記載のマイクロ
   コンピュータを２つ備え、 一方の上記マイクロコンピュータを上記バス拡張モード
   且つ上記外部メモリモードに設定すると共に、他方の上
   記マイクロコンピュータを上記ＩＯ拡張モードに設定
   し、しかも上記第１の切換手段及び第２の切換手段によ
   り上記外部端子を介して入出力可能にされた上記内部バ
   スの信号が相互に入出力されるように上記外部端子間を
   接続し、 更に、上記内部バスの信号によって制御される外部メモ
   リを設けたことを特徴とするエミュレーション装置。