JP5033347B2 - 発光素子パッケージ用サブマウント - Google Patents

発光素子パッケージ用サブマウント Download PDF

Info

Publication number
JP5033347B2
JP5033347B2 JP2006113754A JP2006113754A JP5033347B2 JP 5033347 B2 JP5033347 B2 JP 5033347B2 JP 2006113754 A JP2006113754 A JP 2006113754A JP 2006113754 A JP2006113754 A JP 2006113754A JP 5033347 B2 JP5033347 B2 JP 5033347B2
Authority
JP
Japan
Prior art keywords
layers
light emitting
submount
emitting device
barrier layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006113754A
Other languages
English (en)
Other versions
JP2006313897A (ja
Inventor
亨 根 金
泰 勳 張
秀 熙 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006313897A publication Critical patent/JP2006313897A/ja
Application granted granted Critical
Publication of JP5033347B2 publication Critical patent/JP5033347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、発光素子パッケージ用サブマウントに係り、詳細には発光素子のショートを防止できる発光素子パッケージ用サブマウントに関する。
一般的に、発光ダイオード(LED;Light Emitting Device)、レーザーダイオード(LD;Laser Diode)のような発光素子は、フリップチップ工程によってサブマウントに接合されることによってパッケージングされる。
図1には、従来の発光素子パッケージ用サブマウントの平面図が図示されている。そして、図2は、図1のA−A’線の断面図である。
図1及び図2を参照すれば、セラミックからなる基板10上に第1及び第2ボンディング層12a、12bが互いに離隔して形成されている。ここで、前記第1及び第2ボンディング層12a、12bは、金(Au)のような導電性の優秀な金属からなる。そして、前記第1及び第2ボンディング層12a、12bの上面にはそれぞれ第1及び第2バリア層14a、14bが所定幅に蒸着されており、前記第1及び第2バリア層14a、14bの上面には、それぞれ第1及び第2ハンダ16a、16bが設けられている。ここで、前記第1及び第2バリア層14a、14bは、フリップチップ工程による第1及び第2ハンダ16a、16bの溶融時に、前記第1ハンダ16aと第1ボンディング層12aとの間及び第2ハンダ16bと第2ボンディング層12bとの間で相互拡散が起こることを防止するための層であって、一般的に白金(Pt)からなる。
しかし、前記のような従来のサブマウントでは、フリップチップ工程時にボンディング条件によって溶融された第1及び第2ハンダ16a、16bが第1及び第2バリア層14a、14bを乗り越えて一緒になり、図3に示すように、第1バリア層14aと第2バリア層14bとの間を電気的に連結させるハンダブリッジ16’が形成されることがある。このように、第1バリア層14aと第2バリア層14bとの間を電気的に連結するハンダブリッジ16’が形成されれば、発光素子パッケージでショートが発生するという問題点がある。
本発明は、前記のような問題点に鑑みてなされたものであり、発光素子のショートを防止できる発光素子パッケージ用サブマウントを提供するところにその目的がある。
前記した目的を達成するために、基板と、前記基板上に互いに離隔して形成される第1及び第2ボンディング層と、前記第1及び第2ボンディング層上にそれぞれ形成される第1及び第2バリア層と、前記第1及び第2バリア層上にそれぞれ形成される第1及び第2ハンダと、前記第1及び第2バリア層に隣接して位置して、フリップチップ工程時に溶融された前記第1及び第2ハンダの流れを遮断する第1及び第2遮断層と、を備え、前記第1及び第2遮断層は、前記第1及び第2バリア層と同じ物質からなる。
前記第1及び第2遮断層は、それぞれ前記第1及び第2ボンディング層上で前記第1及び第2バリア層から所定間隔離隔して設けられることが望ましい。ここで、前記第1及び第2遮断層は、それぞれ前記第1及び第2バリア層の両側に設けられるか、それぞれ前記第1及び第2バリア層を取り囲むように設けられる。
前記第1及び第2遮断層は、前記第1及び第2バリア層より厚く形成されるか、前記第1及び第2バリア層と同じ厚さに形成される。
前記第1及び第2バリア層は、それぞれ所定幅を持つストリップ状に形成される。ここで、前記第1及び第2バリア層の端部が位置する前記第1及び第2ボンディング層のうち少なくとも一つには、所定形状の溝がさらに形成される。
前記第1及び第2バリア層のうち少なくとも一つは複数個に設けられる。
ここで、前記第1及び第2遮断層は、白金(Pt)、クロム(Cr)及びチタン(Ti)からなるグループで選択された少なくとも一つからなる。
前記第1及び第2ボンディング層は、金(Au)、銀(Ag)またはアルミニウム(Al)からなり、前記基板は、セラミックまたはシリコンからなる。
本発明による発光素子パッケージ用サブマウントによれば、バリア層の周囲に遮断層を形成することによって、フリップチップ工程時に溶融されたハンダが第1及び第2遮断層を乗り越えて流れることを止めることができ、これにより、発光素子パッケージでショートが発生することを防止できる。また、溶融されたハンダがバリア層と遮断層との間のボンディング層に付着されることによって接合性がさらに向上できる。
以下、添付した図面を参照して本発明による望ましい実施形態を詳細に説明する。
図面で同じ参照符号は同じ構成要素を示す。
図4は、本発明の実施形態による発光素子パッケージ用サブマウントの平面図であり、図5は図4のB−B’線の断面図である。
図4及び図5を参照すれば、基板110の上面に第1及び第2ボンディング層112a、112bが互いに所定間隔離隔して形成されている。ここで、前記基板110は、セラミック、シリコン(Si)のような物質からなることができ、前記第1及び第2ボンディング層112a、112bは導電性が優秀であり、後述する第1及び第2ハンダ116a、116bとの付着性の良いAu(金)、Ag(銀)、Al(アルミニウム)のような金属からなることができる。
前記第1及び第2ボンディング層112a、112bの上面には、それぞれ第1及び第2バリア層114a、114bが形成されている。ここで、前記第1及び第2バリア層114a、114bは、それぞれ所定幅を持つストリップ状に互いに平行に形成される。前記第1及び第2バリア層114a、114bは、フリップチップ工程時に第1ハンダ116aと第1ボンディング層112aとの間及び第2ハンダ116bと第2ボンディング層112bとの間で第1ハンダ116a及び第2ハンダ116bが相互に拡散することを防止するための層である。ここで、前記第1及び第2バリア層114a、114bは、Pt(白金)、Cr(クロム)及びTi(チタン)からなるグループで選択された少なくとも一つの金属からなることができる。そして、前記第1及び第2バリア層114a、114bの上面にはそれぞれ第1及び第2ハンダ116a、116bが所定幅に形成されている。前記第1及び第2ハンダ116a、116bは、発光素子の電極層(図示せず)と、第1及び第2バリア層114a、114bとを接合させるためのものであり、一般的に溶融性及び熱伝導度の優秀な合金からなることができる。ここで、前記第1及び第2ハンダ116a、116bは、前記第1及び第2バリア層114a、114bと同じ幅に形成されるか、前記第1及び第2バリア層114a、114bより狭い幅に形成できる。
前記第1及び第2ボンディング層112a、112bの上面には、それぞれ前記第1及び第2バリア層114a、114bの両側に沿って第1及び第2遮断層120a、120bが形成されている。前記第1及び第2遮断層120a、120bは、発光素子が本実施形態によるサブマウント上にフリップチップボンディングされる時、第1及び第2ハンダ116a、116bが溶融されて前記第1及び第2ボンディング層112a、112b上に第1及び第2遮断層120a、120bを乗り越えて流れることを防止するための層である。ここで、前記第1及び第2遮断層120a、120bは、前記第1及び第2ボンディング層112a、112bの上面が露出されるように、前記第1及び第2バリア層114a、114bから所定間隔離隔して形成されることが望ましい。これは、フリップチップ工程時に第1及び第2ハンダ116a、116bが溶融されて流れて、第1及び第2ボンディング層112a、112bの露出された上面に取り付けられることによって接合性を向上させるためのものである。一方、前記第1及び第2遮断層120a、120bは、それぞれ前記第1及び第2バリア層114a、114bから離隔して前記第1及び第2バリア層114a、114bを取り囲むように形成されてもよい。
前記第1及び第2遮断層120a、120bは、第1ハンダ116aと第1ボンディング層112aとの間及び第2ハンダ116bと第2ボンディング層112bとの間の接合性を向上させるために溶融された第1及び第2ハンダ116a、116bとの付着性がよくない物質からなることが望ましい。前記第1及び第2遮断層120a、120bは、前記第1及び第2バリア層114a、114bと同じ物質からなることができる。したがって、前記第1及び第2遮断層120a、120bは、Pt(白金)、Cr(クロム)及びTi(チタン)からなるグループで選択された少なくとも一つの金属からなることができる。
前記第1及び第2遮断層120a、120bは、前記第1及び第2バリア層114a、114bより厚く形成されることが望ましい。一方、前記第1及び第2遮断層120a、120bは、前記第1及び第2バリア層114a、114bと同じ厚さに形成されてもよく、この場合、前記第1及び第2遮断層120a、120bは、前記第1及び第2ボンディング層112a、112bの上面に前記第1及び第2バリア層114a、114bと同時に形成できる。
図6は、前記のような発光素子パッケージ用サブマウントで、フリップチップ工程時にハンダが溶融された後の様子を示す図面である。図6を参照すれば、溶融された第1ハンダ116’aは、流れて第1バリア層114aと第1遮断層120aとの間の第1ボンディング層112aの上面に付着されて接合性を向上させ、前記第1遮断層120aは、溶融された第1ハンダ116’aが第1ボンディング層112a上に第1遮断層120aを乗り越えて流れることを防ぐ。そして、溶融された第2ハンダ116’bは流れて第2バリア層114bと第2遮断層120bとの間の第2ボンディング層112bの上面に付着され、第2遮断層120bは、溶融された第2ハンダ116’bが第2ボンディング層112b上に第2遮断層120bを乗り越えて流れることを防ぐ。このように、前記第1及び第2遮断層120a、120bが、溶融された第1及び第2ハンダ116’a、116’bが第1及び第2ボンディング層112a、112bに流れ込むことを防ぐことによって、発光素子パッケージでショートが発生することを防止できる。具体的には、図1に示した従来のサブマウントを採用した場合の発光素子パッケージではショートが30%以上発生したが、本実施形態によるサブマウントを採用した場合の発光素子パッケージでは、ショートが約5%程度のみしか発生しなかった。
図7は、本発明の他の実施形態による発光素子パッケージ用サブマウントの平面図である。そして、図8は、図7のC−C’線の断面図であり、図9は、図7のD−D’線の断面図である。以下では、前述した実施形態と異なる点を中心に説明する。
図7ないし図9を参照すれば、基板210の上面に第1及び第2ボンディング層212a、212bが互いに所定間隔離隔して形成されており、前記第1及び第2ボンディング層212a、212bの上面には、それぞれ第1及び第2バリア層214a、214bが所定幅に形成されている。ここで、前記第1及び第2バリア層214a、214bは、Pt(白金)、Cr(クロム)及びTi(チタン)からなるグループで選択された少なくとも一つの金属からなることができる。そして、前記第1及び第2バリア層214a、214bの上面には、それぞれ第1及び第2ハンダ216a、216bが所定幅に形成されている。ここで、前記第1及び第2ハンダ216a、216bは、前記第1及び第2バリア層214a、214bと同じ幅に形成されるか、前記第1及び第2バリア層214a、214bより狭い幅に形成できる。
前記第1及び第2ボンディング層212a、212bの上面には、それぞれ前記第1及び第2バリア層214a、214bの両側に沿って第1及び第2遮断層220a、220bが形成されている。前記第1及び第2遮断層220a、220bの役割については前述したので、これについての詳細な説明は省略する。前記第1及び第2遮断層220a、220bは、前記第1及び第2ボンディング層212a、212bの上面が露出されるように、前記第1及び第2バリア層214a、214bから所定間隔離隔して形成されることが望ましい。前記第1及び第2遮断層220a、220bは、前記第1及び第2バリア層214a、214bと同じ物質、すなわち、Pt(白金)、Cr(クロム)及びTi(チタン)からなるグループで選択された少なくとも一つの金属からなることができる。前記第1及び第2遮断層220a、220bは、前記第1及び第2バリア層214a、214bより厚く形成されることが望ましい。一方、前記第1及び第2遮断層220a、220bは、前記第1及び第2バリア層214a、214bと同じ厚さに形成されてもよい。
前記第1バリア層214aの端部が位置する前記第1ボンディング層212aには、基板210の上面を露出させる所定形状の溝250が形成されている。一方、前記溝250は、基板210の所定深さまで掘り下げて形成されてもよい。前記溝250は、フリップチップ工程によってリッジ導波路型の発光素子が本実施形態によるサブマウントに接合される時、図10に示すようにリッジの端部側に押し出される溶融された第1ハンダ216’aを保存する役割を行う。そして、このような溝250の形成によって、発光素子の端部側表面に発生する物理的損傷が低減できる。一方、以上では第1バリア層214aの端部が位置する第1ボンディング層212aのみに溝250が形成された場合が説明されたが、本実施形態では、前記第2バリア層214bの端部が位置する第2ボンディング層212bにも前記のような溝が形成されてもよい。
図11は、本発明のさらに他の実施形態による発光素子パッケージ用サブマウントの平面図であり、図12は、図11のE−E’線の断面図である。以下では、前述した実施形態と異なる点を中心に説明する。
図11及び図12を参照すれば、基板310の上面に第1及び第2ボンディング層312a、312bが互いに所定間隔離隔して形成されている。前記第1ボンディング層312aの上面には複数個の第1バリア層314aが形成されており、前記第1バリア層の314aの上面には、それぞれ第1ハンダ316aが形成されている。ここで、前記第1ハンダ316aは、前記第1バリア層314aと同じ大きさに形成されるか、前記第1バリア層314aより小さく形成される。このように、第1バリア層314a及び第1ハンダ316aが複数に形成されれば、フリップチップ工程時にリッジ導波路型発光素子のリッジに接合される第1ハンダ316aの量を適当に調節できる。一方、図面には、前記第1バリア層314aが一列に配置されている場合が図示されているが、本実施形態では、これに限定されずに前記第1バリア層314aが2列以上に配置されてもよく、またその配置形態も多様にすることができる。そして、前記第2ボンディング層312aの上面には、第2バリア層314aが所定幅を持つストリップ状に形成されており、前記第2バリア層314aの上面には、第2ハンダ316aが所定幅に形成されている。ここで、前記第2ハンダ316aは、前記第2バリア層314aと同じ幅に形成されるか、または、前記第2バリア層314aより狭い幅に形成される。一方、本実施形態では、前記第2バリア層314a及び第2ハンダ316aも複数個に形成されてもよい。前記第1及び第2バリア層314a、314bは、Pt(白金)、Cr(クロム)及びTi(チタン)からなるグループで選択された少なくとも一つの金属からなることができ、前記第1及び第2ハンダ316a、316bは、溶融性及び熱伝導度の優秀な合金からなることができる。
前記第1及び第2ボンディング層312a、312bの上面には、それぞれ前記第1及び第2バリア層314a、314bの両側に沿って第1及び第2遮断層320a、320bが形成されている。前記第1及び第2遮断層320a、320bの役割については前述したので、これについての詳細な説明は省略する。前記第1及び第2遮断層320a、320bは、前記第1及び第2バリア層314a、314bから所定間隔離隔して形成されることが望ましい。前記第1及び第2遮断層320a、320bは、前記第1及び第2バリア層314a、314bと同じ物質、すなわち、Pt(白金)、Cr(クロム)及びTi(チタン)からなるグループで選択された少なくとも一つの金属からなることができる。前記第1及び第2遮断層320a、320bは前記第1及び第2バリア層314a、314bより厚く形成されることが望ましい。一方、前記第1及び第2遮断層320a、320bは、前記第1及び第2バリア層314a、314bと同じ厚さに形成されてもよい。
以上で本発明による望ましい実施形態らが説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲により定められねばならない。
本発明は、発光ダイオード(LED)、レーザーダイオード(LD)のような発光素子のパッケージに好適に用いられる。
従来の発光素子パッケージ用サブマウントの平面図である。 図1のA−A’線の断面図である。 従来の発光素子パッケージ用サブマウントで、フリップチップ工程時にハンダが溶融されてハンダブリッジが形成された様子を示す断面図である。 本発明の実施形態による発光素子パッケージ用サブマウントの平面図である。 図4のB−B’線の断面図である。 本発明の実施形態による発光素子パッケージ用サブマウントで、フリップチップ工程時にハンダが溶融された後の様子を示す断面図である。 本発明の他の実施形態による発光素子パッケージ用サブマウントの平面図である。 図7のC−C’線の断面図である。 図7のD−D’線の断面図である。 本発明の他の実施形態による発光素子パッケージ用サブマウントで、フリップチップ工程時にハンダが溶融された後の様子を示す断面図である。 本発明のさらに他の実施形態による発光素子パッケージ用サブマウントの平面図である。 図11のE−E’線の断面図である。
符号の説明
110 基板
112a、112b 第1及び第2ボンディング層
114a、114b 第1及び第2バリア層
116a、116b 第1及び第2ハンダ
120a、120b 第1及び第2遮断層

Claims (12)

  1. 基板と、
    前記基板上に互いに離隔して形成される第1及び第2ボンディング層と、
    前記第1及び第2ボンディング層上にそれぞれ形成される第1及び第2バリア層と、
    前記第1及び第2バリア層上にそれぞれ形成される第1及び第2ハンダと、
    前記第1及び第2バリア層に隣接して位置して、フリップチップ工程時に溶融された前記第1及び第2ハンダの流れを遮断する第1及び第2遮断層と、を備え
    前記第1及び第2遮断層は、前記第1及び第2バリア層と同じ物質からなることを特徴とする発光素子パッケージ用サブマウント。
  2. 前記第1及び第2遮断層は、それぞれ前記第1及び第2ボンディング層上で前記第1及び第2バリア層から所定間隔離隔して設けられることを特徴とする請求項1に記載の発光素子パッケージ用サブマウント。
  3. 前記第1及び第2遮断層は、それぞれ前記第1及び第2バリア層の両側に設けられることを特徴とする請求項2に記載の発光素子パッケージ用サブマウント。
  4. 前記第1及び第2遮断層は、それぞれ前記第1及び第2バリア層を取り囲むように設けられることを特徴とする請求項2に記載の発光素子パッケージ用サブマウント。
  5. 前記第1及び第2遮断層は、前記第1及び第2バリア層より厚く形成されることを特徴とする請求項2に記載の発光素子パッケージ用サブマウント。
  6. 前記第1及び第2遮断層は、前記第1及び第2バリア層と同じ厚さに形成されることを特徴とする請求項2に記載の発光素子パッケージ用サブマウント。
  7. 前記第1及び第2バリア層は、それぞれ所定幅を持つストリップ状に形成されることを特徴とする請求項1に記載の発光素子パッケージ用サブマウント。
  8. 前記第1及び第2バリア層の端部が位置する前記第1及び第2ボンディング層のうち少なくとも一つには、所定形状の溝がさらに形成されることを特徴とする請求項7に記載の発光素子パッケージ用サブマウント。
  9. 前記第1及び第2バリア層のうち少なくとも一つは、複数個に設けられることを特徴とする請求項1に記載の発光素子パッケージ用サブマウント。
  10. 前記第1及び第2遮断層は、白金、クロム及びチタンからなるグループで選択された少なくとも一つからなることを特徴とする請求項1に記載の発光素子パッケージ用サブマウント。
  11. 前記第1及び第2ボンディング層は、金、銀またはアルミニウムからなることを特徴とする請求項に記載の発光素子パッケージ用サブマウント。
  12. 前記基板は、セラミックまたはシリコンからなることを特徴とする請求項1に記載の発光素子パッケージ用サブマウント。
JP2006113754A 2005-05-07 2006-04-17 発光素子パッケージ用サブマウント Expired - Fee Related JP5033347B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0038202 2005-05-07
KR1020050038202A KR101065076B1 (ko) 2005-05-07 2005-05-07 발광소자 패키지용 서브마운트

Publications (2)

Publication Number Publication Date
JP2006313897A JP2006313897A (ja) 2006-11-16
JP5033347B2 true JP5033347B2 (ja) 2012-09-26

Family

ID=37393292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113754A Expired - Fee Related JP5033347B2 (ja) 2005-05-07 2006-04-17 発光素子パッケージ用サブマウント

Country Status (3)

Country Link
US (1) US7276740B2 (ja)
JP (1) JP5033347B2 (ja)
KR (1) KR101065076B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510400B2 (en) * 2007-03-14 2009-03-31 Visteon Global Technologies, Inc. LED interconnect spring clip assembly
US7621752B2 (en) * 2007-07-17 2009-11-24 Visteon Global Technologies, Inc. LED interconnection integrated connector holder package
US7768131B1 (en) * 2009-06-27 2010-08-03 Kinsus Interconnect Technology Corp. Package structure preventing solder overflow on substrate solder pads
JP2013125768A (ja) * 2011-12-13 2013-06-24 Japan Oclaro Inc はんだ接合デバイス及び受信モジュール
WO2014196175A1 (ja) * 2013-06-07 2014-12-11 パナソニックIpマネジメント株式会社 配線基板およびledモジュール
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
DE102014110473A1 (de) * 2014-07-24 2016-01-28 Osram Opto Semiconductors Gmbh Träger für ein elektrisches Bauelement
US9042048B1 (en) 2014-09-30 2015-05-26 Western Digital (Fremont), Llc Laser-ignited reactive HAMR bonding
US9257138B1 (en) 2014-10-28 2016-02-09 Western Digital (Fremont), Llc Slider assembly and method of manufacturing same
CN106542492A (zh) * 2015-09-23 2017-03-29 中芯国际集成电路制造(北京)有限公司 焊盘结构、焊环结构和mems器件的封装方法
CN106586946A (zh) * 2015-10-15 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
US9543736B1 (en) * 2015-11-20 2017-01-10 International Business Machines Corporation Optimized solder pads for solder induced alignment of opto-electronic chips
CN107416758B (zh) * 2016-05-24 2020-03-10 中芯国际集成电路制造(上海)有限公司 一种mems器件及制备方法、电子装置
CN107777655A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
CN114762201A (zh) * 2019-12-04 2022-07-15 三菱电机株式会社 半导体激光元件及其制造方法、半导体激光装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544761Y2 (ja) * 1990-08-27 1997-08-20 安藤電気株式会社 半導体レーザ用ヒートシンク
JP3190718B2 (ja) * 1992-01-14 2001-07-23 株式会社東芝 半導体レーザ用サブマウント
JP3284771B2 (ja) * 1994-08-15 2002-05-20 日本電信電話株式会社 光結合装置の光素子搭載部構造
JP4121591B2 (ja) * 1997-11-07 2008-07-23 シャープ株式会社 半導体レーザ装置の製造方法
JP2000135814A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 光プリンタヘッド
JP4474753B2 (ja) * 2000-08-08 2010-06-09 パナソニック株式会社 半導体発光装置の製造方法
JP2003028360A (ja) * 2001-07-12 2003-01-29 Nichiben Tokushu Kogyo:Kk 管継手
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
JP2003046142A (ja) * 2001-08-01 2003-02-14 Sanyo Electric Co Ltd 発光装置及びそれに用いる支持台
JP3912130B2 (ja) * 2002-02-18 2007-05-09 住友電気工業株式会社 サブマウント
JP3982284B2 (ja) * 2002-03-06 2007-09-26 住友電気工業株式会社 サブマウントおよび半導体装置
KR20030084513A (ko) * 2002-04-27 2003-11-01 엘지이노텍 주식회사 발광 다이오드의 플립칩 공정방법
JP3882712B2 (ja) * 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
US6720664B1 (en) * 2003-04-22 2004-04-13 Tyntek Corporation Submount-holder for flip chip package
EP1627437B1 (en) * 2003-05-26 2016-03-30 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device
JP2005038892A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 SnAgAu 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006313897A (ja) 2006-11-16
KR20060115941A (ko) 2006-11-13
US20060249744A1 (en) 2006-11-09
US7276740B2 (en) 2007-10-02
KR101065076B1 (ko) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5033347B2 (ja) 発光素子パッケージ用サブマウント
JP6265208B2 (ja) リードフレーム及び半導体装置
KR101025844B1 (ko) SnAgAu 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
JP6264230B2 (ja) 半導体装置
JP5082710B2 (ja) 発光装置
JP5962522B2 (ja) 半導体レーザ装置
JP3913090B2 (ja) 発光ダイオードランプ
JPWO2017037996A1 (ja) 部品、基板モジュール、機器、および光学フィルタ
JP2003046142A (ja) 発光装置及びそれに用いる支持台
KR20090091036A (ko) 접합용 구조물 및 이를 이용한 기판 접합 방법
US10546988B2 (en) Light emitting device and solder bond structure
US11515223B2 (en) Package structure, semiconductor device, and formation method for package structure
JP2005005681A (ja) 半導体発光装置およびその製造方法
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP2009188005A (ja) 表面実装型半導体装置
JP7291537B2 (ja) 半導体発光装置
KR102395374B1 (ko) Led 실장용 기판, led
JP2012159310A (ja) 薄膜サーミスタセンサおよびその製造方法
WO2020213133A1 (ja) 半導体装置
JP6508152B2 (ja) 半導体レーザ装置およびその製造方法
JP3627719B2 (ja) 熱電モジュール
JP7417121B2 (ja) 発光装置
US20190296195A1 (en) Substrate for optical device, optical device package, manufacturing method of substrate for optical device, and manufacturing method of optical device package
JP4086016B2 (ja) 熱電モジュール搭載パッケージ
US10008440B2 (en) Carrier for an electrical component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees