JP5025105B2 - リミッター回路 - Google Patents

リミッター回路 Download PDF

Info

Publication number
JP5025105B2
JP5025105B2 JP2005214746A JP2005214746A JP5025105B2 JP 5025105 B2 JP5025105 B2 JP 5025105B2 JP 2005214746 A JP2005214746 A JP 2005214746A JP 2005214746 A JP2005214746 A JP 2005214746A JP 5025105 B2 JP5025105 B2 JP 5025105B2
Authority
JP
Japan
Prior art keywords
frequency
limiter
terminal
limiter circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005214746A
Other languages
English (en)
Other versions
JP2007036476A (ja
Inventor
治夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005214746A priority Critical patent/JP5025105B2/ja
Publication of JP2007036476A publication Critical patent/JP2007036476A/ja
Application granted granted Critical
Publication of JP5025105B2 publication Critical patent/JP5025105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Electronic Switches (AREA)

Description

本発明は、高周波信号などの保護回路に用いられるリミッター回路に関する。
従来、高周波信号のリミッター回路はたとえば図２に示すように、リミッター素子３の一端が接地され、他の一端は高周波入力端子１と高周波出力端子２に接続されている。
この構成において、スレッショルドレベルを超える大きな電力の高周波信号が高周波入力端子１に入力された場合、リミッター素子３の高周波インピーダンスが短絡となりリミッター素子３で大部分の高周波信号が反射され、高周波出力端子２において高周波信号の電力を低減して高周波出力端子２以降の低雑音増幅器などの許容入力電力の小さな回路のデバイスを保護する。
しかし、上記のような構成のリミッター回路ではリミッター素子３のスレッショルドレベルを超える大きな電力の高周波信号が投入された場合、所望の周波数の１／２の周波数成分が発生し、この周波数成分が高周波入力端子１を通って機器の入力部に戻り、機器のスプリアス特性を悪化させるという問題があった。
本発明は、上記のような従来のリミッター回路では、リミッター素子により１／２周波数成分が入力端子に反射してこの端子に接続された機器に悪影響を与えるという問題点に鑑みてなされたもので、このような反射波を低減できるリミッター回路を提供することを目的とする。
本発明の請求項１によれば、高周波信号を入力する高周波入力端子にその一端を接続され、他端は高周波出力端子に接続され、前記高周波信号の所定周波数で１／２波長の長さの伝送線路と、前記高周波入力端子にその一端を接続され、他端は開放された、前記所定周波数で１／２波長の長さを有する開放線路と、前記伝送線路の前記他端にアノード端子を接続されカソード端子は接地されたリミッター素子と、を有することを特徴とするリミッター回路を提供する。
本発明によれば、リミッター素子により反射される高周波成分を十分低減できるリミッター回路を得ることができる効果がある。
以下、本発明の実施形態について図面を用いて説明する。
図１に本発明の一実施形態によるリミッター回路の構成例を示す。即ち、このリミッター回路は、高周波信号の入り口となる高周波入力端子１と、出口となる高周波出力端子２と、高周波入力端子１より入力された大きな電力の高周波信号を低減するリミッター素子３（例えば、PINダイオード）と、所定の周波数で１／２波長の長さのλ／２開放線路４と、所定の周波数で１／２波長の長さのλ／２伝送線路５とから構成される。
高周波入力端子１には、λ／２開放線路４の一端及びλ／２伝送線路５の一端が接続されている。λ／２開放線路４の他端は開放されており、λ／２伝送線路５の他端はリミッター素子３のアノード端子及び出力端子２に接続されている。リミッター素子３のカソード端子は接地される。
次に、本発明のこの実施形態の動作を説明する。リミッター素子３のスレッショルドレベルを超える大きな電力の高周波信号が高周波入力端子１に入力された場合、リミッター素子３の高周波インピーダンスが短絡状態となり、リミッター素子３において大部分の高周波信号は反射されることになり、高周波出力端子２に出力される高周波電力は低減する。
高周波出力端子２には低雑音増幅器など、許容入力電力が小さいデバイスが接続されることが多いが、上記のように高周波出力端子２に出力される電力を低減されることによって、高周波出力端子２に接続される回路を保護することになる。
このとき、所定の周波数に対しては、A点とB点のインピーダンスはともに短絡となり、λ／２開放線路４の接続端であるＣ点のインピーダンスは、開放となり通常のリミッター回路として動作する。
ところで、上述のλ／２伝送線路５やλ／２開放線路４がない従来の場合には、リミッター素子によって高周波、特に所定の周波数の１／２の周波数の波が反射し高周波入力端子に悪影響を与えることが多かった。
然るに本実施形態においては、上述のようにλ／２伝送線路５やλ／２開放線路４が設けられている。したがって、所定の周波数の１／２の周波数に対して電気的には、Ａ点は短絡、Ｂ点は開放、Ｃ点は短絡となる。リミッター素子３において所望の周波数の１／２の周波数成分が生じ、入力側に反射する場合、これらインピーダンスの関係から高周波入力端子１に対して、この１／２の周波数成分を低減することができることになる。
このように、従来のリミッター回路に、所定の周波数で１／２波長となるλ／２開放線路４と、この周波数で１／２波長となるλ／２伝送線路５を付加することにより、高周波入力端子１において所望の周波数の１／２の周波数成分を低減し、高周波入力端子１に接続される機器のスプリアス特性の悪化を防ぐ効果が得られる。
本発明の一実施形態によるリミッター回路の構成例を示す図。 従来のリミッター回路の構成例を示す図。
符号の説明
１・・・高周波入力端子、
２・・・高周波出力端子、
３・・・リミッター素子、
４・・・λ／２開放線路、
５・・・λ／２伝送線路。

Claims (1)

  1. 高周波信号を入力する高周波入力端子にその一端を接続され、他端は高周波出力端子に接続され、前記高周波信号の所定周波数で１／２波長の長さの伝送線路と、
    前記高周波入力端子にその一端を接続され、他端は開放された、前記所定周波数で１／２波長の長さを有する開放線路と、
    前記伝送線路の前記他端にアノード端子を接続されカソード端子は接地されたリミッター素子と、
    を有することを特徴とするリミッター回路。
JP2005214746A 2005-07-25 2005-07-25 リミッター回路 Expired - Fee Related JP5025105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005214746A JP5025105B2 (ja) 2005-07-25 2005-07-25 リミッター回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005214746A JP5025105B2 (ja) 2005-07-25 2005-07-25 リミッター回路

Publications (2)

Publication Number Publication Date
JP2007036476A JP2007036476A (ja) 2007-02-08
JP5025105B2 true JP5025105B2 (ja) 2012-09-12

Family

ID=37795214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005214746A Expired - Fee Related JP5025105B2 (ja) 2005-07-25 2005-07-25 リミッター回路

Country Status (1)

Country Link
JP (1) JP5025105B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101836357A (zh) * 2007-11-21 2010-09-15 富士通株式会社 功率放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998837B2 (ja) * 1997-07-10 2000-01-17 日本電気株式会社 マイクロ波周波数逓倍増幅器
JPH1174745A (ja) * 1997-08-28 1999-03-16 Nec Corp マイクロ波信号送受信回路
JP2001024440A (ja) * 1999-07-02 2001-01-26 Sony Corp 周波数逓倍器
JP3929254B2 (ja) * 2001-04-09 2007-06-13 シャープ株式会社 高周波回路及びそれを用いた通信装置
JP4363922B2 (ja) * 2003-07-30 2009-11-11 株式会社東芝 リミッタ回路

Also Published As

Publication number Publication date
JP2007036476A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
JP2004173243A (ja) フロントエンドモジュール及び通信端末
JP2019208202A (ja) Ｒｆ用マイクロプラズマリミッタ、及びマイクロ波回路保護
JP2009027617A (ja) 方向性結合器及びこれを用いた高周波回路
JP2008022232A (ja) リミッタ回路
JP5025105B2 (ja) リミッター回路
EP0942528B1 (en) Harmonic suppression circuit
JP5203775B2 (ja) ２倍高調波抑圧回路
JP6829232B2 (ja) リミッタ回路
JP4643666B2 (ja) ２次高調波抑圧フィルタ
JP2009253518A (ja) 広帯域増幅モジュール
JP2007318264A (ja) リミッタ回路
JP5921823B2 (ja) 高調波抑圧回路
JP2005217753A (ja) 増幅器
JP2008005128A (ja) マイクロ波増幅器
JP2021150663A (ja) 高調波抑圧回路およびマイクロ波送信システム
JP2008244763A (ja) マイクロ波増幅器
US7391268B2 (en) Power amplifying device comprising a stabilizing circuit
JP2018142827A (ja) 半導体装置および電子機器
JP5100578B2 (ja) 高周波共振器及び高周波フィルタ
JPH06216670A (ja) 高出力増幅器
JP2004080826A (ja) マイクロ波増幅器
JPH0155773B2 (ja)
JP4962308B2 (ja) 高周波電力送信装置
EP2211459A1 (en) Amplifier circuit with a first and a second output line
JP2008187633A (ja) マイクロ波装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees