JP2001024440A - 周波数逓倍器 - Google Patents
周波数逓倍器Info
- Publication number
- JP2001024440A JP2001024440A JP11188770A JP18877099A JP2001024440A JP 2001024440 A JP2001024440 A JP 2001024440A JP 11188770 A JP11188770 A JP 11188770A JP 18877099 A JP18877099 A JP 18877099A JP 2001024440 A JP2001024440 A JP 2001024440A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- input
- parallel resonance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 小型で逓倍効率がよく、周波数調整が容易
で、広帯域にわたる周波数逓倍を行え、製造上の歩留り
を向上できる周波数逓倍器を提供する。 【解決手段】 半導体素子（ＦＥＴ）１０３の出力と逓
倍出力端子１０６との間に、入力周波数信号の周波数に
共振する並列共振回路１０４を直列に挿入する。この並
列共振回路１０４は、逓倍入力端子１０１に入力される
基本周波数信号の周波数にて並列共振するような共振定
数を有する。したがって、半導体素子１０３の出力端子
は、基本周波数信号の周波数で高インピーダンス状態と
なり、逓倍出力に基本周波数成分が漏れることを防ぐよ
うに作用する。また、この高インピーダンスにより、入
力周波数成分を反射させ、半導体素子１０３に加わる基
本波成分の電圧を高くさせるため、逓倍効率を向上させ
るように作用する。
で、広帯域にわたる周波数逓倍を行え、製造上の歩留り
を向上できる周波数逓倍器を提供する。 【解決手段】 半導体素子（ＦＥＴ）１０３の出力と逓
倍出力端子１０６との間に、入力周波数信号の周波数に
共振する並列共振回路１０４を直列に挿入する。この並
列共振回路１０４は、逓倍入力端子１０１に入力される
基本周波数信号の周波数にて並列共振するような共振定
数を有する。したがって、半導体素子１０３の出力端子
は、基本周波数信号の周波数で高インピーダンス状態と
なり、逓倍出力に基本周波数成分が漏れることを防ぐよ
うに作用する。また、この高インピーダンスにより、入
力周波数成分を反射させ、半導体素子１０３に加わる基
本波成分の電圧を高くさせるため、逓倍効率を向上させ
るように作用する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子により
入力周波数信号を歪ませて高調波成分を取り出す周波数
逓倍器に関する。
入力周波数信号を歪ませて高調波成分を取り出す周波数
逓倍器に関する。
【０００２】
【従来の技術】従来より、高周波信号の周波数逓倍器
は、無線送受信回路のローカル信号を生成するために用
いられることが多く、そのためには、所望の逓倍出力周
波数以外の周波数成分を極力小さく抑えなければならな
いという要求がある。一般に周波数逓倍器は、入力され
た基本周波数信号を半導体素子の非線形性により歪ませ
て高次の高調波成分を発生させ、出力回路に構成された
バンドパスフィルタやノッチフィルタによって所望の次
数の高調波信号のみを取り出すものである。したがっ
て、その原理上、基本波成分や不要な高調波成分が出力
に含まれやすく、特に基本波成分は、通常もっとも大き
なエネルギ成分として半導体素子の出力に現れるため、
これを減衰させることが重要な課題となっていた。
は、無線送受信回路のローカル信号を生成するために用
いられることが多く、そのためには、所望の逓倍出力周
波数以外の周波数成分を極力小さく抑えなければならな
いという要求がある。一般に周波数逓倍器は、入力され
た基本周波数信号を半導体素子の非線形性により歪ませ
て高次の高調波成分を発生させ、出力回路に構成された
バンドパスフィルタやノッチフィルタによって所望の次
数の高調波信号のみを取り出すものである。したがっ
て、その原理上、基本波成分や不要な高調波成分が出力
に含まれやすく、特に基本波成分は、通常もっとも大き
なエネルギ成分として半導体素子の出力に現れるため、
これを減衰させることが重要な課題となっていた。
【０００３】図４は、このような基本波成分を減衰させ
る手段を設けた従来の周波数逓倍器の構成例を示すブロ
ック図である。この周波数逓倍器は、逓倍入力端子１か
ら入力された基本周波数信号を入力整合回路２を通して
半導体素子（ＦＥＴ）３に入力し、この半導体素子３か
ら出力される高調波信号をマイクロストリップライン３
１及びλ／４オープンスタブ３２を通して出力整合回路
５に入力し、逓倍出力端子６より逓倍出力を得るように
したものである。すなわち、この周波数逓倍器では、出
力回路にλ／４のオープンスタブ３２を設け、このオー
プンスタブ３２によって基本波成分を反射させることに
より、逓倍出力端子６に基本波成分が漏れないようにし
たものである。
る手段を設けた従来の周波数逓倍器の構成例を示すブロ
ック図である。この周波数逓倍器は、逓倍入力端子１か
ら入力された基本周波数信号を入力整合回路２を通して
半導体素子（ＦＥＴ）３に入力し、この半導体素子３か
ら出力される高調波信号をマイクロストリップライン３
１及びλ／４オープンスタブ３２を通して出力整合回路
５に入力し、逓倍出力端子６より逓倍出力を得るように
したものである。すなわち、この周波数逓倍器では、出
力回路にλ／４のオープンスタブ３２を設け、このオー
プンスタブ３２によって基本波成分を反射させることに
より、逓倍出力端子６に基本波成分が漏れないようにし
たものである。
【０００４】また、λ／４オープンスタブ３２では、入
力信号の周波数でインピーダンスを極めて小さくする働
きをするため、これを半導体素子３の直後に配置する
と、基本波成分の信号振幅を低下させて逓倍効率が悪く
なってしまう。そこで通常は、半導体素子３とλ／４オ
ープンスタブ３２との間に約λ／４の位相調節用のマイ
クロストリップライン３１等を挿入し、半導体素子３の
出力端子において、入力周波数信号の周波数に対するイ
ンピーダンスを高くするといった工夫がなされていた。
力信号の周波数でインピーダンスを極めて小さくする働
きをするため、これを半導体素子３の直後に配置する
と、基本波成分の信号振幅を低下させて逓倍効率が悪く
なってしまう。そこで通常は、半導体素子３とλ／４オ
ープンスタブ３２との間に約λ／４の位相調節用のマイ
クロストリップライン３１等を挿入し、半導体素子３の
出力端子において、入力周波数信号の周波数に対するイ
ンピーダンスを高くするといった工夫がなされていた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、上述のようなλ／４オープンスタブ３２や
マイクロストリップライン３１等の分布定数線路を用い
ることから、以下のような問題点があった。 （１）λ／４オープンスタブやマイクロストリップライ
ン等は、物理的なサイズが大きく、機器の小型化や低廉
化のために不都合であった。 （２）上述のような分布定数線路により、使用できる周
波数帯域が制限されてしまう。 （３）上述のような分布定数線路では、作成後の周波数
の調整が困難であり、例えばＩＣのウェーハ上に形成す
る場合等には、調整がほぼ不可能であるために製造上の
ばらつき等によって歩留りが悪化する。
来技術では、上述のようなλ／４オープンスタブ３２や
マイクロストリップライン３１等の分布定数線路を用い
ることから、以下のような問題点があった。 （１）λ／４オープンスタブやマイクロストリップライ
ン等は、物理的なサイズが大きく、機器の小型化や低廉
化のために不都合であった。 （２）上述のような分布定数線路により、使用できる周
波数帯域が制限されてしまう。 （３）上述のような分布定数線路では、作成後の周波数
の調整が困難であり、例えばＩＣのウェーハ上に形成す
る場合等には、調整がほぼ不可能であるために製造上の
ばらつき等によって歩留りが悪化する。
【０００６】そこで本発明の目的は、小型で逓倍効率が
よく、容易に周波数の調整を行うことができ、広帯域に
わたる周波数逓倍の要求に応じることが可能であり、製
造上の歩留りを向上させた周波数逓倍器を提供すること
にある。
よく、容易に周波数の調整を行うことができ、広帯域に
わたる周波数逓倍の要求に応じることが可能であり、製
造上の歩留りを向上させた周波数逓倍器を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明は前記目的を達成
するため、入力周波数信号を歪ませて高調波成分を生成
する半導体素子と、前記半導体素子による出力から所望
の高調波信号を取り出して出力する出力回路とを有する
周波数逓倍器において、前記半導体素子と前記出力回路
との間に、前記入力周波数信号に対応する共振周波数を
有する並列共振回路を直列に挿入したことを特徴とす
る。
するため、入力周波数信号を歪ませて高調波成分を生成
する半導体素子と、前記半導体素子による出力から所望
の高調波信号を取り出して出力する出力回路とを有する
周波数逓倍器において、前記半導体素子と前記出力回路
との間に、前記入力周波数信号に対応する共振周波数を
有する並列共振回路を直列に挿入したことを特徴とす
る。
【０００８】本発明の周波数逓倍器では、半導体素子と
出力回路との間に、入力周波数信号に対応する共振周波
数を有する並列共振回路を直列に挿入したことから、こ
の並列共振回路により、半導体素子の出力端子が入力周
波数信号の周波数で高インピーダンス状態となり、逓倍
出力に入力周波数信号の周波数成分が漏れることを防ぐ
ことができる。また、このような高インピーダンスによ
り、入力周波数成分を反射させ、半導体素子に加わる基
本波成分の電圧を高くさせるため、逓倍効率を向上させ
ることができる。
出力回路との間に、入力周波数信号に対応する共振周波
数を有する並列共振回路を直列に挿入したことから、こ
の並列共振回路により、半導体素子の出力端子が入力周
波数信号の周波数で高インピーダンス状態となり、逓倍
出力に入力周波数信号の周波数成分が漏れることを防ぐ
ことができる。また、このような高インピーダンスによ
り、入力周波数成分を反射させ、半導体素子に加わる基
本波成分の電圧を高くさせるため、逓倍効率を向上させ
ることができる。
【０００９】したがって、このような並列共振回路を設
けたことにより、従来必要であったマイクロストリップ
ラインやλ／４オープンスタブが不要となり、回路の小
型化を図ることが可能となる。このため、本発明の周波
数逓倍器を、例えばＩＣ上に形成した場合は、従来のも
のに比べて大幅にチップサイズを小さくすることが可能
となり、また、コストダウンにも寄与することができ
る。また、並列共振回路に共振周波数を変化させる構成
を採用することも容易であるため、入力周波数に合わせ
て最適な共振周波数に調整でき、逓倍できる周波数範囲
を広げることができ、さらに製造のばらつき等による偏
差を簡単に調整することができるようになり、例えばＩ
Ｃに応用すれば、製造の歩留りを向上することができ
る。
けたことにより、従来必要であったマイクロストリップ
ラインやλ／４オープンスタブが不要となり、回路の小
型化を図ることが可能となる。このため、本発明の周波
数逓倍器を、例えばＩＣ上に形成した場合は、従来のも
のに比べて大幅にチップサイズを小さくすることが可能
となり、また、コストダウンにも寄与することができ
る。また、並列共振回路に共振周波数を変化させる構成
を採用することも容易であるため、入力周波数に合わせ
て最適な共振周波数に調整でき、逓倍できる周波数範囲
を広げることができ、さらに製造のばらつき等による偏
差を簡単に調整することができるようになり、例えばＩ
Ｃに応用すれば、製造の歩留りを向上することができ
る。
【００１０】
【発明の実施の形態】以下、本発明による周波数逓倍器
の実施の形態について説明する。図１は、本発明の第１
の実施の形態による周波数逓倍器の構成を示すブロック
図である。本実施の形態による周波数逓倍器は、半導体
素子１０３の出力と逓倍出力端子１０６との間に、入力
周波数信号の周波数に共振する並列共振回路１０４を直
列に挿入したものである。この並列共振回路１０４は、
逓倍入力端子１０１に入力される基本周波数信号の周波
数にて並列共振するような共振定数を有するものであ
る。したがって、半導体素子１０３の出力端子は、基本
周波数信号の周波数で高インピーダンス状態となり、逓
倍出力に基本周波数成分が漏れることを防ぐように作用
する。また、この高インピーダンスにより、入力周波数
成分を反射させ、半導体素子１０３に加わる基本波成分
の電圧を高くさせるため、逓倍効率を向上させるように
作用する。
の実施の形態について説明する。図１は、本発明の第１
の実施の形態による周波数逓倍器の構成を示すブロック
図である。本実施の形態による周波数逓倍器は、半導体
素子１０３の出力と逓倍出力端子１０６との間に、入力
周波数信号の周波数に共振する並列共振回路１０４を直
列に挿入したものである。この並列共振回路１０４は、
逓倍入力端子１０１に入力される基本周波数信号の周波
数にて並列共振するような共振定数を有するものであ
る。したがって、半導体素子１０３の出力端子は、基本
周波数信号の周波数で高インピーダンス状態となり、逓
倍出力に基本周波数成分が漏れることを防ぐように作用
する。また、この高インピーダンスにより、入力周波数
成分を反射させ、半導体素子１０３に加わる基本波成分
の電圧を高くさせるため、逓倍効率を向上させるように
作用する。
【００１１】次に、図１に示す構成について具体的に説
明する。図１に示す周波数逓倍器は、半導体素子１０３
として電界効果型トランジスタ（ＦＥＴ）を用いたもの
である。なお、図１では、ＦＥＴ１０３の電源及びバイ
アス回路は省略している。また、並列共振回路１０４
は、インダクタ素子としてコイル１１２を用い、キャパ
シタ素子として固定容量のコンデンサ１１１を用いたも
のである。この周波数逓倍器は、逓倍入力端子１０１か
ら入力された基本周波数信号は、入力整合回路１０２を
通してインピーダンス整合され、ＦＥＴ１０３のゲート
端子に入力される。このＦＥＴ１０３のドレイン端子は
並列共振回路１０４に接続され、このＦＥＴ１０３のソ
ース端子は接地されている。並列共振回路１０４は、Ｆ
ＥＴ１０３のドレイン出力によって動作し、この並列共
振回路１０４の出力は、出力整合回路１０５に入力され
てインピーダンス整合され、この整合出力により逓倍出
力端子１０６から逓倍出力が得られる。
明する。図１に示す周波数逓倍器は、半導体素子１０３
として電界効果型トランジスタ（ＦＥＴ）を用いたもの
である。なお、図１では、ＦＥＴ１０３の電源及びバイ
アス回路は省略している。また、並列共振回路１０４
は、インダクタ素子としてコイル１１２を用い、キャパ
シタ素子として固定容量のコンデンサ１１１を用いたも
のである。この周波数逓倍器は、逓倍入力端子１０１か
ら入力された基本周波数信号は、入力整合回路１０２を
通してインピーダンス整合され、ＦＥＴ１０３のゲート
端子に入力される。このＦＥＴ１０３のドレイン端子は
並列共振回路１０４に接続され、このＦＥＴ１０３のソ
ース端子は接地されている。並列共振回路１０４は、Ｆ
ＥＴ１０３のドレイン出力によって動作し、この並列共
振回路１０４の出力は、出力整合回路１０５に入力され
てインピーダンス整合され、この整合出力により逓倍出
力端子１０６から逓倍出力が得られる。
【００１２】本例の周波数逓倍器では、ＦＥＴ１０３の
ドレイン端子と出力整合回路１０５（逓倍出力端子１０
６）との間に並列共振回路１０４を直列に挿入すること
により、基本波成分が逓倍器の出力に漏れることを防
ぎ、かつ、基本波成分は高インピーダンス状態でＦＥＴ
１０３のドレイン端子に反射されるため、上述した従来
例で必要であった位相調節用のマイクロストリップライ
ンを必要とせずに、逓倍効率を高めることができる。す
なわち、本形態の並列共振回路１０４は、図４の従来例
で示したマイクロストリップライン３１及びλ／４オー
プンスタブ３２の機能を同時に兼ね備えているものであ
る。
ドレイン端子と出力整合回路１０５（逓倍出力端子１０
６）との間に並列共振回路１０４を直列に挿入すること
により、基本波成分が逓倍器の出力に漏れることを防
ぎ、かつ、基本波成分は高インピーダンス状態でＦＥＴ
１０３のドレイン端子に反射されるため、上述した従来
例で必要であった位相調節用のマイクロストリップライ
ンを必要とせずに、逓倍効率を高めることができる。す
なわち、本形態の並列共振回路１０４は、図４の従来例
で示したマイクロストリップライン３１及びλ／４オー
プンスタブ３２の機能を同時に兼ね備えているものであ
る。
【００１３】したがって、本形態の周波数逓倍器では、
ＦＥＴ１０３と逓倍出力端子１０６の間に入力信号周波
数に共振する並列共振回路を直列に挿入することによ
り、従来必要であったマイクロストリップラインやλ／
４オープンスタブが不要となり、回路の小型化を図るこ
とが可能となる。したがって、この周波数逓倍器を、例
えばＩＣ上に形成した場合は、従来のものに比べて大幅
にチップサイズを小さくすることが可能となり、また、
コストダウンにも寄与することができる。
ＦＥＴ１０３と逓倍出力端子１０６の間に入力信号周波
数に共振する並列共振回路を直列に挿入することによ
り、従来必要であったマイクロストリップラインやλ／
４オープンスタブが不要となり、回路の小型化を図るこ
とが可能となる。したがって、この周波数逓倍器を、例
えばＩＣ上に形成した場合は、従来のものに比べて大幅
にチップサイズを小さくすることが可能となり、また、
コストダウンにも寄与することができる。
【００１４】なお、本形態において、並列共振回路１０
４は、インダクタ素子（コイル１１２）とキャパシタ素
子（コンデンサ１１１）より構成されているが、インダ
クタ素子に含まれる等価的な並列容量によって共振する
周波数（自己共振周波数）が入力周波数となるような定
数を選ぶことにより、図１におけるキャパシタ素子（コ
ンデンサ１１１）を省略することもできる。このように
インダクタ素子の自己共振周波数を利用することによ
り、並列共振のためのキャパシタ素子が不要となり、さ
らなる小型化が達成できる。
４は、インダクタ素子（コイル１１２）とキャパシタ素
子（コンデンサ１１１）より構成されているが、インダ
クタ素子に含まれる等価的な並列容量によって共振する
周波数（自己共振周波数）が入力周波数となるような定
数を選ぶことにより、図１におけるキャパシタ素子（コ
ンデンサ１１１）を省略することもできる。このように
インダクタ素子の自己共振周波数を利用することによ
り、並列共振のためのキャパシタ素子が不要となり、さ
らなる小型化が達成できる。
【００１５】図２は、本発明の第２の実施の形態による
周波数逓倍器の構成を示すブロック図である。なお、図
２において、図１と共通の構成については同一符号を付
して説明する。本実施の形態による周波数逓倍器は、並
列共振回路１０４として図１のコンデンサ１１１に代え
て、可変容量ダイオード１２２を設けたものである。ま
た、図２において、ＦＥＴ１０３のドレイン端子と可変
容量ダイオード１２２のカソード端子には、チョークコ
イル１２１を通して電源電圧が供給されている。
周波数逓倍器の構成を示すブロック図である。なお、図
２において、図１と共通の構成については同一符号を付
して説明する。本実施の形態による周波数逓倍器は、並
列共振回路１０４として図１のコンデンサ１１１に代え
て、可変容量ダイオード１２２を設けたものである。ま
た、図２において、ＦＥＴ１０３のドレイン端子と可変
容量ダイオード１２２のカソード端子には、チョークコ
イル１２１を通して電源電圧が供給されている。
【００１６】また、可変容量ダイオード１２２のアノー
ド端子には、チョークコイル１２５を通してコントロー
ル電圧が供給されている。すなわち、本形態では、可変
容量ダイオード１２２に対する電源電圧とコントロール
電圧を制御することにより、可変容量ダイオード１２２
に加える直流バイアス電圧を制御するものである。さら
に、並列共振回路１０４には、コイル１２３と直列にバ
イパスコンデンサ１２４が挿入されている。これは、可
変容量ダイオード１２２にバイアス電圧を与えるため、
インダクタ１２３に流れる直流電流を阻止するものであ
る。
ド端子には、チョークコイル１２５を通してコントロー
ル電圧が供給されている。すなわち、本形態では、可変
容量ダイオード１２２に対する電源電圧とコントロール
電圧を制御することにより、可変容量ダイオード１２２
に加える直流バイアス電圧を制御するものである。さら
に、並列共振回路１０４には、コイル１２３と直列にバ
イパスコンデンサ１２４が挿入されている。これは、可
変容量ダイオード１２２にバイアス電圧を与えるため、
インダクタ１２３に流れる直流電流を阻止するものであ
る。
【００１７】本形態において、可変容量ダイオード１２
２に加える直流バイアス電圧を制御することにより、共
振周波数を変化させることができる。したがって、入力
周波数が広い範囲で変化する場合でも、バイアス電圧を
調節して入力周波数に合わせた最適な並列共振特性が得
られるようにすることができる。このように本形態の周
波数逓倍器では、入力周波数に合わせて最適な共振周波
数に調整でき、逓倍できる周波数範囲が広がる。また、
さらに製造のばらつき等による偏差を簡単に調整するこ
とができるようになり、例えばＩＣに応用すれば、製造
の歩留りを向上することができる。
２に加える直流バイアス電圧を制御することにより、共
振周波数を変化させることができる。したがって、入力
周波数が広い範囲で変化する場合でも、バイアス電圧を
調節して入力周波数に合わせた最適な並列共振特性が得
られるようにすることができる。このように本形態の周
波数逓倍器では、入力周波数に合わせて最適な共振周波
数に調整でき、逓倍できる周波数範囲が広がる。また、
さらに製造のばらつき等による偏差を簡単に調整するこ
とができるようになり、例えばＩＣに応用すれば、製造
の歩留りを向上することができる。
【００１８】図３は、本発明の第３の実施の形態による
周波数逓倍器の構成を示すブロック図である。なお、本
実施の形態は、図２の構成に対して並列共振回路１０４
だけを変形したものであるので、図２と共通の構成につ
いては同一符号を付して説明は省略する。本実施の形態
による周波数逓倍器は、並列共振回路１０４として図１
のコンデンサ１１１に変えて、可変容量ダイオード１２
２と固定容量のコンデンサ１２６を並列接続したもので
ある。このような構成では、図２の構成と比較して、周
波数の可変範囲は若干狭くなるが、共振鋭度Ｑが比較的
低い可変容量ダイオードによる性能の劣化を最小限に抑
えることができる。
周波数逓倍器の構成を示すブロック図である。なお、本
実施の形態は、図２の構成に対して並列共振回路１０４
だけを変形したものであるので、図２と共通の構成につ
いては同一符号を付して説明は省略する。本実施の形態
による周波数逓倍器は、並列共振回路１０４として図１
のコンデンサ１１１に変えて、可変容量ダイオード１２
２と固定容量のコンデンサ１２６を並列接続したもので
ある。このような構成では、図２の構成と比較して、周
波数の可変範囲は若干狭くなるが、共振鋭度Ｑが比較的
低い可変容量ダイオードによる性能の劣化を最小限に抑
えることができる。
【００１９】なお、以上の各形態では、半導体素子とし
てＦＥＴを用いているが、この代わりにバイポーラ型ト
ランジスタやダイオード等を用いることも可能である。
てＦＥＴを用いているが、この代わりにバイポーラ型ト
ランジスタやダイオード等を用いることも可能である。
【００２０】
【発明の効果】以上説明したように本発明の周波数逓倍
器では、入力周波数信号を半導体素子によって歪ませて
高調波成分を取り出す周波数逓倍器において、半導体素
子と出力回路との間に、入力周波数信号に対応する共振
周波数を有する並列共振回路を直列に挿入したことによ
り、この並列共振回路によって半導体素子の出力端子が
入力周波数信号の周波数で高インピーダンス状態とな
り、逓倍出力に入力周波数信号の周波数成分が漏れるこ
とを防ぐことができるとともに、この高インピーダンス
により、入力周波数成分を反射させ、半導体素子に加わ
る基本波成分の電圧を高くさせるため、逓倍効率を向上
させることができる。
器では、入力周波数信号を半導体素子によって歪ませて
高調波成分を取り出す周波数逓倍器において、半導体素
子と出力回路との間に、入力周波数信号に対応する共振
周波数を有する並列共振回路を直列に挿入したことによ
り、この並列共振回路によって半導体素子の出力端子が
入力周波数信号の周波数で高インピーダンス状態とな
り、逓倍出力に入力周波数信号の周波数成分が漏れるこ
とを防ぐことができるとともに、この高インピーダンス
により、入力周波数成分を反射させ、半導体素子に加わ
る基本波成分の電圧を高くさせるため、逓倍効率を向上
させることができる。
【００２１】したがって、このような並列共振回路を設
けたことにより、従来必要であったマイクロストリップ
ラインやλ／４オープンスタブが不要となり、回路の小
型化や低廉化を図ることが可能となる。また、並列共振
回路に共振周波数を変化させる構成を採用することも容
易であるため、入力周波数に合わせて最適な共振周波数
に調整でき、逓倍できる周波数範囲を広げることがで
き、さらに製造のばらつき等による偏差を簡単に調整す
ることができ、歩留りを向上することができる。
けたことにより、従来必要であったマイクロストリップ
ラインやλ／４オープンスタブが不要となり、回路の小
型化や低廉化を図ることが可能となる。また、並列共振
回路に共振周波数を変化させる構成を採用することも容
易であるため、入力周波数に合わせて最適な共振周波数
に調整でき、逓倍できる周波数範囲を広げることがで
き、さらに製造のばらつき等による偏差を簡単に調整す
ることができ、歩留りを向上することができる。
【図１】本発明の第１の実施の形態による周波数逓倍器
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第２の実施の形態による周波数逓倍器
を示すブロック図である。
を示すブロック図である。
【図３】本発明の第３の実施の形態による周波数逓倍器
を示すブロック図である。
を示すブロック図である。
【図４】従来例による周波数逓倍器を示すブロック図で
ある。
ある。
１０１……逓倍入力端子、１０２……入力整合回路、１
０３……半導体素子（ＦＥＴ）、１０４……並列共振回
路、１０５……出力整合回路、１０６……逓倍出力端
子、１１１……固定容量コンデンサ（キャパシタ素
子）、１１２、１２３……コイル（インダクタ素子）、
１２１、１２５……チョークコイル、１２２……可変容
量ダイオード（キャパシタ素子）、１２４……バイパス
コンデンサ、１２６……固定容量コンデンサ。
０３……半導体素子（ＦＥＴ）、１０４……並列共振回
路、１０５……出力整合回路、１０６……逓倍出力端
子、１１１……固定容量コンデンサ（キャパシタ素
子）、１１２、１２３……コイル（インダクタ素子）、
１２１、１２５……チョークコイル、１２２……可変容
量ダイオード（キャパシタ素子）、１２４……バイパス
コンデンサ、１２６……固定容量コンデンサ。
Claims (9)
- 【請求項１】 入力周波数信号を歪ませて高調波成分を
生成する半導体素子と、前記半導体素子による出力から
所望の高調波信号を取り出して出力する出力回路とを有
する周波数逓倍器において、 前記半導体素子と前記出力回路との間に、前記入力周波
数信号に対応する共振周波数を有する並列共振回路を直
列に挿入した、 ことを特徴とする周波数逓倍器。 - 【請求項２】 前記半導体素子は、電界効果型トランジ
スタ、またはバイポーラ型トランジスタ、またはダイオ
ードであることを特徴とする請求項１記載の周波数逓倍
器。 - 【請求項３】 前記並列共振回路は、共振周波数を可変
調整する手段を有することを特徴とする請求項１記載の
周波数逓倍器。 - 【請求項４】 前記並列共振回路は、インダクタ素子と
してのコイルと、キャパシタ素子としてのコンデンサと
の並列回路であることを特徴とする請求項１記載の周波
数逓倍器。 - 【請求項５】 前記並列共振回路は、インダクタ素子の
自己共振周波数を利用した回路であることを特徴とする
請求項１記載の周波数逓倍器。 - 【請求項６】 前記並列共振回路は、前記インダクタ素
子の自己共振周波数を選択して、前記インダクタ素子に
含まれる等価的な並列容量を用いることにより、キャパ
シタ素子を省略した回路であることを特徴とする請求項
５記載の周波数逓倍器。 - 【請求項７】 前記並列共振回路のキャパシタ素子は、
可変容量ダイオードによって構成されていることを特徴
とする請求項１記載の周波数逓倍器。 - 【請求項８】 前記並列共振回路のキャパシタ素子は、
可変容量ダイオードと固定容量のコンデンサの並列回路
によって構成されていることを特徴とする請求項１記載
の周波数逓倍器。 - 【請求項９】 入力端子から入力した周波数信号をイン
ピーダンス整合して前記半導体素子に供給する入力整合
回路と、前記並列共振回路から出力された周波数信号を
インピーダンス整合して出力端子に出力する出力整合回
路とを有することを特徴とする請求項１記載の周波数逓
倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11188770A JP2001024440A (ja) | 1999-07-02 | 1999-07-02 | 周波数逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11188770A JP2001024440A (ja) | 1999-07-02 | 1999-07-02 | 周波数逓倍器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024440A true JP2001024440A (ja) | 2001-01-26 |
Family
ID=16229482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11188770A Pending JP2001024440A (ja) | 1999-07-02 | 1999-07-02 | 周波数逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001024440A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036476A (ja) * | 2005-07-25 | 2007-02-08 | Toshiba Corp | リミッター回路 |
| JP2013060941A (ja) * | 2011-08-22 | 2013-04-04 | Nippon Soken Inc | 高周波プラズマ生成システム及びこれを用いた高周波プラズマ点火装置。 |
-
1999
- 1999-07-02 JP JP11188770A patent/JP2001024440A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036476A (ja) * | 2005-07-25 | 2007-02-08 | Toshiba Corp | リミッター回路 |
| JP2013060941A (ja) * | 2011-08-22 | 2013-04-04 | Nippon Soken Inc | 高周波プラズマ生成システム及びこれを用いた高周波プラズマ点火装置。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201445B1 (en) | High frequency power amplifier | |
| EP1885056B1 (en) | Electronic circuit device | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| US6510314B1 (en) | Mixer circuit with output stage for implementation on integrated circuit | |
| US5886595A (en) | Odd order MESFET frequency multiplier | |
| US7459947B2 (en) | Radio frequency doubler | |
| JPH05275924A (ja) | 高周波発振回路 | |
| JP2998837B2 (ja) | マイクロ波周波数逓倍増幅器 | |
| KR20010106454A (ko) | 마이크로파 증폭기 | |
| US6529051B2 (en) | Frequency multiplier without spurious oscillation | |
| JP2001024440A (ja) | 周波数逓倍器 | |
| JP2005341447A (ja) | 高周波電力増幅器 | |
| US4554516A (en) | Frequency source having YIG absorption/transmission filter | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| JPH04298105A (ja) | 半導体増幅器 | |
| JPH0585101U (ja) | マイクロ波半導体装置用バイアス回路 | |
| JPS6392106A (ja) | 高周波増幅器 | |
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JPH0535923B2 (ja) | ||
| JP2003069344A (ja) | 周波数逓倍回路および高周波通信装置 | |
| JP2002280837A (ja) | 周波数逓倍器及びそれを用いた通信装置 | |
| JP3220895B2 (ja) | 注入同期発振器 | |
| JP2008199455A (ja) | バイアス回路および半導体装置 | |
| Lu et al. | Optimizing Power Losses and Efficiency of Broadband Parallel-Circuit Class-E Power Amplifier |