JP5024073B2 - 半導体封止用エポキシ樹脂組成物及び半導体装置 - Google Patents
半導体封止用エポキシ樹脂組成物及び半導体装置 Download PDFInfo
- Publication number
- JP5024073B2 JP5024073B2 JP2008013652A JP2008013652A JP5024073B2 JP 5024073 B2 JP5024073 B2 JP 5024073B2 JP 2008013652 A JP2008013652 A JP 2008013652A JP 2008013652 A JP2008013652 A JP 2008013652A JP 5024073 B2 JP5024073 B2 JP 5024073B2
- Authority
- JP
- Japan
- Prior art keywords
- epoxy resin
- resin composition
- acid ester
- organopolysiloxane
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 0 Cc1cc(-c(cc2*)cc(C)c2OCC2O*2)cc(C)c1OCC1OC1 Chemical compound Cc1cc(-c(cc2*)cc(C)c2OCC2O*2)cc(C)c1OCC1OC1 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
[1] (A)下記一般式(1)で表されるエポキシ樹脂(a1)及び/又は下記一般式
(2)で表されるエポキシ樹脂(a2)を含むエポキシ樹脂、(B)フェノール樹脂系硬化剤、(C)カルボキシル基を有するオルガノポリシロキサン(c1)、及び/又は、カルボキシル基を有するオルガノポリシロキサン(c1)とエポキシ樹脂との反応生成物(c2)、並びに(D)ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)、を含む半導体封止用エポキシ樹脂組成物であって、
前記ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)の酸価が、10mgKOH/g以上、50mgKOH/g以下であり、
前記半導体封止用エポキシ樹脂組成物全体に対して、前記(C)カルボキシル基を有するオルガノポリシロキサン(c1)、及び/又は、カルボキシル基を有するオルガノポリシロキサン(c1)とエポキシ樹脂との反応生成物(c2)の配合量が、カルボキシル基を有するオルガノポリシロキサン(c1)としての配合量で、0.01重量%以上、3重量%以下であり、前記ペンタエリスリトールテトラ脂肪酸エステル(d1)と前記ジペンタエリスリトールヘキサ脂肪酸エステル(d2)との合計配合量が0.01重量%以上、1重量%以下であることを特徴とする半導体封止用エポキシ樹脂組成物、
前記カルボキシル基を有するオルガノポリシロキサン(c1)と、前記ペンタエリスリトールテトラ脂肪酸エステル(d1)及び前記ジペンタエリスリトールヘキサ脂肪酸エステル(d2)の合計量との重量比W(c1)/(W(d1)+W(d2))が3/1から1/5までの範囲であることを特徴とする半導体封止用エポキシ樹脂組成物、
[4] 第[1]項ないし第[3]項のいずれかに記載の半導体封止用エポキシ樹脂組成
物において、前記ペンタエリスリトールテトラ脂肪酸エステル(d1)がペンタエリスリトールと炭素数22以上、36以下の飽和脂肪酸とのテトラエステルであることを特徴とする半導体封止用エポキシ樹脂組成物、
[5] 第[1]項ないし第[3]項のいずれかに記載の半導体封止用エポキシ樹脂組成
物において、前記ペンタエリスリトールテトラ脂肪酸エステル(d1)がペンタエリスリトールテトラモンタン酸エステルであることを特徴とする半導体封止用エポキシ樹脂組成物、
[6] 第[1]項ないし第[3]項のいずれかに記載の半導体封止用エポキシ樹脂組成
物において、前記ジペンタエリスリトールヘキサ脂肪酸エステル(d2)がジペンタエリスリトールと炭素数22以上、36以下の飽和脂肪酸とのヘキサエステルであることを特徴とする半導体封止用エポキシ樹脂組成物、
[7] 第[1]項ないし第[3]項のいずれかに記載の半導体封止用エポキシ樹脂組成
物において、前記ジペンタエリスリトールヘキサ脂肪酸エステル(d2)がジペンタエリスリトールヘキサモンタン酸エステルであることを特徴とする半導体封止用エポキシ樹脂組成物、
[8] 第[1]項ないし第[7]項のいずれかに記載の半導体封止用エポキシ樹脂組成
物の硬化物により半導体素子が封止されてなることを特徴とする半導体装置、
である。
以下、各成分について詳細に説明する。
本発明でのエポキシ樹脂の融点とは、示差走査熱量計(セイコー電子工業(株)・製)を用い、常温から昇温速度5℃/分で測定したときの、融解ピークの頂点の温度を言う。
2)で表されるエポキシ樹脂(a2)を含むエポキシ樹脂を用いることによる効果が損なわれない範囲で、他のエポキシ樹脂と併用することができる。併用することができるエポキシ樹脂は、1分子内にエポキシ基を2個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量、分子構造を特に限定するものではないが、例えば、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂、フェニレン骨格を有するフェノールアラルキル型エポキシ樹脂、ビフェニレン骨格を有するフェノールアラルキル型エポキシ樹脂、ナフトールアラルキル型エポキシ樹脂(フェニレン骨格、ビフェニル骨格等を有する)、ジシクロペンタジエン変性フェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂等が挙げられ、これらは1種類を単独で用いても2種類以上を併用してもよい。
の低下等を引き起こす恐れが少ない。また、(B)フェノール樹脂系硬化剤の配合割合の上限値については、10重量%以下であることが好ましく、8重量%以下であることがより好ましい。配合割合の上限値が上記範囲内であると、耐半田性の低下等を引き起こす恐れが少ない。
ることが好ましく、より好ましくは0.03重量%以上、1重量%以下である。(C1)成分としての配合量が上記範囲内であると、金型からの樹脂硬化物の離型性に優れる。また、(C1)成分としての配合量が上記範囲内であると、リードフレーム部材との密着性に優れるため、半田処理時において、リードフレーム部材と樹脂硬化物との剥離を抑制することができる。さらに、(C1)成分としての配合量が上記範囲内であると、樹脂組成物の連続成形による金型の汚れや樹脂硬化物の外観の悪化を抑制することもできる。
また、本発明に用いられる(C)カルボキシル基を有するオルガノポリシロキサン(c1)、及び/又は、カルボキシル基を有するオルガノポリシロキサン(c1)とエポキシ樹脂との反応生成物(c2)を添加する効果を損なわない範囲で、他のオルガノポリシロキサンを併用することができる。
K 3504に準拠した方法により測定することができる。具体的には、ワックス類1g中に含有する遊離脂肪酸を中和するのに要する水酸化カリウムのミリグラム数として測定される。以下の例においても、同様の方法により測定することができる。酸価が上記範囲内にあると、ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)は、樹脂硬化物中において、エポキシ樹脂マトリックスと好ましい相溶状態となる。これにより、ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)と、エポキシ樹脂マトリックスとが、相分離を起こすことがない。そのため、樹脂硬化物表面におけるペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)の偏析が抑制され、金型の汚れや樹脂硬化物の外観の悪化を低減することができる。さらに、ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)が樹脂硬化物表面に存在するため、樹脂硬化物は金型からの離型性に優れる。一方、エポキシ樹脂マトリックスとの相溶性が高すぎると、ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)が樹脂硬化物表面に染み出すことができず、十分な離型性を確保することができない場合がある。
ペンタエリスリトールヘキサ脂肪酸エステル(d2)は、市販のものを入手し、粒度調整して使用することができる。
本発明の半導体装置の形態としては、特に限定されないが、例えば、デュアル・インライン・パッケージ(DIP)、プラスチック・リード付きチップ・キャリヤ(PLCC)、クワッド・フラット・パッケージ(QFP)、スモール・アウトライン・パッケージ(SOP)、スモール・アウトライン・Jリード・パッケージ(SOJ)、薄型スモール・アウトライン・パッケージ(TSOP)、薄型クワッド・フラット・パッケージ(TQFP)、テープ・キャリア・パッケージ(TCP)、ボール・グリッド・アレイ(BGA)、チップ・サイズ・パッケージ(CSP)等が挙げられる。
上記トランスファーモールドなどの成形方法で封止された半導体装置は、そのまま、或いは80℃から200℃程度の温度で、10分から10時間程度の時間をかけて完全硬化させた後、電子機器等に搭載される。
本発明の半導体封止用エポキシ樹脂組成物を用いて、半導体素子等の各種の電子部品を封止し、半導体装置を製造するには、トランスファーモールド、コンプレッションモールド、インジェクションモールド等の従来からの成形方法で硬化成形すればよい。
実施例1
5.77重量部
6.13重量部
0.20重量部
硬化促進剤1:1,8−ジアザビシクロ(5,4,0)ウンデセン−7
0.20重量部
無機質充填材1:球状溶融シリカ(平均粒径30μm) 87.00重量部
シランカップリング剤1:γ−グリシドキシプロピルトリメトキシシラン
0.20重量部
着色剤1:カーボンブラック 0.30重量部
をミキサーを用いて混合した後、表面温度が95℃と25℃の2軸ロールを用いて20回混練し、得られた混練物シートを冷却後粉砕して、エポキシ樹脂組成物とした。得られたエポキシ樹脂組成物の特性を以下の方法で評価した。結果を表1に示す。
スパイラルフロー:低圧トランスファー成形機(コータキ精機株式会社製、KTS−15)を用いて、EMMI−1−66に準じたスパイラルフロー測定用金型に、金型温度175℃、注入圧力6.9MPa、保圧時間120秒の条件でエポキシ樹脂組成物を注入し
、流動長を測定した。単位はcm。スパイラルフローは、流動性のパラメータであり、数値が大きい方が良好な流動性を示す。
表1、2、3に示す割合で各成分を配合し、実施例1と同様にしてエポキシ樹脂組成物を得、実施例1と同様にして評価した。結果を表1、表2、3に示す。
実施例1以外で用いた成分について、以下に示す。
離型剤3:ジペンタエリスリトールヘキサベヘン酸エステル(理研ビタミン(株)製、リケスターEW−861、滴点80℃、酸価20mgKOH/g)
離型剤4:ジペンタエリスリトールヘキサモンタン酸エステル(モンタン酸を溶融し、ジペンタエリスリトール(ジペンタエリスリトールとモンタン酸のモル比=1:6.3)及び70%濃度メタンスルホン酸(ジペンタエリスリトールとモンタン酸の合計量100重量%に対し0.2重量%)を加え、220℃、窒素雰囲気下、反応水の留出下、酸価が30未満に低下するまで攪拌した。反応終了後、水酸化カリウム水溶液を用いて反応混合物中の遊離脂肪酸を中和し、その後温水による洗浄、脱水、ろ過、粉砕の処理を行った。滴点84℃、酸価25mgKOH/g)
離型剤5:ペンタエリスリトールジステアリン酸エステル(理研ビタミン(株)製、リ
ケマールHT−10、滴点52℃、酸価3mgKOH/g)
離型剤6:カルナバワックス
一方、(D)ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)を用いていない比較例1、2、(C)カルボキシル基を有するオルガノポリシロキサン(c1)、及び/又は、カルボキシル基を有するオルガノポリシロキサン(c1)とエポキシ樹脂との反応生成物(c2)を用いていない比較例3、4、(C)成分と(D)成分の両方とも用いていない比較例5、並びに一般式(1)で表されるエポキシ樹脂(a1)及び/又は一般式(2)で表されるエポキシ樹脂(a2)を用いていない比較例6では、流動性、離型性、連続成形性及び耐半田リフロー性のバランスが悪い結果となった。
以上より、本発明のエポキシ樹脂組成物は流動性、離型性、連続成形性のバランスに優れており、これを用いることにより耐半田性に優れた半導体装置が得られることが判った。
ができる。
2 ダイボンド材硬化体
3 ダイパッド
4 金線
5 リードフレーム
6 半導体封止用エポキシ樹脂組成物の硬化体
7 レジスト
8 基板
9 半田ボール
Claims (8)
- (A)下記一般式(1)で表されるエポキシ樹脂(a1)及び/又は下記一般式(2)で表されるエポキシ樹脂(a2)を含むエポキシ樹脂、
(B)フェノール樹脂系硬化剤、
(C)カルボキシル基を有するオルガノポリシロキサン(c1)、及び/又は、カルボキシル基を有するオルガノポリシロキサン(c1)とエポキシ樹脂との反応生成物(c2)、
並びに(D)ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)、
を含む半導体封止用エポキシ樹脂組成物であって、
前記ペンタエリスリトールテトラ脂肪酸エステル(d1)及び/又はジペンタエリスリトールヘキサ脂肪酸エステル(d2)の酸価が、10mgKOH/g以上、50mgKOH/g以下であり、
前記半導体封止用エポキシ樹脂組成物全体に対して、前記(C)カルボキシル基を有するオルガノポリシロキサン(c1)、及び/又は、カルボキシル基を有するオルガノポリシロキサン(c1)とエポキシ樹脂との反応生成物(c2)の配合量が、カルボキシル基を有するオルガノポリシロキサン(c1)としての配合量で、0.01重量%以上、3重量%以下であり、前記ペンタエリスリトールテトラ脂肪酸エステル(d1)と前記ジペンタエリスリトールヘキサ脂肪酸エステル(d2)との合計配合量が0.01重量%以上、1重量%以下であることを特徴とする半導体封止用エポキシ樹脂組成物。
- 請求項1又は請求項2に記載の半導体封止用エポキシ樹脂組成物において、前記カルボキシル基を有するオルガノポリシロキサン(c1)と、前記ペンタエリスリトールテトラ脂肪酸エステル(d1)及び前記ジペンタエリスリトールヘキサ脂肪酸エステル(d2)の合計量との重量比W(c1)/(W(d1)+W(d2))が3/1から1/5までの範囲であることを特徴とする半導体封止用エポキシ樹脂組成物。
- 請求項1ないし請求項3のいずれかに記載の半導体封止用エポキシ樹脂組成物において、前記ペンタエリスリトールテトラ脂肪酸エステル(d1)がペンタエリスリトールと炭素数22以上、36以下の飽和脂肪酸とのテトラエステルであることを特徴とする半導体封止用エポキシ樹脂組成物。
- 請求項1ないし請求項3のいずれかに記載の半導体封止用エポキシ樹脂組成物において、前記ペンタエリスリトールテトラ脂肪酸エステル(d1)がペンタエリスリトールテトラモンタン酸エステルであることを特徴とする半導体封止用エポキシ樹脂組成物。
- 請求項1ないし請求項3のいずれかに記載の半導体封止用エポキシ樹脂組成物において、前記ジペンタエリスリトールヘキサ脂肪酸エステル(d2)がジペンタエリスリトールと炭素数22以上、36以下の飽和脂肪酸とのヘキサエステルであることを特徴とする半導体封止用エポキシ樹脂組成物。
- 請求項1ないし請求項3のいずれかに記載の半導体封止用エポキシ樹脂組成物において、前記ジペンタエリスリトールヘキサ脂肪酸エステル(d2)がジペンタエリスリトールヘキサモンタン酸エステルであることを特徴とする半導体封止用エポキシ樹脂組成物。
- 請求項1ないし請求項7のいずれかに記載の半導体封止用エポキシ樹脂組成物の硬化物により半導体素子が封止されてなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008013652A JP5024073B2 (ja) | 2007-02-16 | 2008-01-24 | 半導体封止用エポキシ樹脂組成物及び半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037066 | 2007-02-16 | ||
JP2007037066 | 2007-02-16 | ||
JP2008013652A JP5024073B2 (ja) | 2007-02-16 | 2008-01-24 | 半導体封止用エポキシ樹脂組成物及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008223004A JP2008223004A (ja) | 2008-09-25 |
JP5024073B2 true JP5024073B2 (ja) | 2012-09-12 |
Family
ID=39841986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008013652A Active JP5024073B2 (ja) | 2007-02-16 | 2008-01-24 | 半導体封止用エポキシ樹脂組成物及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024073B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5115405B2 (ja) * | 2007-10-22 | 2013-01-09 | 住友ベークライト株式会社 | 半導体封止用エポキシ樹脂組成物及び半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3151823B2 (ja) * | 1990-10-19 | 2001-04-03 | 大日本インキ化学工業株式会社 | ポリアリーレンサルファイド樹脂組成物 |
JPH04159369A (ja) * | 1990-10-23 | 1992-06-02 | Dainippon Ink & Chem Inc | ポリアリーレンサルファイド組成物 |
JP2000044774A (ja) * | 1998-07-28 | 2000-02-15 | Toray Ind Inc | 半導体封止用エポキシ樹脂組成物および半導体装置 |
JP2003252960A (ja) * | 2002-03-05 | 2003-09-10 | Toray Ind Inc | エポキシ樹脂組成物及びそれを用いた樹脂封止型半導体装置 |
TW200415197A (en) * | 2002-10-03 | 2004-08-16 | Nippon Kayaku Kk | Epoxy resin composition for optical semiconductor package |
MY159179A (en) * | 2004-03-16 | 2016-12-30 | Sumitomo Bakelite Co | Epoxy resin composition and semiconductor device. |
JP4581455B2 (ja) * | 2004-03-30 | 2010-11-17 | 住友ベークライト株式会社 | 金型離型回復樹脂組成物及び半導体装置の製造方法 |
-
2008
- 2008-01-24 JP JP2008013652A patent/JP5024073B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008223004A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487540B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP5338028B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP4946115B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP5141132B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP5277609B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP5141125B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP5157473B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP4973146B2 (ja) | エポキシ樹脂組成物、封止用エポキシ樹脂組成物及び電子部品装置 | |
JP5024073B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP4952283B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP4984596B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP4682617B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP2008007692A (ja) | 封止用エポキシ樹脂組成物及び電子部品装置 | |
JP5029133B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP4956982B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP5125901B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP5115405B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP5326975B2 (ja) | 半導体封止用エポキシ樹脂組成物、および半導体装置 | |
JP5055778B2 (ja) | エポキシ樹脂組成物、エポキシ樹脂成形材料及び半導体装置 | |
JP5332900B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP2008024757A (ja) | 封止用エポキシ樹脂組成物、及び電子部品装置 | |
JP2006124479A (ja) | エポキシ樹脂組成物及び半導体装置 | |
JP2007063402A (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP4930145B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
JP5332899B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5024073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |