JP5020527B2 - 不揮発性メモリ装置のプログラム検証方法 - Google Patents
不揮発性メモリ装置のプログラム検証方法 Download PDFInfo
- Publication number
- JP5020527B2 JP5020527B2 JP2006106137A JP2006106137A JP5020527B2 JP 5020527 B2 JP5020527 B2 JP 5020527B2 JP 2006106137 A JP2006106137 A JP 2006106137A JP 2006106137 A JP2006106137 A JP 2006106137A JP 5020527 B2 JP5020527 B2 JP 5020527B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- word line
- voltage
- program verification
- programmed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Read Only Memory (AREA)
Description
本発明は、不揮発性メモリ装置のプログラム検証方法に係り、特に、メモリセルのしきい値電圧分布を狭く調節するためのＮＡＮＤ型フラッシュメモリ装置のプログラム検証方法に関する。
電気的にプログラム(program)と消去(erase)が可能であり、一定の周期でデータを再作成するリフレッシュ(refresh)機能が不要な不揮発性メモリ素子の需要が増加しつつある。ここで、プログラムとは、データをメモリセルに書き込む動作を示す。
メモリ素子の高集積化のために複数のメモリセルが直列に接続（すなわち、隣接したセル同士がドレインまたはソースを互いに共有する構造）されて１本のストリング(string)を構成するＮＡＮＤ型フラッシュメモリ素子が開発された。ＮＡＮＤ型フラッシュメモリ素子は、ＮＯＲ型フラッシュメモリとは異なり、順次情報を読み出すメモリである。
既存のＮＡＮＤ型フラッシュメモリ素子のプログラムセルのしきい値電圧Ｖｔ分布は、オーバープログラムと読み出しマージンによるデバイス性能を左右する要素(factor)である。プログラムセルのしきい値電圧Ｖｔは、ＩＳＰＰ(Incremental Step Pulse Program)によって制御される。特にマルチレベルセル(Multi Level Cell)を有するＮＡＮＤ型フラッシュメモリ装置では、プログラムセルのしきい値電圧Ｖｔの分布は非常に重要な要素である。
図１はＮＡＮＤ型フラッシュメモリ素子のメモリセルアレイを示すが、このようなＮＡＮＤ型フラッシュメモリ素子では、ＩＳＰＰを進行する場合、ＢＰＤ(Back Pattern Dependency)効果と干渉効果(Interference effect)によってプログラムセルのしきい値電圧ＶｔがワードラインＷＬ０〜ＷＬ３別に差異を発生する。これにより、メモリセルのしきい値電圧分布が広くなる。このような広いしきい値電圧分布は、シングルレベルセルまたはマルチレベルセルで読み出しマージンを劣化させ、サイクリング(cycling)特性及びリテンション(retention)特性におけるマージンに悪影響を与える。
図２はＩＳＰＰを用いたプログラムセルのしきい値電圧分布を示すグラフである。図２を参照すると、最後にプログラムされるワードラインＷＬ３１のプログラムセルＭＣ３１が干渉セルしきい値電圧（隣接したセルのしきい値電圧によるアクセスセルのしきい値電圧の歪み現象）の影響を受けないため、他のプログラムセルＭＣ０〜ＭＣ３０と異なる領域でプログラムセルのしきい値電圧分布を持つことが分かる。これにより、全体プログラムセルＭＣ０〜ＭＣ３１のしきい値電圧分布が１．４Ｖ程度に広く分布していることが分かる。
本発明の技術的課題は、複数のワードラインのうち最後に該当するワードラインと残りのワードラインに互いに異なるレベルのプログラム検証電圧を印加してプログラムセルのしきい値電圧を狭く調節することにある。
上記課題を達成するための本発明に係る、ソースラインから隣接した順に配置される１番目ないしＮ（Ｎは３以上の自然数）番目個のワードラインそれぞれに連結されたメモリセルを含むＮＡＮＤ型フラッシュメモリ装置のプログラム検証方法は、（ａ）前記Ｎ個のワードラインのうちプログラム対象ワードラインにプログラム電圧を印加し、当該ワードラインに連結されたメモリセルにデータをプログラムする段階と、（ｂ）前記プログラム対象ワードラインが、最後に該当するＮ番目なのか否かを判断する段階と、（ｃ）前記プログラム対象ワードラインがＮ番目でなければ、前記プログラム対象ワードラインに第１プログラム検証電圧を印加してプログラムのパス／フェールを検証する段階と、（ｄ）前記段階（ｃ）におけるプログラムがパスであれば、前記ワードラインを駆動させるためのアドレスを一つ増加させて次のプログラム対象ワードラインに前記プログラム電圧を印加し、当該ワードラインに連結されたメモリセルにデータをプログラムする段階と、（ｅ）前記段階（ｂ）に戻って前記段階（ｄ）におけるプログラム対象ワードラインがＮ番目であれば、当該Ｎ番目のプログラム対象ワードラインに前記第１プログラム検証電圧より高い第２プログラム検証電圧を印加してプログラムのパス／フェールを検証する段階とを含むが、前記段階（ａ）〜（ｄ）は、前記プログラム対象ワードラインがＮ番目になるまで前記１番目のワードラインから順に繰り返し行われ、前記Ｎ個のワードラインのうち前記Ｎ番目のワードラインを除いたワードラインには、同一のプログラム検証電圧である前記第１プログラム検証電圧が印加されることを特徴とする。
上述したように、本発明によれば、プログラムセルのしきい値電圧分布を狭く調節することができる。その結果、チップの読み出しマージンを確保することができるため収率を高めることができるとともに、耐久性(endurance)および信頼性(reliability)の特性を向上させることができる。
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野における通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。
図３はセルのしきい値電圧分布を狭く調節するための本発明に係るＮＡＮＤ型フラッシュメモリ装置を示す。
図３を参照すると、ＮＡＮＤ型フラッシュメモリ装置は、メモリセルブロック１１０、ワードラインスイッチング部１２０、ローデコーダ１３０、プログラム検証電圧選択部１４０、プログラム検証電圧発生部１５０、アドレスデコーダ１６０、及びページバッファ１７０を含む。
図３を参照すると、メモリセルブロック１１０は、メモリセルＭＣ、ソース選択トランジスタＳＳＴｍ及びドレイン選択トランジスタＤＳＴを含む。ドレインの役割をする各ビットラインＢＬ１〜ＢＬｎは、ドレイン選択ラインＤＳＬを選択するためのドレイン選択トランジスタＤＳＴに連結され、ソースの役割をする共通ソースラインＣＳＬは、ソース選択ラインＳＳＬを選択するためのソース選択トランジスタＳＳＴに連結される。ドレイン選択トランジスタＤＳＴとソース選択トランジスタＳＳＴとの間に直列に連結されるメモリセルＭＣの数は、デバイス及び密度(density)を考慮して１６個、３２個、６４個から構成される。図３では、３２個のメモリセルを１本のストリングとし、このようなストリングがＮ個存在する。メモリセル（例えばＭＣ１）は１本のワードラインＷＬ１によって制御され、一つのページを形成する。図３では３２個のページが存在する。
プログラム検証電圧発生部１５０は、図示してはいないが、差動増幅器と抵抗を用いて様々なプログラム検証電圧、例えば０．８Ｖ、１．０Ｖ或いは１．２Ｖのプログラム検証電圧を発生させる。
ここで、１．２Ｖのプログラム電圧はワードラインＷＬ３に印加され、０．８Ｖ或いは１．０Ｖは残りのワードラインＷＬ０〜ＷＬ３０に印加される。
プログラム検証電圧選択部１４０は、アドレスデコーダ１６０から伝達されるワードラインのアドレスの入力を受け、当該ワードラインに印加されるべきプログラム検証電圧をワードラインスイッチング部１２０へ伝達する。
すると、ワードラインスイッチング部１２０は、ローデコーダ１３０の出力信号に応答して当該ワードラインにプログラム検証電圧を印加する。
本発明では、プログラム速度を確保するために、ＩＳＰＰ(Incremental Step Pulse Program)を適用してワードラインＷＬ０〜ＷＬ３１にプログラム電圧を印加してメモリセルＭＣ０〜ＭＣ３１にデータをプログラムする。そして、ワードラインＷＬ３１に存在した干渉効果を除去するために、プログラム検証の際、ワードラインＷＬ３１に、他のワードラインＷＬ０〜ＷＬ３０とは異なるレベルのプログラム検証電圧を印加する。このようにすると、プログラムセルＭＣ３１が他のプログラムセルＭＣ０〜ＭＣ３０のようなしきい値電圧分布を持つことになり、しきい値電圧分布が狭くなる。
図４は本発明に係るＮＡＮＤ型フラッシュメモリ装置のプログラム検証方法を示す流れ図である。以下、図３及び図４を参照しながら、ＮＡＮＤ型フラッシュメモリ装置のプログラム検証方法について説明する。
図４を参照すると、まず、３２本のワードラインのうち一番目のプログラム対象ワードライン（例えば、ＷＬ０）にプログラム電圧を印加し、当該ワードラインＷＬ０に連結されたメモリセルにデータをプログラムする（Ｓ１１）。
次に、この１番目のプログラム対象ワードラインＷＬ０が、最後に該当する３２番目のワードラインＷＬ３１であるか否かを判断する（Ｓ１２）。この際、１番目のプログラム対象ワードラインＷＬ０が３２番目のワードラインＷＬ３１でなければ、このワードライン（例えばＷＬ０）に第１プログラム検証電圧、例えば０．８Ｖ或いは１．０Ｖを印加してプログラムのパス／フェール(pass/fail)を検証する（Ｓ１３）。
段階Ｓ１３でプログラムがフェールであれば、直ちに段階Ｓ１１に戻って１番目のワードライン（例えばＷＬ０）に、最初印加したプログラム電圧（例えば１８Ｖ）に０．５Ｖを加えたプログラム電圧（すなわち１８．５Ｖ）を印加して（マルチレベルセル（ＭＬＣ）の場合には、最初印加したプログラム電圧に０．２Ｖを加えたプログラム電圧を印加）、１番目のワードラインＷＬ０のメモリセルに再びデータをプログラムする。その後、さらに１番目のワードライン（例えばＷＬ０）に第１プログラム検証電圧、例えば０．８Ｖ或いは１．０Ｖを印加してプログラムのパス／フェールを検証する（Ｓ１３）。このような動作は、プログラムがパスされるまでプログラム電圧を０．５Ｖずつ高くしながら繰り返し行われる。
段階Ｓ１３で印加してプログラムがパスであれば、ワードラインを駆動させるためのアドレスを一つ増加させ（Ｓ１４）、段階Ｓ１１に戻って次のプログラム対象ワードライン（例えばＷＬ１）にプログラム電圧を印加してワードラインＷＬ１のメモリセルにデータをプログラムする。
その後、段階１２に移行して、ワードラインＷＬ１が、最後に該当する３２番目のワードライン（例えばＷＬ３１）であるか否かを判断する。段階Ｓ１１〜Ｓ１４をプログラム対象ワードラインが最後に該当する３２番目になるまで繰り返し行う。この際、プログラム対象ワードラインが最後に該当すると、すなわち３２番目のワードラインＷＬ３１であれば、ワードラインＷＬ３１に第２プログラム検証電圧、例えば１．２Ｖを印加してプログラムのパス／フェールを検証する（Ｓ１５）。
この際、段階Ｓ１５でプログラムがフェールであれば、さらに段階Ｓ１１に戻って、最後にプログラムしたワードライン（例えばＷＬ３１）に最初印加したプログラム電圧（例えば１８Ｖ）に０．５Ｖを加えたプログラム電圧（すなわち１８．５Ｖ）を印加し、最後に該当するワードラインＷＬ３１のメモリセルに再びデータをプログラムする。その後、プログラムされたワードラインＷＬ３１にさらに第２プログラム検証電圧、例えば１．２Ｖを印加してプログラムのパス／フェールを検証する。このような動作は、プログラムがパスされるまでプログラム電圧を０．５Ｖずつ高くしながら繰り返し行われる。
段階Ｓ１５でプログラムがパスであれば、全ての動作を終了する。
上述したプログラム検証の際にプログラムセルのしきい値電圧分布を狭くするための実施例１は、ワードラインＷＬ０〜ＷＬ３０には１．０Ｖのプログラム検証電圧を印加し、ワードラインＷＬ３１に１．２Ｖのプログラム検証電圧を印加する。
また、プログラム検証の際にプログラムセルのしきい値電圧分布を狭くするための実施例２は、ワードラインＷＬ０〜ＷＬ３０には０．８Ｖのプログラム検証電圧を印加し、ワードラインＷＬ３１に１．２Ｖのプログラム検証電圧を印加する。
上述した実施例のようにワードラインＷＬ３１に、他のワードラインＷＬ０〜ＷＬ３１とは異なるレベルのプログラム検証電圧を印加すると、図５に示したようなプログラムセルのしきい値電圧分布が示される。
図５を参照すると、既存のプログラム検証電圧を使用する場合には、メモリセルのしきい値電圧分布の幅が１．４Ｖに広かったが、本発明の実施例１に係るプログラム検証電圧を使用すると、メモリセルのしきい値電圧分布が１．２Ｖまで狭くなり、本発明の実施例２に係るプログラム検証電圧を使用すると、メモリセルのしきい値電圧分布が１．０Ｖまで狭くなることが分かる。
前述した本発明の技術的思想は、好適な実施例で具体的に述べられたが、これらの実施例は、本発明を説明するためのものに過ぎず、本発明を制限するものではないことに注意すべきである。また、本発明は、当該技術分野における通常の知識を有する者であれば、本発明の技術的思想の範囲内において各種変形例または修正例に想到し得ることが理解できるであろう。
１１０ メモリセルブロック
１２０ ワードラインスイッチング部
１３０ ローデコーダ
１４０ プログラム検証電圧選択部
１５０ プログラム検証電圧発生部
１６０ アドレスデコーダ
１７０ ページバッファ
１２０ ワードラインスイッチング部
１３０ ローデコーダ
１４０ プログラム検証電圧選択部
１５０ プログラム検証電圧発生部
１６０ アドレスデコーダ
１７０ ページバッファ
Claims (6)
- ソースラインから隣接した順に配置される１番目ないしＮ（Ｎは３以上の自然数）番目個のワードラインそれぞれに連結されたメモリセルを含むＮＡＮＤ型フラッシュメモリ装置のプログラム検証方法において、
（ａ）前記Ｎ個のワードラインのうちプログラム対象ワードラインにプログラム電圧を印加し、当該ワードラインに連結されたメモリセルにデータをプログラムする段階と、
（ｂ）前記プログラム対象ワードラインが、最後に該当するＮ番目なのか否かを判断する段階と、
（ｃ）前記プログラム対象ワードラインがＮ番目でなければ、前記プログラム対象ワードラインに第１プログラム検証電圧を印加してプログラムのパス／フェールを検証する段階と、
（ｄ）前記段階（ｃ）におけるプログラムがパスであれば、前記ワードラインを駆動させるためのアドレスを一つ増加させて次のプログラム対象ワードラインに前記プログラム電圧を印加し、当該ワードラインに連結されたメモリセルにデータをプログラムする段階と、
（ｅ）前記段階（ｂ）に戻って前記段階（ｄ）におけるプログラム対象ワードラインがＮ番目であれば、当該Ｎ番目のプログラム対象ワードラインに前記第１プログラム検証電圧より高い第２プログラム検証電圧を印加してプログラムのパス／フェールを検証する段階とを含むが、
前記段階（ａ）〜（ｄ）は、前記プログラム対象ワードラインがＮ番目になるまで前記１番目のワードラインから順に繰り返し行われ、前記Ｎ個のワードラインのうち前記Ｎ番目のワードラインを除いたワードラインには、同一のプログラム検証電圧である前記第１プログラム検証電圧が印加されることを特徴とする不揮発性メモリ装置のプログラム検証方法。 - 前記段階（ｃ）におけるプログラムがフェールであれば、前記段階（ａ）のプログラム対象ワードラインに、前記プログラム電圧に所定の電圧を加えたプログラム電圧を印加し、前記当該ワードラインに連結されたメモリセルにデータを再びプログラムする段階をさらに含むことを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム検証方法。
- 前記段階（ｅ）におけるプログラムがフェールであれば、前記段階（ｄ）の次のプログラム対象ワードラインに、前記プログラム電圧に所定の電圧を加えたプログラム電圧を印加し、前記当該ワードラインに連結されたメモリセルにデータを再びプログラムする段階をさらに含むことを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム検証方法。
- 前記第２プログラム検証電圧レベルは、前記第１プログラム検証電圧レベルより高い１．２Ｖであることを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム検証方法。
- 前記第１プログラム検証電圧レベルは、前記第２プログラム検証電圧レベルより低い０．８Ｖあるいは１．０Ｖであることを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム検証方法。
- 前記メモリセルそれぞれは、マルチレベルセルまたはシングルレベルセルであることを特徴とする請求項１に記載の不揮発性メモリ装置のプログラム検証方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030076A KR100680479B1 (ko) | 2005-04-11 | 2005-04-11 | 비휘발성 메모리 장치의 프로그램 검증 방법 |
| KR10-2005-0030076 | 2005-04-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006294229A JP2006294229A (ja) | 2006-10-26 |
| JP5020527B2 true JP5020527B2 (ja) | 2012-09-05 |
Family
ID=37082999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006106137A Expired - Fee Related JP5020527B2 (ja) | 2005-04-11 | 2006-04-07 | 不揮発性メモリ装置のプログラム検証方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7310271B2 (ja) |
| JP (1) | JP5020527B2 (ja) |
| KR (1) | KR100680479B1 (ja) |
| CN (1) | CN100547688C (ja) |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673025B1 (ko) * | 2006-01-24 | 2007-01-24 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
| US7515463B2 (en) * | 2006-04-12 | 2009-04-07 | Sandisk Corporation | Reducing the impact of program disturb during read |
| US7436713B2 (en) * | 2006-04-12 | 2008-10-14 | Sandisk Corporation | Reducing the impact of program disturb |
| EP2005438B1 (en) * | 2006-04-12 | 2011-05-11 | Sandisk Corporation | Reducing the impact of program disturb |
| WO2007126665A1 (en) * | 2006-04-12 | 2007-11-08 | Sandisk Corporation | Reducing the impact of program disturb during read |
| US7499326B2 (en) * | 2006-04-12 | 2009-03-03 | Sandisk Corporation | Apparatus for reducing the impact of program disturb |
| US7426137B2 (en) * | 2006-04-12 | 2008-09-16 | Sandisk Corporation | Apparatus for reducing the impact of program disturb during read |
| KR100766241B1 (ko) * | 2006-05-10 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 프로그램 방법 |
| US8239735B2 (en) | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
| CN103280239B (zh) | 2006-05-12 | 2016-04-06 | 苹果公司 | 存储设备中的失真估计和消除 |
| KR101202537B1 (ko) | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
| KR100794664B1 (ko) * | 2006-09-01 | 2008-01-14 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 리프레쉬 방법 |
| KR100771882B1 (ko) * | 2006-09-06 | 2007-11-01 | 삼성전자주식회사 | 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법 |
| KR100875292B1 (ko) * | 2006-09-19 | 2008-12-23 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 리프레쉬 방법 |
| WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
| US8151163B2 (en) | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
| US7539062B2 (en) * | 2006-12-20 | 2009-05-26 | Micron Technology, Inc. | Interleaved memory program and verify method, device and system |
| US8151166B2 (en) * | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
| KR100823170B1 (ko) | 2007-01-31 | 2008-04-21 | 삼성전자주식회사 | 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드 |
| US8369141B2 (en) | 2007-03-12 | 2013-02-05 | Apple Inc. | Adaptive estimation of memory cell read thresholds |
| KR100890016B1 (ko) * | 2007-05-10 | 2009-03-25 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 |
| US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
| WO2008139441A2 (en) | 2007-05-12 | 2008-11-20 | Anobit Technologies Ltd. | Memory device with internal signal processing unit |
| US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
| US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
| KR100965072B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
| WO2009050703A2 (en) | 2007-10-19 | 2009-04-23 | Anobit Technologies | Data storage in analog memory cell arrays having erase failures |
| US8270246B2 (en) | 2007-11-13 | 2012-09-18 | Apple Inc. | Optimized selection of memory chips in multi-chips memory devices |
| US8499229B2 (en) * | 2007-11-21 | 2013-07-30 | Micro Technology, Inc. | Method and apparatus for reading data from flash memory |
| US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
| US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
| US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
| US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
| US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
| US7808836B2 (en) * | 2008-04-29 | 2010-10-05 | Sandisk Il Ltd. | Non-volatile memory with adaptive setting of state voltage levels |
| US7808819B2 (en) * | 2008-04-29 | 2010-10-05 | Sandisk Il Ltd. | Method for adaptive setting of state voltage levels in non-volatile memory |
| JP2009301607A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 不揮発性半導体記憶装置およびその制御方法 |
| US7821839B2 (en) * | 2008-06-27 | 2010-10-26 | Sandisk Il Ltd. | Gain control for read operations in flash memory |
| US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
| US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
| US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
| US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
| US7983078B2 (en) * | 2008-09-24 | 2011-07-19 | Sandisk Technologies Inc. | Data retention of last word line of non-volatile memory arrays |
| US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
| US8261159B1 (en) | 2008-10-30 | 2012-09-04 | Apple, Inc. | Data scrambling schemes for memory devices |
| US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
| US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
| US8397131B1 (en) | 2008-12-31 | 2013-03-12 | Apple Inc. | Efficient readout schemes for analog memory cell devices |
| US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
| US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
| JP2010211883A (ja) * | 2009-03-11 | 2010-09-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
| US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
| US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
| US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
| US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
| US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
| US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
| US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
| KR101662309B1 (ko) * | 2010-02-08 | 2016-10-04 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
| KR101653262B1 (ko) * | 2010-04-12 | 2016-09-02 | 삼성전자주식회사 | 멀티-비트 메모리의 프로그램 방법 및 그것을 이용한 데이터 저장 시스템 |
| US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
| US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
| US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
| US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
| US8767459B1 (en) | 2010-07-31 | 2014-07-01 | Apple Inc. | Data storage in analog memory cells across word lines using a non-integer number of bits per cell |
| US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
| KR101703279B1 (ko) | 2010-08-05 | 2017-02-06 | 삼성전자 주식회사 | 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법 |
| US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
| US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
| KR101923157B1 (ko) | 2012-02-22 | 2018-11-28 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
| US10553301B2 (en) | 2017-06-03 | 2020-02-04 | Sandisk Technologies Llc | Dynamic read table block filter |
| TWI635499B (zh) * | 2017-09-11 | 2018-09-11 | 旺宏電子股份有限公司 | 編程非揮發性記憶體的方法及記憶體系統 |
| JP2022525273A (ja) * | 2019-03-26 | 2022-05-12 | 長江存儲科技有限責任公司 | 複数のビット線バイアス電圧を印加することによって、不揮発性メモリデバイスに書き込むための方法 |
| US10811111B1 (en) | 2019-03-26 | 2020-10-20 | Yangtze Memory Technologies Co., Ltd. | Non-volatile memory device and method for programming in non-volatile memory device by applying multiple bitline bias voltages |
| US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
| US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530109A (en) * | 1991-04-10 | 1996-06-25 | Ludwig Institute For Cancer Research | DNA encoding glial mitogenic factors |
| JP3179943B2 (ja) * | 1993-07-12 | 2001-06-25 | 株式会社東芝 | 半導体記憶装置 |
| KR970060242A (ko) * | 1996-01-26 | 1997-08-12 | 김주용 | 플래쉬 메모리 장치 |
| US5754469A (en) * | 1996-06-14 | 1998-05-19 | Macronix International Co., Ltd. | Page mode floating gate memory device storing multiple bits per cell |
| JP2000285692A (ja) * | 1999-04-01 | 2000-10-13 | Sony Corp | 不揮発性半導体記憶装置、並びにデータ書き込み方法およびデータ読み出し方法 |
| KR100521364B1 (ko) * | 2002-11-18 | 2005-10-12 | 삼성전자주식회사 | 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법 |
| KR100496866B1 (ko) * | 2002-12-05 | 2005-06-22 | 삼성전자주식회사 | 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법 |
| JP3913704B2 (ja) * | 2003-04-22 | 2007-05-09 | 株式会社東芝 | 不揮発性半導体記憶装置及びこれを用いた電子装置 |
| US6975542B2 (en) | 2003-05-08 | 2005-12-13 | Micron Technology, Inc. | NAND flash memory with improved read and verification threshold uniformity |
| KR20050075548A (ko) * | 2004-01-15 | 2005-07-21 | 주식회사 테라반도체 | 프로그래밍 시작전압 제어회로를 가지는 불휘발성 반도체메모리 장치 |
| US7020017B2 (en) * | 2004-04-06 | 2006-03-28 | Sandisk Corporation | Variable programming of non-volatile memory |
| KR100632950B1 (ko) * | 2004-08-10 | 2006-10-11 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 소거 방법 |
| US7403424B2 (en) * | 2005-03-31 | 2008-07-22 | Sandisk Corporation | Erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells |
| US7196946B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
| US7218552B1 (en) * | 2005-09-09 | 2007-05-15 | Sandisk Corporation | Last-first mode and method for programming of non-volatile memory with reduced program disturb |
-
2005
- 2005-04-11 KR KR1020050030076A patent/KR100680479B1/ko not_active IP Right Cessation
-
2006
- 2006-04-07 JP JP2006106137A patent/JP5020527B2/ja not_active Expired - Fee Related
- 2006-04-07 US US11/400,587 patent/US7310271B2/en active Active
- 2006-04-11 CN CNB2006100820519A patent/CN100547688C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060107716A (ko) | 2006-10-16 |
| US20060227618A1 (en) | 2006-10-12 |
| US7310271B2 (en) | 2007-12-18 |
| CN1855309A (zh) | 2006-11-01 |
| KR100680479B1 (ko) | 2007-02-08 |
| JP2006294229A (ja) | 2006-10-26 |
| CN100547688C (zh) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5020527B2 (ja) | 不揮発性メモリ装置のプログラム検証方法 | |
| JP5090712B2 (ja) | フラッシュメモリ素子のプログラム方法 | |
| JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
| KR100706816B1 (ko) | 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법 | |
| JP5393999B2 (ja) | プログラムディスターブを減少させることができるフラッシュメモリ装置及びそのプログラム方法 | |
| US7778085B2 (en) | Method of erasing in non-volatile memory device | |
| KR101211840B1 (ko) | 반도체 메모리 장치의 프로그램 방법 | |
| JP3940570B2 (ja) | 半導体記憶装置 | |
| US7773427B2 (en) | Non-volatile memory device and method of operating | |
| KR100521364B1 (ko) | 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법 | |
| JP2009043390A (ja) | 不揮発性メモリ装置のソフトプログラム方法 | |
| KR20060107689A (ko) | 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법 | |
| KR20090100077A (ko) | 플래시 메모리 소자의 동작 전압 제공 방법 | |
| KR20130072665A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| KR100932367B1 (ko) | 불휘발성 메모리 장치의 소프트 프로그램 방법 | |
| JP2008091011A (ja) | フラッシュメモリ素子とそのプログラム方法 | |
| KR20120059035A (ko) | 반도체 메모리 장치의 프로그램 방법 | |
| JP2006139895A (ja) | Ｎａｎｄ型フラッシュメモリ素子の消去検証方法及びそのｎａｎｄ型フラッシュメモリ素子 | |
| KR20090048102A (ko) | 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법 | |
| CN113345503B (zh) | 半导体存储装置以及读出方法 | |
| KR20100016759A (ko) | 플래시 메모리 장치의 동작 방법 | |
| KR100624301B1 (ko) | 낸드형 플래시 메모리 소자의 프로그램 방법 | |
| JP5081755B2 (ja) | 不揮発性半導体記憶装置とその読み出し方法 | |
| KR100967010B1 (ko) | 불휘발성 메모리 장치 및 그 프로그램 방법 | |
| CN116469431A (zh) | 半导体存储器设备和操作该半导体存储器设备的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |