JP5011621B2 - 自励式dc−dcコンバータ - Google Patents
自励式dc−dcコンバータ Download PDFInfo
- Publication number
- JP5011621B2 JP5011621B2 JP2001246132A JP2001246132A JP5011621B2 JP 5011621 B2 JP5011621 B2 JP 5011621B2 JP 2001246132 A JP2001246132 A JP 2001246132A JP 2001246132 A JP2001246132 A JP 2001246132A JP 5011621 B2 JP5011621 B2 JP 5011621B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- transformer
- self
- excited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、低負荷時の周波数の上昇を抑えることができ、軽負荷時における効率の改善に寄与することができる自励式DC−DCコンバータに関する。
【0002】
【従来の技術】
従来、この種の自励式DC−DCコンバータの一種としては、図9に示すRCC(Ringing Choke Converter )回路101が知られている。
このRCC回路101では、まず、電源電圧Eが印加されると、起動抵抗R7、抵抗R10、コンデンサC6、トランスT1の帰還巻線P2、抵抗R6の経路で電流が流れてコンデンサC6が充電される。
そして、コンデンサC6の電圧がスイッチング素子Q1のVthに到達すると、スイッチング素子Q1のドレイン電流が流れ始めトランスT1の1次巻線P1に電圧が印加される。
こうして、トランスT1の1次巻線P1に電圧が印加されると、帰還巻線P2に帰還電圧が誘起される。帰還巻線P2に誘起した帰還電圧は、コンデンサC6に充電されている電圧に足されてスイッチング素子Q1のゲート−ソース間電圧となり、急速に正帰還が掛かりスイッチング素子Q1が急速にオンされる。
【0003】
次に、ある時間スイッチング素子Q1がオンした後に、制御回路13が動作してスイッチング素子Q1の帰還電圧を遮断し、スイッチング素子Q1が急速にオフする。
ここで、スイッチング素子Q1がオフすると、トランスT1の各巻線にフライバック電圧が発生する。このフライバックエネルギーは、ダイオードD7と平滑コンデンサC7により整流平滑されて出力電圧Voとして出力される。
【0004】
さらに、スイッチング素子Q1がオフ期間にあるときに、トランスT1からのエネルギーの放出が終了すると、トランスT1の各巻線にリンギング電圧が発生する。そして、帰還巻線P2に発生したリンギング電圧によりスイッチング素子Q1が再びオンする。RCC回路101では、このような動作の繰り返しにより自励発振が持続される。
また、出力電圧検出回路15により整流平滑した出力電圧Voと基準電圧との誤差出力が帰還信号として検出されて制御回路13に帰還される。出力電圧検出回路15から帰還信号を受信した制御回路13は、この帰還信号により表される誤差電圧の大きさに応じてスイッチング素子Q1のオン期間を制御して出力電圧Voを一定に保っている。
換言すると、従来の自励式DC−DCコンバータでは、例えば全負荷時には出力側へ供給しているエネルギーが上昇するため、図10(a)に示すように、スイッチング素子Q1のオン期間が長くなるように制御される。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の自励式DC−DCコンバータでは、軽負荷時には出力側へ供給していたエネルギーが減少するため、図10(b)に示すように、スイッチング素子Q1のオン期間が短くなるように制御される。同時に、トランスT1の各巻線に発生するフライバック電圧の期間も短くなりオフ時間が短くなる。この結果、負荷が軽くなるほどスイッチング周波数が高くなり、それに連れてスイッチング損失が増える。
このように、従来の自励式DC−DCコンバータにあっては、負荷が軽くなるほどスイッチング周波数が高くなるので、軽負荷時に効率が著しく低下するといった問題があった。また、自励式DC−DCコンバータから外部へコンダクティブノイズやラジエーションノイズが発生するので、ノイズ対策の対象になる周波数が広範囲に渡り、ノイズ対策に用いる部品が増えるといった問題があった。
【0006】
本発明は、上記に鑑みてなされたもので、その目的としては、スイッチング素子のオフ期間を延ばすことで、低負荷時の周波数の上昇を抑えることができ、軽負荷時における効率改善に寄与することができる自励式DC−DCコンバータを提供することにある。
【0007】
【課題を解決するための手段】
請求項1記載の発明は、上記課題を解決するため、直流電源に接続されたトランスの1次巻線に直列に接続したスイッチング素子と、前記トランスの2次巻線に誘起された交流電力を整流平滑する整流平滑回路と、整流平滑した出力電圧と基準電圧との誤差電圧を示す帰還信号を前記トランスの1次側に出力する出力電圧検出回路と、前記トランスの帰還巻線に発生するリンギング電圧により前記スイッチング素子をオンして自励発振するように制御する第1の制御回路とを有する自励式DC−DCコンバータにおいて、前記スイッチング素子のオフ期間に、前記トランスの帰還巻線に発生するリンギング電圧を所定期間だけ遮断するようにインピーダンスを低い値から高い値へ変化させて制御する第2の制御回路を有し、前記第2の制御回路は、トランジスタとダイオードと第1の抵抗と第2の抵抗とコンデンサとを有し、前記トランスの帰還巻線に発生するリンギング電圧を前記ダイオードと前記第2抵抗とを介して前記コンデンサに充電し、前記コンデンサの両端子間には前記トランジスタのゲートからソースを介して前記第1の抵抗が接続され、前記トランジスタのドレインは前記スイッチング素子のゲートに接続されることを要旨とする。
【0008】
請求項2記載の発明は、上記課題を解決するため、直流電源に接続されたトランスの1次巻線に直列に接続したスイッチング素子と、前記トランスの1次巻線に誘起された交流電力を整流平滑して前記直流電源の電圧よりも高く昇圧する整流平滑回路と、整流平滑した出力電圧と基準電圧との誤差電圧を示す帰還信号を出力する出力電圧検出回路と、前記トランスの帰還巻線に発生するリンギング電圧により前記スイッチング素子をオンして自励発振するように制御する第1の制御回路とを有する自励式DC−DCコンバータにおいて、前記スイッチング素子のオフ期間に、前記トランスの帰還巻線に発生するリンギング電圧を所定期間だけ遮断するようにインピーダンスを低い値から高い値へ変化させて制御する第2の制御回路を有し、前記第2の制御回路は、トランジスタと、該トランジスタのベースに一端が接続される第1の抵抗と、第1の抵抗に並列に接続されるコンデンサと、前記トランジスタのベースに一端が接続される第2の抵抗とを有し、前記トランスの帰還巻線に発生するリンギング電圧を前記第2抵抗とを介して前記コンデンサに充電し、前記トランジスタのコレクタは前記スイッチング素子のゲートに接続されることを要旨とする。
【0010】
請求項3記載の発明は、上記課題を解決するため、前記制御素子は、前記スイッチング素子のオフ期間と略同一期間のストレージタイムを有することを要旨とする。
【0011】
請求項4記載の発明は、上記課題を解決するため、前記所定期間だけ遮断する期間は、定格負荷時のスイッチング周期に対して、10%<前記所定期間<50%の範囲にあることを要旨とする。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る自励式DC−DCコンバータ11の詳細な構成を示す図である。以下、図1に示す回路図を参照して、自励式DC−DCコンバータ11の構成を説明する。
【0013】
直流電源Eは、トランスT1の1次巻線P1の一端に接続されており、1次巻線P1の他端には、スイッチング素子Q1のドレインが接続され、この素子Q1のソースは抵抗R6を介して直流電源EのGND側に接続されている。
このスイッチング素子Q1が第1制御回路17によりオンオフ制御されてスイッチ動作を行うことにより、トランスT1の1次巻線P1に蓄えられた磁気エネルギーが順次に2次巻線Sに放出され、さらに、2次巻線Sの一端に接続されたダイオードD7により半波整流されてコンデンサC7により平滑されて出力電圧検出回路15に入力されるとともに、出力となる(+)端子に接続されている。また、2次巻線Sの他端は、出力となる(−)端子に接続されている。
【0014】
出力電圧検出回路15は、例えば軽負荷時のように、出力電圧が抵抗R15,R16とR17により分圧された電圧がツェナーダイオードD8とトランジスタQ4のベース−エミッタ間電圧Vbeによる基準電圧よりも高くなると、トランジスタQ4が作動してフォトカプラPC1の発光ダイオードをその誤差電圧に応じて発光させ、この発光ダイオードと一体のフォトトランジスタに帰還信号を出力する。
【0015】
第1制御回路17は、出力電圧検出回路15から受信した帰還信号により表される誤差電圧の大きさに応じてトランジスタQ2をオンしてスイッチング素子Q1のオン期間を制御して磁励発振させ出力電圧Voを一定に保っている。
トランスT1には、補助巻線P2が設けられており、この補助巻線P2の一端がダイオードD5を介してフォトカプラPC1のフォトトランジスタのコレクタに接続され、さらに、フォトトランジスタのエミッタを介して抵抗R9、トランジスタQ2のベースが接続されている。また、この補助巻線P2の一端に並列接続された抵抗R11とコンデンサC4を介してツェナーダイオードD4がトランジスタQ2のベースに接続されており、このトランジスタQ2によりスイッチング素子Q1が磁励発振するように制御される。
【0016】
第2制御回路19は、スイッチング素子Q1がオフ期間にあるときに、トランスT1の帰還巻線P2に発生するリンギング電圧を遮断期間Tsだけ遮断するように制御するトランジスタQ3が設けられている。トランスT1に設けられている補助巻線P2に発生したリンギング電圧は、ダイオードD9、抵抗R20を介してコンデンサC8に充電されトランジスタQ3のベースに供給される。スイッチング素子Q3のソースには、抵抗R18が接続されており、スイッチング素子Q3のドレイン−ソース間にインピーダンスが発生する。このため、ゲート電位が低下するに従って、スイッチング素子Q3のドレイン−ソース間に発生するインピーダンスは低い値から高い値に移行し、スイッチング素子Q1のゲート駆動信号に現われているリンギング電圧の振幅はインピーダンスの変化に応じて低い値から高い値に移行する。
【0017】
スナバ回路21は、直流電源Eとスイッチング素子Q1との間に接続されており、スイッチング素子Q1がオフした瞬間にドレイン−ソース間電圧が急激に上昇することを防止し、ドレイン−ソース間電圧が安全動作領域に入るようにすると同時に、外部に輻射される不要ノイズを減少させるようにする。
【0018】
次に、図2に示す波形を参照して、自励式DC−DCコンバータ11の動作を説明する。
(1)起動
まず、電源電圧Eが印加されると、起動抵抗R7、抵抗R10、コンデンサC6、トランスT1の帰還巻線P2、抵抗R6の経路で電流が流れる。この電流によりコンデンサC6が充電される。
【0019】
コンデンサC6の電圧がスイッチング素子Q1のVthに到達すると、スイッチング素子Q1のドレイン電流が流れ始めトランスT1の1次巻線P1に電圧が印加される。こうしてトランスT1の1次巻線P1に電圧が印加されると、帰還巻線P2に帰還電圧が誘起される。
図2に示すタイミングt1おいては、帰還巻線P2に誘起した帰還電圧は、コンデンサC6に充電されている電圧に足されて急速に正帰還が掛かりスイッチング素子Q1が急速にオン(t1)する。
【0020】
(2)スイッチング素子Q1がオン期間にある場合
スイッチング素子Q1がオン期間(t1−t2)にある場合、第2制御回路19では、帰還巻線P2に誘起した帰還電圧がダイオードD9、抵抗R20を介してコンデンサC8へ充電され、図2(a)に示すように、スイッチング素子Q3のゲート−ソース間電圧Vgsが上昇する過程でスイッチング素子Q3がオンする。
【0021】
(3)第1制御回路17の動作
スイッチング素子Q1がオン(t1)した後に、第1制御回路17では、帰還巻線P2に誘起した帰還電圧がダイオードD5、フォトカプラPC1のフォトトランジスタのコレクタからエミッタ、抵抗R9を介してコンデンサC3へ充電され、スイッチング素子Q2のベース電圧Vbが上昇する過程でスイッチング素子Q2がオンする。この結果、スイッチング素子Q1の帰還電圧が遮断され、スイッチング素子Q1が急速にオフ(t2)される。
【0022】
(4)フライバックエネルギーの放出
スイッチング素子Q1がオフ(t2)すると、トランスT1の各巻線にフライバック電圧が発生する。このフライバックエネルギーは、ダイオードD7と平滑コンデンサC7により整流平滑されて出力電圧Voとして出力される。そして、トランスT1からのフライバックエネルギーの放出が終了すると、トランスT1の各巻線にリンギング電圧が発生(t3−t5)する。
【0023】
(5)観測点Paでのリンギング電圧の波形
観測点Pa、すなわち、トランスT1の帰還巻線P2とコンデンサC6との接続点では、図2(b)の破線で示すように、タイミングt3からt5に渡って、リンギング電圧が発生する。この観測点Paでは、1回目のリンギング電圧の振幅が最も高く、2回目、3回目と回を重ねるごとにその振幅が低くなるような減衰振動を起こしている。
【0024】
(6)第2制御回路の動作
タイミングt2では、スイッチング素子Q1がオンからオフに切り替わる。同時に、スイッチング素子Q3のゲート電圧Vgs、すなわち、コンデンサC8の端子間電圧は、図2(a)に示すように、抵抗R19を介してGNDに放電され徐々に電圧が低下する。
上述したように、スイッチング素子Q3のドレイン−ソース間にインピーダンスが発生しており、ゲート電圧Vgsが低下(t2〜t5)するに従って、スイッチング素子Q3のドレイン−ソース間に発生するインピーダンスは、図2(c)に示すように、低い値から高い値に移行する。
【0025】
(7)観測点Pbでのリンギング電圧波形の抑圧
スイッチング素子Q3のドレインは、抵抗R5を介してスイッチング素子Q1のゲートに接続されているので、この間(t2〜t5)に、スイッチング素子Q1のゲート駆動信号に現われているリンギング電圧の振幅、すなわち、観測点Pbは図2(b)の実線で示すように、低インピーダンス時に抑圧された低い値から高インピーダンスによる高い値に移行する。
このように、スイッチング素子Q1がオフ期間にあるときに、トランスT1の帰還巻線P2に発生するリンギング電圧は、第2制御回路19により遮断期間Tsだけ抑圧されて遮断するように制御される。
【0026】
(8)スイッチング素子Q1のオン動作
このように、タイミングt2からt5に移行する過程で、ゲート駆動信号上に発生するリンギング電圧の振幅が大きくなり、スイッチング素子Q1のVthに達するとスイッチング素子Q1のオン損失が最小になってオンする。なお、スイッチング素子Q3は、タイミングt4においてオフすることとする。
【0027】
以上のように、第2の制御回路19が、スイッチング素子Q1がオフ期間(t2〜t5)にある場合に、トランスT1の帰還巻線P2に発生するリンギング電圧を遮断期間Ts(t2〜t4)だけ遮断するように制御するので、スイッチング素子のオフ期間に発生するリンギング電圧を抑圧して遮断し、オフ期間を延ばすようにでき、低負荷時の周波数の上昇を抑えることができ、軽負荷時における効率改善に寄与することができる。
なお、遮断期間Tsは、定格負荷時のスイッチング周期に対して、10%<Ts<50%の範囲にあればよい。
また、スイッチング素子Q1のソースに接続されている抵抗R6を省略してもよい。
【0028】
次に、図3に示す波形を参照して、4種類の負荷状態における自励式DC−DCコンバータ11の動作を説明する。
(1)全負荷の場合は、図3(a)に示すように、スイッチング素子Q1がオン期間TonにトランスT1に蓄えたエネルギーの放出時間Toffが長く、第2制御回路19がゲート駆動信号を遮断している遮断期間Tsが終了した後にリンギングが発生している。このため、全負荷の場合は、従来と同様の動作となる。
【0029】
(2)これに対して、中負荷の場合は、図3(b)に示すように、第2制御回路19がゲート駆動信号を遮断している遮断期間Ts内にリンギングが発生する。スイッチング素子Q1は、通常、1次巻線P1に発生した正のリンギング電圧の頂点付近でオンするため、第2制御回路19の働きにより遮断された1回目のリンギングのピークをスキップし、遮断期間Ts以降に発生する2回目のリンギングのときに、スイッチング素子Q1のゲート駆動信号が供給され急速に正帰還が掛かりスイッチング素子Q1がオンする。
【0030】
(3)次に、軽負荷の場合、図3(c)に示すように、第2制御回路19がゲート駆動信号を遮断している遮断期間Ts内に2回目までのリンギングが発生し、スイッチング素子Q1は、3回目のリンギングでオンするようになる。
【0031】
(4)さらに、軽負荷になる場合、図3(d)に示すように、第2制御回路19がゲート駆動信号を遮断している遮断期間Ts中に3回目までのリンギングが発生し、スイッチング素子Q1は、4回目のリンギングでオンするようになる。
このように、負荷が軽くなるに従って、スイッチング素子Q1がオンするタイミングが、図3(a)〜(d)に示すように、1回目のリンギングから2回目,3回目、4回目と移って行く。
【0032】
さらに、スイッチング素子Q1のオンのタイミングが、負荷に応じて1回目のリンギングのピークから4回目のリンギングのピークへと移っていくと、従来の図10(b)に示すように、軽負荷になっても周波数が上昇することがない。すなわち、図3に示すように、負荷が変動しても、ほぼ同じスイッチング周波数で出力制御が可能になることが分かる。
【0033】
また、負荷が軽くなるに従ってリンギングの回数が増えていく場合、リンギングの振幅電圧は、各部の損失により自然に減少して行く。従って、負荷が著しく低下した場合は、リンギングによりスイッチング素子Q1をオンさせるという動作が実質的に不可能となる。この状態では、スイッチング素子Q1は、起動抵抗R7からの起動電流によりコンデンサC6が充電されオンすることとなる。従って、自励式DC−DCコンバータ11は、間欠発振動作となる。これにより、著しく軽い負荷においては、必要最小限のオン幅Tonによる間欠発振となり、さらに、低負荷時の周波数の上昇を抑えることができ、軽負荷時における効率改善に寄与することができる。
【0034】
本実施の形態における効果は、直流電源に接続されたトランスの1次巻線に直列に接続したスイッチング素子のオフ期間に、トランスの帰還巻線に発生するリンギング電圧を遮断期間だけ遮断するように制御することで、遮断期間が終了した後に発生するリンギング電圧によりスイッチング素子をオンして自励発振するので、スイッチング素子のオフ期間を延ばすことができる。
この結果、低負荷時の周波数の上昇を抑えることができ、軽負荷時における効率改善に寄与することができる。
さらに軽負荷になると間欠発振動作となり効率がさらに向上することができる。スイッチング素子の基本周波数は、負荷が変動した場合でもほぼ等しいので、自励式DC−DCコンバータから外部へ発生するスイッチングノイズ対策を容易に行うことができる。
【0035】
(第2の実施の形態)
図4は、本発明の第2の実施の形態に係る自励式DC−DCコンバータ31の詳細な構成を示す図である。以下、図4に示す回路図を参照して、自励式DC−DCコンバータ31の構成を説明する。
第1の実施の形態では、図1に示す第2制御回路19において、スイッチング素子Q3を用いてコンデンサC8と抵抗R19からなる時定数によりゲート駆動信号を遮断期間Tsだけ抑圧するようにしていた。これに対して、本実施の形態では、図4に示す第2制御回路33において、スイッチング素子Q1のオフ期間と略同一期間程度にストレージタイムが長いトランジスタをスイッチング素子Q5として用いている。
【0036】
スイッチング素子Q5のベース−エミッタ間電圧Vbeは、図5(a)に示すように、全負荷時においては、逆バイアスが大きく掛かった状態となりストレージタイムが短くなるが、軽負荷時においては、逆バイアスが掛からず長いストレージタイムが発生する。このストレージタイムにおけるスイッチング素子Q5のオンは、穏やかなオンとなり、このときのスイッチング素子Q5のインピーダンスも、図5(c)とほぼ同様になる。従って、第1の実施の形態において示した動作とほぼ同じ動作が得られる。
【0037】
なお、図4に示す第1制御回路17に用いられるスイッチング素子Q2に、ストレージタイムの長い例えばhi−hfeのトランジスタを用いれば、スイッチング素子Q5、抵抗R21、抵抗R22、コンデンサC9から構成される第2制御回路33を省略することができる。
【0038】
本実施の形態における効果は、第1の実施の形態における効果に加えて、第2制御回路33に用いるスイッチング素子Q5は、スイッチング素子Q1のオフ期間に帰還巻線に発生するリンギング電圧を遮断期間Tsだけ遮断するため、スイッチング素子Q1のオフ期間と略同一期間のストレージタイムを有しているので、ストレージタイムを長くすることができ、その結果、遮断期間が終了した後に発生するリンギング電圧によりスイッチング素子をオンして自励発振するので、スイッチング素子のオフ期間を延ばすことができる。
また、スイッチング素子Q2にストレージタイムの長いスイッチング素子を用いることで、スイッチング素子Q5をスイッチング素子Q2と兼用することができ、スイッチング素子Q5を省略することができる。
【0039】
(第3の実施の形態)
図6は、本発明の第3の実施の形態に係る自励式DC−DCコンバータ41の基本的な構成を示す図である。以下、図6に示す回路図を参照して、自励式DC−DCコンバータ41の構成を説明する。
本実施の形態における自励式DC−DCコンバータ41の特徴は、図6に示すように、昇圧チョッパ回路に応用した例である。
【0040】
すなわち、直流電源Eに接続されたオートトランスT3の1次巻線P1に直列にスイッチング素子Q1を接続し、オートトランスT3の1次巻線P1に誘起された交流電力をダイオードD7とコンデンサC7により整流平滑して直流電源Eの電圧よりも高く昇圧するようにしておき、整流平滑した出力電圧Voと基準電圧との誤差電圧を示す帰還信号を出力電圧検出回路15から出力させ、オートトランスT3の帰還巻線P2に発生するリンギング電圧によりスイッチング素子Q1をオンして自励発振するように第1制御回路17に制御させ、さらに、スイッチング素子Q1のオフ期間に、オートトランスT3の帰還巻線P2に発生するリンギング電圧を遮断期間Tsだけ遮断するように第2制御回路19により制御させることにある。
なお、第1制御回路17と第2制御回路19の内部構成は、図1に示す構成と同様であるので、その説明を省略する。
【0041】
次に、図7に示す波形を参照して、自励式DC−DCコンバータ41の動作を説明する。
(1)起動
まず、電源電圧Eが印加されると、起動抵抗R7、抵抗R10、コンデンサC6、オートトランスT3の帰還巻線P2、抵抗R6の経路で電流が流れる。この電流によりコンデンサC6が充電される。
コンデンサC6の電圧がスイッチング素子Q1のVthに到達すると、スイッチング素子Q1のドレイン電流が流れ始めオートトランスT3の1次巻線P1に電圧が印加される。こうしてオートトランスT3の1次巻線P1に電圧が印加されると、帰還巻線P2に帰還電圧が誘起される。
そして、帰還巻線P2に誘起した帰還電圧は、コンデンサC6に充電されている電圧に足されて急速に正帰還が掛かりスイッチング素子Q1が急速にオンする。
【0042】
(2)スイッチング素子Q1がオン期間にある場合
スイッチング素子Q1がオン期間にある場合、第2制御回路19では、帰還巻線P2に誘起した帰還電圧がダイオードD9、抵抗R20を介してコンデンサC8へ充電され、スイッチング素子Q3のゲート−ソース間電圧Vgsが上昇する過程でスイッチング素子Q3がオンする。
【0043】
(3)第1制御回路17の動作
スイッチング素子Q1がオンした後に、第1制御回路17では、帰還巻線P2に誘起した帰還電圧がダイオードD5、フォトカプラPC1のフォトトランジスタのコレクタからエミッタ、抵抗R9を介してコンデンサC3へ充電され、スイッチング素子Q2のベース電圧Vbが上昇する過程でスイッチング素子Q2がオンする。この結果、スイッチング素子Q1の帰還電圧が遮断され、スイッチング素子Q1が急速にオフされる。
【0044】
(4)フライバックエネルギーの放出
直流電源Eから供給される電圧Eは、直流成分であるので、オートトランスT3の1次巻線P1からダイオードD7を介して常時出力されいる。ここで、スイッチング素子Q1がオフすると、図7に示すように、オートトランスT3の各巻線にフライバック電圧Vfが発生する。このフライバックエネルギーは、ダイオードD7と平滑コンデンサC7により整流平滑されて出力電圧Vo(Vo>E)として出力される。
そして、オートトランスT3からのフライバックエネルギーの放出が終了すると、オートトランスT3の各巻線にリンギング電圧が発生する。
【0045】
(5)観測点Paでのリンギング電圧の波形
観測点Pa、すなわち、オートトランスT3の帰還巻線P2とコンデンサC6との接続点では、図2(b)の破線で示すように、タイミングt3からt5に渡って、リンギング電圧が発生する。この観測点Paでは、1回目のリンギング電圧の振幅が最も高く、2回目、3回目と回を重ねるごとにその振幅が低くなるような減衰振動を起こしている。
【0046】
(6)第2制御回路の動作
タイミングt2では、スイッチング素子Q1がオンからオフに切り替わる。同時に、スイッチング素子Q3のゲート電圧Vgs、すなわち、コンデンサC8の端子間電圧は、図2(a)に示すように、抵抗R19を介してGNDに放電され徐々に電圧が低下する。
上述したように、スイッチング素子Q3のドレイン−ソース間にインピーダンスが発生しており、ゲート電圧Vgsが低下(t2〜t5)するに従って、スイッチング素子Q3のドレイン−ソース間に発生するインピーダンスは、図2(c)に示すように、低い値から高い値に移行する。
【0047】
(7)観測点Pbでのリンギング電圧波形の抑圧
この間(t2〜t5)に、スイッチング素子Q1のゲート駆動信号に現われているリンギング電圧の振幅、すなわち、観測点Pbは図2(b)の実線で示すように、低インピーダンス時に抑圧された低い値から高インピーダンスによる高い値に移行する。
このように、スイッチング素子Q1がオフ期間にあるときに、オートトランスT3の帰還巻線P2に発生するリンギング電圧は、第2制御回路19により遮断期間Tsだけ抑圧されて遮断するように制御される。
【0048】
(8)スイッチング素子Q1のオン動作
このように、タイミングt2からt5に移行する過程で、ゲート駆動信号上に発生するリンギング電圧の振幅が大きくなり、スイッチング素子Q1のVthに達するとスイッチング素子Q1のオン損失が最小になってオンする。なお、スイッチング素子Q3は、タイミングt4においてオフすることとする。
【0049】
以上のように、第2の制御回路19が、スイッチング素子Q1がオフ期間(t2〜t5)にある場合に、オートトランスT3の帰還巻線P2に発生するリンギング電圧を遮断期間Ts(t2〜t4)だけ遮断するように制御するので、スイッチング素子のオフ期間に発生するリンギング電圧を抑圧して遮断し、オフ期間を延ばすようにでき、低負荷時の周波数の上昇を抑えることができ、軽負荷時における効率改善に寄与することができる。
【0050】
本実施の形態における効果は、第1の実施の形態における効果に加えて、自励式DC−DCコンバータを昇圧チョッパ回路に応用することができる。
なお、本実施の形態においては、直流電源Eを用いた場合について説明したが、本発明はこのような場合に限定するものではなく、直流電源Eに代わって、例えば、図8に示すように、交流電源を全波整流した脈流電源を用いてもよく、この場合、力率改善回路として応用することができる。
【0051】
【発明の効果】
請求項1記載の本発明によれば、直流電源に接続されたトランスの1次巻線に直列に接続したスイッチング素子のオフ期間に、トランスの帰還巻線に発生するリンギング電圧を所定期間だけ遮断するようにインピーダンスを低い値から高い値へ変化させて制御することで、遮断期間が終了した後に発生するリンキング電圧によりスイッチング素子をオンして自励発振するので、スイッチング素子のオフ期間を延ばすことができる。この結果、低負荷時の周波数の上昇を抑えることができ、軽負荷時における効率改善に寄与することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る自励式DC−DCコンバータ11の詳細な構成を示す図である。
【図2】自励式DC−DCコンバータ11の動作を説明するための各部の波形(a),(b),(c)である。
【図3】各負荷時におけるスイッチング素子Q1のドレイン−ソース間電圧の波形(a),(b),(c),(d)である。
【図4】本発明の第2の実施の形態に係る自励式DC−DCコンバータ31の詳細な構成を示す図である。
【図5】自励式DC−DCコンバータ31の動作を説明するための各部の波形(a),(b),(c)である。
【図6】本発明の第3の実施の形態に係る自励式DC−DCコンバータ41の詳細な構成を示す図である。
【図7】自励式DC−DCコンバータ41の動作を説明するためのスイッチング素子Q1のドレイン−ソース間電圧の波形である。
【図8】本発明の第3の実施の形態に係る自励式DC−DCコンバータ41に用いる直流電源に代わって、交流を全波整流した脈流を用いた場合の例である。
【図9】従来の自励式DC−DCコンバータ101の構成を示す図である。
【図10】各負荷時におけるスイッチング素子Q1のドレイン−ソース間電圧の波形(a),(b)である。
【符号の説明】
11 自励式DC−DCコンバータ
15 出力電圧検出回路
17 第1制御回路
19 第2制御回路
E 直流電源
PC1 フォトカプラ
Q1 スイッチング素子
Q2,Q3,Q4 トランジスタ
T1 トランス
T3 オートトランス
Claims (4)
- 直流電源に接続されたトランスの1次巻線に直列に接続したスイッチング素子と、
前記トランスの2次巻線に誘起された交流電力を整流平滑する整流平滑回路と、
整流平滑した出力電圧と基準電圧との誤差電圧を示す帰還信号を前記トランスの1次側に出力する出力電圧検出回路と、
前記トランスの帰還巻線に発生するリンギング電圧により前記スイッチング素子をオンして自励発振するように制御する第1の制御回路とを有する自励式DC−DCコンバータにおいて、
前記スイッチング素子のオフ期間に、前記トランスの帰還巻線に発生するリンギング電圧を所定期間だけ遮断するようにインピーダンスを低い値から高い値へ変化させて制御する第2の制御回路を有し、
前記第2の制御回路は、トランジスタとダイオードと第1の抵抗と第2の抵抗とコンデンサとを有し、前記トランスの帰還巻線に発生するリンギング電圧を前記ダイオードと前記第2抵抗とを介して前記コンデンサに充電し、前記コンデンサの両端子間には前記トランジスタのゲートからソースを介して前記第1の抵抗が接続され、前記トランジスタのドレインは前記スイッチング素子のゲートに接続されることを特徴とする自励式DC−DCコンバータ。 - 直流電源に接続されたトランスの1次巻線に直列に接続したスイッチング素子と、
前記トランスの1次巻線に誘起された交流電力を整流平滑して前記直流電源の電圧よりも高く昇圧する整流平滑回路と、
整流平滑した出力電圧と基準電圧との誤差電圧を示す帰還信号を出力する出力電圧検出回路と、
前記トランスの帰還巻線に発生するリンギング電圧により前記スイッチング素子をオンして自励発振するように制御する第1の制御回路とを有する自励式DC−DCコンバータにおいて、
前記スイッチング素子のオフ期間に、前記トランスの帰還巻線に発生するリンギング電圧を所定期間だけ遮断するようにインピーダンスを低い値から高い値へ変化させて制御する第2の制御回路を有し、
前記第2の制御回路は、トランジスタと、該トランジスタのベースに一端が接続される第1の抵抗と、第1の抵抗に並列に接続されるコンデンサと、前記トランジスタのベースに一端が接続される第2の抵抗とを有し、前記トランスの帰還巻線に発生するリンギング電圧を前記第2抵抗とを介して前記コンデンサに充電し、前記トランジスタのコレクタは前記スイッチング素子のゲートに接続されることを特徴とする自励式DC−DCコンバータ。 - 前記トランジスタは、
前記スイッチング素子のオフ期間と略同一期間のストレージタイムを有することを特徴とする請求項1または2記載の自励式DC−DCコンバータ。 - 前記所定期間だけ遮断する期間は、定格負荷時のスイッチング周期に対して、10%<前記所定期間<50%の範囲にあることを特徴とする請求項1または2記載の自励式DC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001246132A JP5011621B2 (ja) | 2001-08-14 | 2001-08-14 | 自励式dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001246132A JP5011621B2 (ja) | 2001-08-14 | 2001-08-14 | 自励式dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003061355A JP2003061355A (ja) | 2003-02-28 |
JP5011621B2 true JP5011621B2 (ja) | 2012-08-29 |
Family
ID=19075754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001246132A Expired - Fee Related JP5011621B2 (ja) | 2001-08-14 | 2001-08-14 | 自励式dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5011621B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103620962A (zh) * | 2011-05-12 | 2014-03-05 | 日产自动车株式会社 | 开关电路和半导体模块 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4835087B2 (ja) * | 2005-09-30 | 2011-12-14 | サンケン電気株式会社 | Dc−dcコンバータ |
JP6132280B2 (ja) | 2012-12-14 | 2017-05-24 | Nltテクノロジー株式会社 | Dc/dcコンバータ及びそれを搭載した表示装置 |
CN103683867B (zh) * | 2013-12-06 | 2016-03-30 | 深圳市华星光电技术有限公司 | 反激式开关电源电路及应用该电路的背光源驱动装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439265A (en) * | 1987-07-31 | 1989-02-09 | Toshiba Corp | Dc-dc converter |
JP3216598B2 (ja) * | 1998-02-09 | 2001-10-09 | 株式会社村田製作所 | スイッチング電源装置 |
JP3219050B2 (ja) * | 1998-04-28 | 2001-10-15 | 株式会社村田製作所 | スイッチング電源装置 |
-
2001
- 2001-08-14 JP JP2001246132A patent/JP5011621B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103620962A (zh) * | 2011-05-12 | 2014-03-05 | 日产自动车株式会社 | 开关电路和半导体模块 |
CN103620962B (zh) * | 2011-05-12 | 2016-06-22 | 日产自动车株式会社 | 开关电路和半导体模块 |
Also Published As
Publication number | Publication date |
---|---|
JP2003061355A (ja) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3707409B2 (ja) | スイッチング電源装置 | |
US6690586B2 (en) | Switching power source device | |
JP5169135B2 (ja) | スイッチング電源装置 | |
JP5832177B2 (ja) | 力率改善回路 | |
GB2388258A (en) | Switching power source device with overcurrent protection | |
JP5790563B2 (ja) | スイッチング電源装置 | |
JP3627708B2 (ja) | スイッチング電源装置 | |
JP2004260977A (ja) | Ac−dcコンバータ | |
JP3381769B2 (ja) | 自励発振型スイッチング電源装置 | |
JP3653075B2 (ja) | スイッチング電力電送装置 | |
JPH1155949A (ja) | 電源装置 | |
JP5011621B2 (ja) | 自励式dc−dcコンバータ | |
JPH05304772A (ja) | 電源回路 | |
JP2004289981A (ja) | スイッチング電源 | |
JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
JP4111326B2 (ja) | スイッチング電源装置 | |
JP4288961B2 (ja) | 電源装置及びそれを用いる放電灯点灯装置 | |
JP2002262568A (ja) | スイッチング電源回路 | |
JP5011620B2 (ja) | スイッチング電源 | |
JP3054996U (ja) | コンデンサ入力型整流平滑回路 | |
JP3171068B2 (ja) | スイッチング電源 | |
JP4485404B2 (ja) | 自励式スイッチング電源装置 | |
KR100208805B1 (ko) | 포워드컨버터 | |
JPH0767335A (ja) | スイッチング電源装置 | |
JP3388707B2 (ja) | 自励式降圧型dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |