JP5005713B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5005713B2 JP5005713B2 JP2009030146A JP2009030146A JP5005713B2 JP 5005713 B2 JP5005713 B2 JP 5005713B2 JP 2009030146 A JP2009030146 A JP 2009030146A JP 2009030146 A JP2009030146 A JP 2009030146A JP 5005713 B2 JP5005713 B2 JP 5005713B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- memory device
- logic gate
- transistor
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
M.Khellah et al.,"Wordline & Bitline Pulsing Schemes for Improving SRAM Cell Stability in Low-Vcc 65nm CMOS Designs", 2006 Symposium on VLSI Circuits, Digest of Technical Papers pp.12-13
2 IOブロック
3 デコーダブロック
4 コントロールブロック
5 メモリセル
6 検知回路
7 電位制御回路
8 ワードドライバ
10 プリチャージ回路
11 データ読み出し回路
BL,NBL ビット線
CAP1 キャパシタ
CN1〜5 接続ノード
LG1〜5 論理ゲート
PCD プリチャージ及び電位制御信号
PCH プリチャージ信号
RE 内部信号
SIG 外部信号
TR1〜3 トランジスタ
WL ワード線
Claims (26)
- 複数のメモリセルが行列状に配列されたメモリアレイブロックと、
前記メモリセルの列に対して設けられた第1のビット線を含む複数のビット線と、
前記第1のビット線の電位を制御する第1のトランジスタと、
前記第1のトランジスタを制御する第1の論理ゲートとを備え、
前記第1のトランジスタのドレイン又はソースと前記第1の論理ゲートの入力とが接続され、かつ前記第1のトランジスタのゲートと前記第1の論理ゲートの出力とが接続されていることを特徴とする半導体記憶装置。 - 行列状に配列された複数のメモリセルと、前記メモリセルの列に対して設けられた第1のビット線を含む複数のビット線と、前記メモリセルの行に対して設けられた第1のワード線を含む複数のワード線とを有するメモリアレイブロックと、
前記第1のビット線に接続されたIOブロックと、
前記第1のワード線に接続されたデコーダブロックと、
前記IOブロックと前記デコーダブロックとの双方に隣接する位置に配置されたコントロールブロックとを備え、
前記IOブロックは、前記第1のビット線の電位を制御する第1のトランジスタと、前記第1のトランジスタを制御する第1の論理ゲートとを有し、
前記第1のトランジスタのドレイン又はソースと前記第1の論理ゲートの入力とが接続され、かつ前記第1のトランジスタのゲートと前記第1の論理ゲートの出力とが接続されていることを特徴とする半導体記憶装置。 - 請求項2記載の半導体記憶装置において、
前記第1の論理ゲートの入力に第2の論理ゲートの出力が接続されており、
前記第2の論理ゲートは前記IOブロック内に備えていることを特徴とする半導体記憶装置。 - 請求項2記載の半導体記憶装置において、
前記第1の論理ゲートの入力に第2の論理ゲートの出力が接続されており、
前記第2の論理ゲートは前記IOブロック外に備えていることを特徴とする半導体記憶装置。 - 請求項1〜4のいずれか1項に記載の半導体記憶装置において、
前記第1のトランジスタは、Nチャネル型MOSトランジスタを用いていることを特徴とする半導体記憶装置。 - 請求項1〜4のいずれか1項に記載の半導体記憶装置において、
前記第1のトランジスタは、Pチャネル型MOSトランジスタを用いていることを特徴とする半導体記憶装置。 - 請求項5又は6に記載の半導体記憶装置において、
前記第1のビット線に第1のプリチャージトランジスタのソース又はドレインが更に接続されていることを特徴とする半導体記憶装置。 - 請求項7記載の半導体記憶装置において、
前記第2の論理ゲートの入力と前記第1のプリチャージトランジスタのゲートとは互いに接続され、かつプリチャージ信号が供給されていることを特徴とする半導体記憶装置。 - 請求項1〜8のいずれか1項に記載の半導体記憶装置において、
前記メモリセル1個あたりに2本のビット線が前記第1のビット線として接続され、
前記第1の論理ゲートは、前記2本のビット線で共用されることを特徴とする半導体記憶装置。 - 複数のメモリセルが行列状に配列されたメモリアレイブロックと、
前記メモリセルの列に対して設けられた第1のビット線を含む複数のビット線と、
前記第1のビット線の電位を制御する第1のトランジスタと、
一方の電極が前記第1のビット線に接続された第1のキャパシタと、
前記第1のキャパシタを制御する第1の論理ゲートとを備え、
前記第1のトランジスタのゲートと前記第1の論理ゲートの入力とが接続され、かつ前記第1のキャパシタの他方の電極と前記第1の論理ゲートの出力とが接続されていることを特徴とする半導体記憶装置。 - 行列状に配列された複数のメモリセルと、前記メモリセルの列に対して設けられた第1のビット線を含む複数のビット線と、前記メモリセルの行に対して設けられた第1のワード線を含む複数のワード線とを有するメモリアレイブロックと、
前記第1のビット線に接続されたIOブロックと、
前記第1のワード線に接続されたデコーダブロックと、
前記IOブロックと前記デコーダブロックとの双方に隣接する位置に配置されたコントロールブロックとを備え、
前記IOブロックは、前記第1のビット線の電位を制御する第1のトランジスタと、一方の電極が前記第1のビット線に接続された第1のキャパシタと、前記第1のキャパシタを制御する第1の論理ゲートとを有し、
前記第1のトランジスタのゲートと前記第1の論理ゲートの入力とが接続され、かつ前記第1のキャパシタの他方の電極と前記第1の論理ゲートの出力とが接続されていることを特徴とする半導体記憶装置。 - 請求項11記載の半導体記憶装置において、
前記第1の論理ゲートの入力に第2の論理ゲートの出力が接続されており、
前記第2の論理ゲートは前記IOブロック内に備えていることを特徴とする半導体記憶装置。 - 請求項11記載の半導体記憶装置において、
前記第1の論理ゲートの入力に第2の論理ゲートの出力が接続されており、
前記第2の論理ゲートは前記IOブロック外に備えていることを特徴とする半導体記憶装置。 - 請求項10又は11に記載の半導体記憶装置において、
前記第1のビット線と前記第1のキャパシタとは、第2のトランジスタを介して互いに接続されていることを特徴とする半導体記憶装置。 - 請求項10〜14のいずれか1項に記載の半導体記憶装置において、
前記メモリセル1個あたりに2本のビット線が前記第1のビット線として接続され、
前記第1の論理ゲートは、前記2本のビット線で共用されることを特徴とする半導体記憶装置。 - 請求項1〜15のいずれか1項に記載の半導体記憶装置において、
前記複数のメモリセルのうちの1個のメモリセルを読み出すとき、前記第1のビット線として1本のビット線のみを用いることを特徴とする半導体記憶装置。 - 請求項16記載の半導体記憶装置において、
前記1本のビット線にのみデータ読み出し回路が接続されていることを特徴とする半導体記憶装置。 - 請求項1〜17のいずれか1項に記載の半導体記憶装置において、
前記第1の論理ゲートの入力は、少なくとも2入力であることを特徴とする半導体記憶装置。 - 請求項18記載の半導体記憶装置において、
前記第1の論理ゲートの第1の入力は、前記第1のトランジスタのドレイン又はソースであり、前記第1の論理ゲートの第2の入力は、読み出し制御信号であることを特徴とする半導体記憶装置。 - 請求項18記載の半導体記憶装置において、
前記第1の論理ゲートの第1の入力は、前記第1のトランジスタのドレイン又はソースであり、前記第1の論理ゲートの第2の入力は、第1の検知回路から発生する起動信号であることを特徴とする半導体記憶装置。 - 請求項20記載の半導体記憶装置において、
前記第1の検知回路は、プロセスのばらつきを検知する回路であることを特徴とする半導体記憶装置。 - 請求項20記載の半導体記憶装置において、
前記第1の検知回路は、温度を検知する回路であることを特徴とする半導体記憶装置。 - 請求項20記載の半導体記憶装置において、
前記第1の検知回路は、電圧のばらつきを検知する回路であることを特徴とする半導体記憶装置。 - 請求項1〜3、6、10〜12、14のいずれか1項に記載の半導体記憶装置において、
前記第1のトランジスタの拡散層上のゲート電極は、前記第1のビット線とほぼ平行であることを特徴とする半導体記憶装置。 - 請求項1〜3、6、10〜12、14のいずれか1項に記載の半導体記憶装置において、
前記第1のトランジスタの拡散層上のゲート電極は、前記第1のビット線とほぼ垂直であることを特徴とする半導体記憶装置。 - 行列状に配列された複数のメモリセルと、前記メモリセルの列に対して設けられた第1のビット線を含む複数のビット線と、前記メモリセルの行に対して設けられた第1のワード線を含む複数のワード線とを有するメモリアレイブロックと、
前記第1のビット線に接続されたIOブロックと、
前記第1のワード線に接続されたデコーダブロックと、
前記IOブロックと前記デコーダブロックとの双方に隣接する位置に配置されたコントロールブロックとを備え、
前記デコーダブロックは、各々第1の共通ノードに接続されたソースを持つ第1のNチャネル型MOSトランジスタを有する複数のワードドライバを有し、
前記コントロールブロックは、前記第1の共通ノードに接続されたドレインを持つ第2のNチャネル型MOSトランジスタと、前記第1の共通ノードの電位を制御する第1のトランジスタと、前記第1のトランジスタを制御する第1の論理ゲートとを有し、
前記第1のトランジスタのドレイン又はソースと前記第1の論理ゲートの入力とが接続され、かつ前記第1のトランジスタのゲートと前記第1の論理ゲートの出力とが接続されていることを特徴とする半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030146A JP5005713B2 (ja) | 2009-02-12 | 2009-02-12 | 半導体記憶装置 |
CN201080001275.7A CN101981626B (zh) | 2009-02-12 | 2010-02-03 | 半导体存储装置 |
PCT/JP2010/000643 WO2010092767A1 (ja) | 2009-02-12 | 2010-02-03 | 半導体記憶装置 |
US12/880,608 US8125820B2 (en) | 2009-02-12 | 2010-09-13 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030146A JP5005713B2 (ja) | 2009-02-12 | 2009-02-12 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010186513A JP2010186513A (ja) | 2010-08-26 |
JP5005713B2 true JP5005713B2 (ja) | 2012-08-22 |
Family
ID=42561616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009030146A Active JP5005713B2 (ja) | 2009-02-12 | 2009-02-12 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8125820B2 (ja) |
JP (1) | JP5005713B2 (ja) |
CN (1) | CN101981626B (ja) |
WO (1) | WO2010092767A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9329918B2 (en) * | 2011-12-28 | 2016-05-03 | Intel Corporation | Resilient register file circuit for dynamic variation tolerance and method of operating the same |
US10867681B2 (en) * | 2018-03-23 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM memory having subarrays with common IO block |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61162893A (ja) * | 1985-01-10 | 1986-07-23 | Matsushita Electric Ind Co Ltd | Mos型メモリ装置 |
JPH04205885A (ja) * | 1990-11-29 | 1992-07-28 | Mitsubishi Electric Corp | 画面表示用ram |
JP2982426B2 (ja) | 1991-09-30 | 1999-11-22 | 松下電器産業株式会社 | 半導体メモリの読み出し回路 |
JP3086342B2 (ja) * | 1992-08-17 | 2000-09-11 | 松下電器産業株式会社 | 半導体記憶装置 |
JPH117775A (ja) * | 1997-06-17 | 1999-01-12 | Sony Corp | 半導体記憶装置 |
JP2000243089A (ja) * | 1999-02-19 | 2000-09-08 | Fujitsu Ltd | デコーダ回路及びデコード方法 |
JP4278338B2 (ja) * | 2002-04-01 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100416623B1 (ko) * | 2002-05-03 | 2004-02-05 | 삼성전자주식회사 | 프로세스 트랙킹 회로를 구비하는 감지증폭기 인에이블신호 발생회로 및 이를 구비하는 반도체 메모리장치 |
JP3913709B2 (ja) * | 2003-05-09 | 2007-05-09 | 株式会社東芝 | 半導体記憶装置 |
KR100555534B1 (ko) * | 2003-12-03 | 2006-03-03 | 삼성전자주식회사 | 인액티브 위크 프리차아징 및 이퀄라이징 스킴을 채용한프리차아지 회로, 이를 포함하는 메모리 장치 및 그프리차아지 방법 |
KR100597639B1 (ko) * | 2004-06-16 | 2006-07-05 | 삼성전자주식회사 | 저전력 소모를 위한 반도체 메모리 장치 |
JP4993540B2 (ja) * | 2005-02-16 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2007035169A (ja) * | 2005-07-27 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2007164922A (ja) * | 2005-12-15 | 2007-06-28 | Matsushita Electric Ind Co Ltd | デコーダ回路 |
-
2009
- 2009-02-12 JP JP2009030146A patent/JP5005713B2/ja active Active
-
2010
- 2010-02-03 CN CN201080001275.7A patent/CN101981626B/zh active Active
- 2010-02-03 WO PCT/JP2010/000643 patent/WO2010092767A1/ja active Application Filing
- 2010-09-13 US US12/880,608 patent/US8125820B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010186513A (ja) | 2010-08-26 |
US20100328991A1 (en) | 2010-12-30 |
WO2010092767A1 (ja) | 2010-08-19 |
CN101981626A (zh) | 2011-02-23 |
CN101981626B (zh) | 2013-01-30 |
US8125820B2 (en) | 2012-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5168471B2 (ja) | 半導体装置 | |
KR100932342B1 (ko) | 별개의 판독-기록 회로를 구비한 sram 셀 | |
US6646938B2 (en) | Static memory having self-timing circuit | |
US7957176B2 (en) | Semiconductor memory device with improved resistance to disturbance and improved writing characteristic | |
JP6469554B2 (ja) | 半導体装置 | |
US7697320B2 (en) | Semiconductor memory device | |
JP2006059523A (ja) | メモリーセル | |
JP2008103028A (ja) | 半導体記憶装置 | |
JP2009070480A (ja) | 半導体記憶装置 | |
JP2004199759A (ja) | 半導体記憶装置 | |
JP4598420B2 (ja) | 半導体記憶装置、及びタイミング制御方法 | |
US8144523B2 (en) | Semiconductor storage device | |
JP4516915B2 (ja) | セルフタイミング回路を有する半導体メモリ | |
US9881669B1 (en) | Wordline driver with integrated voltage level shift function | |
JP5005713B2 (ja) | 半導体記憶装置 | |
JP5165974B2 (ja) | 半導体記憶装置 | |
CN110021321B (zh) | 半导体存储器器件 | |
JP4287768B2 (ja) | 半導体記憶装置 | |
JP2014089790A (ja) | 半導体装置 | |
JP5165992B2 (ja) | 半導体装置 | |
KR100840636B1 (ko) | 셀프 타이밍 회로를 갖는 반도체 메모리 | |
JP5073541B2 (ja) | 半導体記憶装置 | |
JP2007019997A (ja) | 電界効果トランジスタ回路およびその設計方法 | |
JP4924720B2 (ja) | セルフタイミング回路を有する半導体メモリ | |
KR100557938B1 (ko) | 워드라인 드라이버 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5005713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |