JP6469554B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6469554B2
JP6469554B2 JP2015179683A JP2015179683A JP6469554B2 JP 6469554 B2 JP6469554 B2 JP 6469554B2 JP 2015179683 A JP2015179683 A JP 2015179683A JP 2015179683 A JP2015179683 A JP 2015179683A JP 6469554 B2 JP6469554 B2 JP 6469554B2
Authority
JP
Japan
Prior art keywords
word line
voltage
semiconductor device
pmos transistor
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015179683A
Other languages
English (en)
Other versions
JP2017054570A (ja
JP2017054570A5 (ja
Inventor
石井　雄一郎
雄一郎 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015179683A priority Critical patent/JP6469554B2/ja
Priority to US15/212,162 priority patent/US9721647B2/en
Priority to CN201610704791.5A priority patent/CN106531206B/zh
Publication of JP2017054570A publication Critical patent/JP2017054570A/ja
Priority to US15/627,535 priority patent/US10255970B2/en
Publication of JP2017054570A5 publication Critical patent/JP2017054570A5/ja
Priority to US16/145,342 priority patent/US10354722B2/en
Application granted granted Critical
Publication of JP6469554B2 publication Critical patent/JP6469554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Description

本発明は、半導体装置に関し、たとえば、ワード線の活性化によってデータの書込みおよび読出しが実行されるメモリセルを有する半導体装置に関する。
従来から、行列状に配置された複数のメモリセルを含むメモリアレイと、メモリアレイの各行に設けられたワード線と、メモリセルからのデータの読出し時および書込み時におおいて、選択された行のワード線を活性化するワード線ドライバを備えた半導体装置が知られている（たとえば、特許文献１を参照）。
特開２０１４−９９２２５号公報
しかしながら、近年、トランジスタの駆動力向上および配線の微細化が進み、配線の抵抗成分の影響が顕在化している。
メモリアレイを含む半導体装置においては、ワード線の抵抗成分の影響によって、ワード線の活性化時において、ワード線ドライバに近い箇所の電圧の立ち上がり速度に比べて、ワード線ドライバから遠い箇所の電圧の立ち上がり速度が遅いという問題が生じている。その結果、ワード線ドライバから遠い箇所のメモリセルでは、ワード線ドライバから近い箇所のメモリセルに比べて、セル電流が流れ始めるのが遅くなり、メモリセルへのデータの書込みおよびメモリセルからのデータの読出しが遅れる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかであろう。
一実施形態の半導体装置は、ワード線ドライバが接続されていない側のワード線の他端に接続されて、ワード線の他端の電圧に応じて、ワード線の他端を第１の電源に接続するアシストドライバを備える。
一実施形態の半導体装置によれば、ワード線の活性化時において、ワード線ドライバに近い箇所の電圧の立ち上がり速度に比べて、ワード線ドライバから遠い箇所の電圧の立ち上がり速度が遅くなるのを回避できる。
第１の実施形態の半導体装置の構成を表わす図である。 第２の実施形態の半導体装置の構成を表わす図である。 第２の実施形態における、ワード線ＷＬの先端、末端、およびアシストドライバ内の電圧の変化を表わす図である。 第３の実施形態の半導体装置の構成を表わす図である。 第３の実施形態におけるワード線ＷＬの先端、末端、およびアシストドライバ内の電圧の変化を表わす図である。 第４の実施形態の半導体装置の構成を表わす図である。 第４の実施形態における、ワード線ＷＬの先端、末端、およびアシストドライバ内の電圧の変化を表わす図である。 第５の実施形態のメモリセルの構成およびレイアウトを表わす図である。
以下、本発明の実施形態について図面を用いて説明する。
［第１の実施形態］
図１は、第１の実施形態の半導体装置の構成を表わす図である。
図１を参照して、この半導体装置１０００は、メモリアレイ９８と、複数個のワード線ＷＬと、複数個のビット線対ＢＴ，ＢＢと、複数個のワード線ドライバ５０２と、第１の電源Ｖｄｄと、複数個のアシストドライバ５０４とを備える。
メモリアレイ９８は、行列状に配置された複数個のメモリセル５００を含む。
ワード線ＷＬは、メモリアレイ９８の各行に対応して設けられる。ワード線ＷＬは、対応する行のメモリセル５００と接続する。
ビット線対ＢＴ，ＢＢは、メモリアレイ９８の各列に対応して設けられる。ビット線対ＢＴ，ＢＢは、対応する列のメモリセル５００と接続する。
ワード線ドライバ５０２は、ワード線ＷＬの一端に接続されて、対応する行が選択されたときに、ワード線ＷＬの一端を第１の電源Ｖｄｄに接続する。
アシストドライバ５０４は、ワード線ＷＬの他端に接続されて、ワード線ＷＬの他端の電圧に応じて、ワード線ＷＬの他端を第１の電源Ｖｄｄに接続する。
以上のように、本実施の形態によれば、アシストドライバ５０４によって、ワード線ＷＬの他端の電圧が立ち上げられるので、ワード線ＷＬの活性化時において、ワード線ドライバ５０２に近い箇所の電圧の立ち上がり速度に比べて、ワード線ドライバ５０２から遠い箇所の電圧の立ち上がり速度が遅くなるのを回避できる。
［第２の実施形態］
図２は、第２の実施形態の半導体装置の構成を表わす図である。
半導体装置１００は、メモリアレイ６２と、複数個のワード線ＷＬと、複数個のビット線対ＢＴ，ＢＢと、複数個のワード線ドライバ２２と、複数個のアシストドライバ１０と、複数個のカラムセレクタ４と、複数個のプリチャージ回路３と、制御回路・アドレスデコーダ２１と、複数個のライトドライバ５と、複数個のセンスアンプ６とを備える。
メモリアレイ６２は、行列状に配置された複数個のメモリセル１を含む。図２では、複数個のメモリセル１を代表して２行２列のメモリセルを示す。メモリセル１は、ＳＲＡＭ（Static Random Access Memory）セルである。
メモリセル１は、負荷トランジスタであるＰＭＯＳ（Metal-Oxide-Semiconductor）トランジスタＰ１，Ｐ２と、ドライバトランジスタであるＮＭＯトランジスタＮ１，Ｎ２と、アクセストランジスタであるＮＭＯＳトランジスタＮ２０，Ｎ２１とを含む。
負荷トランジスタＰ１，Ｐ２のソースはともに内部電源電圧Ｖｄｄに接続され、それらのドレインはそれぞれ記憶ノードＡ，Ｂに接続され、それらのゲートはそれぞれ記憶ノードＢ，Ａに接続される。
ドライバトランジスタＮ１，Ｎ２のソースはともに接地電源（グランド）に接続され、それらのドレインはそれぞれ記憶ノードＡ，Ｂに接続され、それらのゲートはそれぞれ記憶ノードＢ，Ａに接続される。
アクセストランジスタＮ２０，Ｎ２１のソースはそれぞれ記憶ノードＡ，Ｂに接続され、それらのドレインはそれぞれ対応のビット線ＢＴ，ＢＢに接続され、それらのゲートはともに対応のワード線ＷＬに接続される。
ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１は、インバータを構成し、記憶ノードＢに書込まれたデータの反転信号を記憶ノードＡに出力する。ＰＭＯＳトランジスタＰ２およびＮＭＯＳトランジスタＮ２は、インバータを構成し、記憶ノードＡに書込まれたデータの反転信号を記憶ノードＢに出力する。したがって、ＰＭＯＳトランジスタＰ１，Ｐ２およびＮＭＯＳトランジスタＮ１，Ｎ２は、記憶ノードＡ，Ｂに書込まれたデータを保持するラッチ回路を構成する。
ワード線ＷＬは、メモリアレイ６２の各行に対応して設けられる。ワード線ＷＬは、対応する行のメモリセル５００と接続する。
ビット線対ＢＴ，ＢＢは、メモリアレイ６２の各列に対応して設けられる。ビット線対ＢＴ，ＢＢは、対応する列のメモリセル５００と接続する。
制御回路・アドレスデコーダ２１は、アドレス指定されたワード線ＷＬを選択状態に駆動するために、行アドレス信号に従って行選択信号を生成する行デコーダと、列アドレス信号に従って選択列に対応するビット線対を選択する列デコーダとを含む。
具体的には、行デコーダは、読出動作時または書込動作時に、行アドレス信号をデコードして行選択信号を生成する。たとえば、行デコーダは、図２に示す第０行を選択するときには、セレクト信号ＸＵ０およびＸＬ０をハイレベルに活性化し、図２に示す第１行を選択するときには、セレクト信号ＸＵ１およびＸＬ１をハイレベルに活性化する。
列デコーダは、読出動作または書込動作時に、列アドレス信号をデコードして列選択信号を生成する。たとえば、列デコーダは、図２に示す第０列を選択するときには、セレクト信号Ｙ０をハイレベルに活性化し、図２に示す第１列を選択するときには、セレクト信号Ｙ１をハイレベルに活性化する。
カラムセレクタ４は、インバータＩＶ１と、インバータＩＶ２と、ＰＭＯＳトランジスタＰ５，Ｐ６と、ＮＭＯＳトランジスタＮ５，Ｎ６とを備える。第０列のカラムセレクタ４のインバータＩＶ１は、セレクト信号Ｙ０を受ける。第１列のカラムセレクタ４のインバータＩＶ１は、セレクト信号Ｙ１を受ける。インバータＩＶ２は、インバータＩＶ１の出力を受ける。ＰＭＯＳトランジスタＰ５とＮＭＯＳトランジスタＮ５は、ビット線ＢＴと、ライトドライバ５の出力ノードＯおよびセンスアンプ６の入力ノードＩの間に設けられる。ＰＭＯＳトランジスタＰ５のゲートは、インバータＩＶ１の出力を受ける。ＮＭＯＳトランジスタＮ５のゲートは、インバータＩＶ２の出力を受ける。ＰＭＯＳトランジスタＰ６とＮＭＯＳトランジスタＮ６は、ビット線ＢＢと、ライトドライバ５の反転出力ノードＮＯおよびセンスアンプ６の反転入力ノードＮＩの間に設けられる。ＰＭＯＳトランジスタＰ６のゲートは、インバータＩＶ１の出力を受ける。ＮＭＯＳトランジスタＮ６のゲートは、インバータＩＶ２の出力を受ける。
プリチャージ回路３は、ＰＭＯＳトランジスタＰ３，Ｐ４，Ｐ２０を備える。ＰＭＯＳトランジスタＰ３は、電源Ｖｄｄと、ビット線ＢＴの間に設けられる。ＰＭＯＳトランジスタＰ３は、インバータＩＶ２の出力を受ける。ＰＭＯＳトランジスタＰ４は、電源Ｖｄｄと、ビット線ＢＢの間に設けられる。ＰＭＯＳトランジスタＰ４は、インバータＩＶ２の出力を受ける。ＰＭＯＳトランジスタＰ２０は、ビット線ＢＴとビット線ＢＢの間に設けられる。ＰＭＯＳトランジスタＰ２０のゲートは、インバータＩＶ２の出力を受ける。
第０列を選択するセレクト信号Ｙ０がロウレベルのときには、以下が実行される。
ＰＭＯＳトランジスタＰ３，Ｐ４，Ｐ４，Ｐ２０がオンとなり、第０列のビット線対ＢＴ，ＢＢが電圧Ｖｄｄでプリチャージされる。
第０列を選択するセレクト信号Ｙ０がハイレベルとなると、以下が実行される。
ＰＭＯＳトランジスタＰ３，Ｐ４，Ｐ４，Ｐ２０がオフとなり、第０列のビット線対ＢＴ，ＢＢのプリチャージが終了する。ＰＭＯＳトランジスタＰ５，Ｐ６とＮＭＯＳトランジスタＮ５，Ｎ６がオンとなり、第０列のビット線対ＢＴ，ＢＢがライトドライバ５およびセンスアンプ６と接続される。
第１列を選択するセレクト信号Ｙ１がロウレベルのときには、以下が実行される。
ＰＭＯＳトランジスタＰ３，Ｐ４，Ｐ４，Ｐ２０がオンとなり、第１列のビット線対ＢＴ，ＢＢが電圧Ｖｄｄでプリチャージされる。
第１列を選択するセレクト信号Ｙ１がハイレベルとなると、以下が実行される。
ＰＭＯＳトランジスタＰ３，Ｐ４，Ｐ４，Ｐ２０がオフとなり、第１列のビット線対ＢＴ，ＢＢのプリチャージが終了する。ＰＭＯＳトランジスタＰ５，Ｐ６とＮＭＯＳトランジスタＮ５，Ｎ６がオンとなり、第１列のビット線対ＢＴ，ＢＢがライトドライバ５およびセンスアンプ６と接続される。
ライトドライバ５およびセンスアンプ６は、隣接する２つの列ごとに設けられ、隣接する２つの列のビット線対ＢＴ，ＢＢと接続する。ライトドライバ５およびセンスアンプ６が２つの列で共通に利用されることによって、メモリアレイ６２が横長型となる。よって、ワード線ＷＬが長くなり、本実施の形態の効果がより大きくなる。
ライトドライバ５は、メモリセル１へのデータの書込み時に、第０列と第１列のうちの選択された列のビット線対ＢＴ，ＢＢへ書込みデータに応じた電圧、すなわち（ハイレベル，ロウレベル）または（ロウレベル，ハイレベル）を出力する。
センスアンプ６は、メモリセル１からのデータの読出し時に、第０列と第１列のうちの選択された列のビット線対ＢＴ，ＢＢの電位差を増幅する。
ワード線ドライバ２２およびアシストドライバ１０は、メモリアレイ６２の各ワード線ＷＬに対応して設けられる。ワード線ドライバ２２は、対応するワード線ＷＬの先端Ｘと接続する。アシストドライバ１０は、対応するワード線ＷＬの末端Ｙと接続する。
ワード線ドライバ２２は、対応する行が選択されたときに、接続されているワード線ＷＬの一端を電源Ｖｄｄに接続する。
ワード線ドライバ２２は、ＮＡＮＤ回路ＮＡＮ１と、ＰＭＯＳトランジスタＰ７およびＮＭＯＳトランジスタＮ７からなるインバータを備える。このインバータの入力が、ＮＡＮＤ回路ＮＡＮ１の出力と接続し、このインバータの出力がワード線ＷＬの先端Ｘと接続する。
第０行のワード線ドライバ２２のＮＡＮＤ回路ＮＡＮ１は、セレクト信号ＸＵ０およびＸＬ０を受ける。第０行が選択されたときには、セレクト信号ＸＵ０およびＸＬ０がハイレベルとなり、ＮＡＮＤ回路ＮＡＮ１の出力がロウレベルとなる。第０行が選択されないときには、セレクト信号ＸＵ０およびＸＬ０のうち少なくとも１つがロウレベルとなり、ＮＡＮＤ回路ＮＡＮ１の出力がハイレベルとなる。
第１行のワード線ドライバ２２のＮＡＮＤ回路ＮＡＮ１は、セレクト信号ＸＵ１およびＸＬ１を受ける。第１行が選択されたときには、セレクト信号ＸＵ１およびＸＬ１がハイレベルとなり、ＮＡＮＤ回路ＮＡＮ１の出力がロウレベルとなる。第１行が選択されないときには、セレクト信号ＸＵ１およびＸＬ１のうち少なくとも１つがロウレベルとなり、ＮＡＮＤ回路ＮＡＮ１の出力がハイレベルとなる。
ＮＡＮＤ回路ＮＡＮ１の出力がロウレベルのときに、ＰＭＯＳトランジスタＰ７がオンとなり、かつＮＭＯＳトランジスタＮ７がオフとなる。その結果、ワード線ＷＬの先端Ｘが電源Ｖｄｄと接続されて、ワード線ＷＬの先端の電圧が立ち上がり、電圧の立ち上がりがワード線ＷＬの末端へも徐々に伝わっていく。
ＮＡＮＤ回路ＮＡＮ１の出力がハイレベルのときに、ＰＭＯＳトランジスタＰ７がオフとなり、かつＮＭＯＳトランジスタＮ７がオンとなる。その結果、ワード線ＷＬの先端Ｘがグランドと接続されて、ワード線ＷＬの先端の電圧が立ち下がり、電圧の立ち下りがワード線ＷＬの末端へも徐々に伝わっていく。
アシストドライバ１０は、対応するワード線ＷＬの他端の電圧に応じて、対応するワード線ＷＬの末端Ｙを電源Ｖｄｄに接続または分断する。
アシストドライバ１０は、インバータＩＶ３と、ＰＭＯＳトランジスタＰ８とを含む。
ＰＭＯＳトランジスタＰ８は、ワード線ＷＬの末端Ｙと、電源Ｖｄｄとの間に設けられる。インバータＩＶ３の入力は、ワード線ＷＬの末端Ｙに接続され、インバータＩＶ３の出力は、ＰＭＯＳトランジスタＰ８のゲートに接続される。
図３は、第２の実施形態における、ワード線ＷＬの先端、末端、およびアシストドライバ１０内の電圧の変化を表わす図である。
時刻ｔ１において、選択された行のワード線ドライバ２２によってワード線ＷＬの先端Ｘが電源Ｖｄｄに接続されると、ワード線ＷＬの先端Ｘの電圧は、（１）に示すように、比較的早い速度で立ち上がるが、ワード線ＷＬの末端Ｙの電圧は、（２）に示すように、比較的遅い速度で立ち上がる。
時刻ｔ２において、ワード線ＷＬの末端Ｙの電圧が、アシストドライバ１０内のインバータＩＶ３の閾値電圧を超えると、インバータＩＶ３の出力端子Ｚの電圧は、ロウレベルとなる。これによって、アシストドライバ１０内のＰＭＯＳトランジスタＰ８がオンとなる。その結果、電源Ｖｄｄがワード線ＷＬの末端Ｙと接続されて、（３）に示すように末端Ｙでの電圧の立ち上がりが加速される。
時刻ｔ３において、選択された行が非選択に変化して、ワード線ドライバ２２によってワード線ＷＬの先端Ｘがグランドに接続されると、ワード線ＷＬの先端Ｘの電圧は、（４）に示すように、比較的早い速度で立ち下がるが、ＰＭＯＳトランジスタＰ８がオンのままなので、ワード線ＷＬの末端Ｙの電圧は、（５）に示すように比較的遅い速度で立ち下がる。
時刻ｔ４において、ワード線ＷＬの末端Ｙの電圧が、アシストドライバ１０内のインバータＩＶ３の閾値電圧以下となると、インバータＩＶ３の出力端子Ｚの電圧は、ハイレベルとなる。これによって、アシストドライバ１０内のＰＭＯＳトランジスタＰ８がオフとなる。その結果、電源Ｖｄｄとワード線ＷＬの末端Ｙとの接続が分断されて（６）に示すように末端Ｙでの電圧の立ち下がりが加速される。
以上のように、本実施の形態によれば、アシストドライバ１０によって、ワード線ＷＬの活性化時にワード線ＷＬの末端Ｙが電源Ｖｄｄと接続され、ワード線ＷＬの非活性化時にワード線ＷＬの末端Ｙと電源Ｖｄｄとの接続が分断される。よって、ワード線ドライバ２２に近い箇所の電圧の立ち上がりおよび立下り速度に比べて、ワード線ドライバ２２から遠い箇所の電圧の立ち上がりおよび立下り速度が遅くなるのを回避できる。
［第３の実施形態］
図４は、第３の実施形態の半導体装置の構成を表わす図である。
図４の半導体装置２００が、図２の半導体装置１００と相違する点について説明する。
アシスト制御回路１２は、２段のインバータＩＶ４，ＩＶ５を備える。
制御回路・アドレスデコーダ２１は、信号配線ＬＡを通じて、制御信号パルスＰＬをアシスト制御回路１２およびアシストドライバ１１へ伝送する。信号配線ＬＡは、半導体装置２００が実装される基板に水平な方向において、メモリアレイ６２の外側に設けられる。
ＩＶ４は、制御回路・アドレスデコーダ２１から制御信号パルスＰＬを受ける。インバータＩＶ５は、インバータＩＶ４の出力を受ける。
アシストドライバ１１は、ＮＡＮＤ回路ＮＡＮ２と、ＰＭＯＳトランジスタＰ８とを含む。
ＰＭＯＳトランジスタＰ８は、ワード線ＷＬの末端Ｙと、電源Ｖｄｄとの間に設けられる。本実施の形態では、ＰＭＯＳトランジスタＰ８は、ワード線ＷＬの立ち上がり時に、ワード線ＷＬの末端Ｙの電圧が所定値まで増加するとオンとなり、ワード線ＷＬの立下り時に、制御回路・アドレスデコーダ２１からの制御信号によってオフとなる。
ＮＡＮＤ回路ＮＡＮ２の一方の入力は、ワード線ＷＬの末端Ｙに接続され、他方の入力は、インバータＩＶ５に接続される。ＮＡＮＤ回路ＮＡＮ２の出力は、ＰＭＯＳトランジスタＰ８のゲートに接続される。
制御回路・アドレスデコーダ２１から出力されて、インバータＩＶ４およびＩＶ５を経由して、ＮＡＮＤ回路ＮＡＮ２に入力される制御信号パルスＰＬは、ワード線ＷＬの立ち上がり開始からワード線ＷＬの末端Ｙの電圧がＶｄｄに達するまでの間はハイレベルであり、ワード線ＷＬの立ち下がり開始からワード線ＷＬの末端Ｙの電圧が接地電圧（０Ｖ）に達するまでの間はロウレベルである。
図５は、第３の実施形態におけるワード線ＷＬの先端、末端、およびアシストドライバ１１内の電圧の変化を表わす図である。
時刻ｔ０において、ＮＡＮＤ回路ＮＡＮ２の入力端子Ｗは、制御回路・アドレスデコーダ２１から出力された制御信号パルスＰＬを受けて、入力端子Ｗの電圧が立ち上がる。
時刻ｔ１において、選択された行のワード線ドライバ２２によってワード線ＷＬの先端Ｘが電源Ｖｄｄに接続されると、ワード線ＷＬの先端Ｘの電圧は、（１）に示すように、比較的早い速度で立ち上がるが、ワード線ＷＬの末端Ｙの電圧は、（２）に示すように、比較的遅い速度で立ち上がる。
時刻ｔ２において、ワード線ＷＬの末端Ｙの電圧が十分に高くなってＮＡＮＤ回路ＮＡＮ２を構成するインバータの閾値を超えると、アシストドライバ１０内のＮＡＮＤ回路ＮＡＮ２の出力端子Ｚの電圧は、ロウレベルとなる。これによって、アシストドライバ１０内のＰＭＯＳトランジスタＰ８がオンとなる。その結果、電源Ｖｄｄがワード線ＷＬの末端Ｙと接続されて、（３）に示すように、末端Ｙでの電圧の立ち上がりが加速される。
時刻ｔ３において、ＮＡＮＤ回路ＮＡＮ２の入力端子Ｗにおいて、制御信号パルスＰＬが立ち下がると、ＮＡＮＤ回路ＮＡＮ２の出力端子Ｚの電圧は、ハイレベルとなる。これによって、ＰＭＯＳトランジスタＰ８がオフとなる。その結果、電源Ｖｄｄとワード線ＷＬの末端Ｙとの接続が分断される。
時刻ｔ４において、選択された行が非選択に変化して、ワード線ドライバ２２によってワード線ＷＬの先端Ｘがグランドに接続されると、ワード線ＷＬの先端Ｘの電圧は、（４）に示すように、比較的早い速度で立ち下がる。ＰＭＯＳトランジスタＰ８が既にオフとされているため、ワード線ＷＬの末端Ｙの電圧も、（５）に示すように比較的早い速度で立ち下がる。
第２の実施形態では、ワード線ＷＬの非活性化時にアシストドライバ１０内のプルアップ用のＰＭＯＳトランジスタＰ８と、ワード線ドライバ２２を構成するＮＭＯＳトランジスタＮ７とが両方オンとなる期間が存在するため、図３の（５）に示すように、末端Ｙの電圧が低下する速度が遅くなった。
これに対して、本実施の形態では、プルアップ用のＰＭＯＳトランジスタＰ８と、ワード線ドライバ２２を構成するＮＭＯＳトランジスタＮ７とが両方オンとなる期間がないので、図５の（５）に示すように、末端Ｙの電圧が先端Ｘと同様の速度で低下する。その結果、ワード線ＷＬの非活性化時の高速化および低電力化を図ることができる。
ワード線ＷＬは、メモリセル１が配置される領域の真上の半導体層に配置されるので、ワード線ＷＬを太くする設計は、困難である。これに対して、本実施の形態によれば、制御回路・アドレスデコーダ２１から出力される制御信号パルスＰＬは、メモリアレイ６２の外側に配置される信号配線ＬＡを通じて、アシスト制御回路１２およびアシストドライバ１１へ伝送されるので、ワード線ＷＬのようにレイアウト上の制約を受けることなく太幅化などによって低抵抗化することができる。
［第４の実施形態］
図６は、第４の実施形態の半導体装置の構成を表わす図である。
図６の半導体装置３００が、図２の半導体装置１００と相違する点について説明する。
アシストドライバ１３は、ＮＡＮＤ回路ＮＡＮ３と、ＰＭＯＳトランジスタＰ８と、遅延回路ＤＬとを備える。遅延回路ＤＬは、３段のインバータＩＶ６，ＩＶ７，ＩＶ８を含む。
インバータＩＶ６の入力は、ワード線ＷＬの末端Ｙに接続され、インバータＩＶ７の入力は、インバータＩＶ６の出力に接続され、インバータＩＶ８の入力は、インバータＩＶ７の入力に接続される。
ＰＭＯＳトランジスタＰ８は、ワード線ＷＬの末端Ｙと、電源Ｖｄｄとの間に設けられる。ＰＭＯＳトランジスタＰ８は、ワード線ＷＬの立ち上がり時に、ワード線ＷＬの末端Ｙの電圧が所定値まで立ち上がった時から所定時間だけロウレベルとなるワンショットパルスによって、オンとなる。
ＮＡＮＤ回路ＮＡＮ３の一方の入力は、ワード線ＷＬの末端Ｙに接続され、他方の入力は、インバータＩＶ８の出力に接続される。ＮＡＮＤ回路ＮＡＮ３の出力は、ＰＭＯＳトランジスタＰ８のゲートに接続される。
図７は、第４の実施形態における、ワード線ＷＬの先端、末端、およびアシストドライバ１３内の電圧の変化を表わす図である。
時刻ｔ１において、選択された行のワード線ドライバ２２によってワード線ＷＬの先端Ｘが電源Ｖｄｄに接続されると、ワード線ＷＬの先端Ｘの電圧は、（１）に示すように、比較的早い速度で立ち上がるが、ワード線ＷＬの末端Ｙの電圧は、（２）に示すように、比較的遅い速度で立ち上がる。
時刻ｔ２において、ワード線ＷＬの末端Ｙの電圧が十分高くなって、インバータＩＶ６の閾値を超えると、遅延回路ＤＬおよびＮＡＮＤ回路ＮＡＮ３によって、（３）に示すように、時刻ｔ２から遅延回路ＤＬによる遅延時間ｄｔの間、ＮＡＮＤ回路ＮＡＮ３の出力端子Ｙの電圧がロウレベルとなるワンショットパルスが生成される。これによって、アシストドライバ１０内のＰＭＯＳトランジスタＰ８がオンとなる。その結果、電源Ｖｄｄがワード線ＷＬの末端Ｙと接続されて、（３）に示すように、末端Ｙでの電圧の立ち上がりが加速される。
時刻ｔ３において、ワンショットパルスが終了し、端子Ｚの電圧がハイレベルとなると、アシストドライバ１０内のＰＭＯＳトランジスタＰ８がオフとなる。その結果、電源Ｖｄｄとワード線ＷＬの末端Ｙとの接続が分断される。
時刻ｔ４において、選択された行が非選択に変化して、ワード線ドライバ２２によってワード線ＷＬの先端Ｘがグランドに接続されると、ワード線ＷＬの先端Ｘの電圧は、（４）に示すように、比較的早い速度で立ち下がる。ＰＭＯＳトランジスタＰ８が既にオフとされているため、ワード線ＷＬの末端Ｙの電圧も、（５）に示すように比較的早い速度で立ち下がる。
以上のように、本実施の形態によれば、第３の実施形態と同様に、第２の実施形態で見られる、ワード線ＷＬの非活性化時にアシストドライバ１０内のプルアップ用ＰＭＯＳトランジスタＰ８と、ワード線ドライバ２２を構成するＮＭＯＳトランジスタＮ７とが同時にオンすることがなくなる。その結果、ワード線ＷＬの非活性化時の高速化および低電力化が図れる。
また、本実施の形態によれば、第３の実施形態のように、制御回路・アドレスデコーダ２１から制御信号パルスＰＬを出力する必要がないので、タイミング設計の自由度が上がる。
［第５の実施形態］
上述の実施形態のメモリセル１は、縦長型メモリセルである。本実施の形態の半導体装置は、メモリセルとして、横長型メモリセルを含む。
本実施の形態のメモリセルＭＣは、上述の実施形態のメモリセル１と同様に、負荷トランジスタ（ＰチャネルＭＯＳトランジスタ）４１，４２、ドライバトランジスタ（ＮチャネルＭＯＳトランジスタ）４３，４４およびアクセストランジスタ（ＮチャネルＭＯＳトランジスタ）４５，４６を含む。このメモリセル５００は、トランジスタ４１〜４６などのレイアウトがメモリセル１と異なる。
すなわち、横長型メモリセルＭＣは、図８（ｂ）に示すように、１つのＮ型ウェルＮＷとその両側に配置されたＰ型ウェルＰＷ，ＰＷの表面に形成される。まず、Ｎ型ウェルＮＷから一方のＰ型ウェルＰＷにわたって図中Ｘ方向に延在するゲート電極ＧＥ１と、Ｎ型ウェルＮＷから他方のＰ型ウェルＰＷにわたって図中Ｘ方向に延在するゲート電極ＧＥ２と、一方のＰ型ウェルＰＷ上に図中Ｘ方向に延在するゲート電極ＧＥ３と、他方のＰ型ウェルＰＷ上に図中Ｘ方向に延在するゲート電極ＧＥ４とがポリシリコン層によって形成される。
次いで、一方のＰ型ウェルＰＷにおいてゲート電極ＧＥ１，ＧＥ３を横切るようにしてＮ型活性層ＮＡ１が形成され、他方のＰ型ウェルＰＷにおいてゲート電極ＧＥ２，ＧＥ４を横切るようにしてＮ型活性層ＮＡ２が形成され、Ｎ型ウェルＮＷにおいてそれぞれゲート電極ＧＥ１，ＧＥ２を横切るようにしてＰ型活性層ＰＡ１，ＰＡ２が形成される。
ゲート電極ＧＥ１とＰ型活性層ＰＡ１、ゲート電極ＧＥ２とＰ型活性層ＰＡ２は、それぞれＰチャネルＭＯＳトランジスタ４１，４２を構成する。ゲート電極ＧＥ１とＮ型活性層ＮＡ１、ゲート電極ＧＥ３とＮ型活性層ＮＡ１は、それぞれＮチャネルＭＯＳトランジスタ４３，４５を構成する。ゲート電極ＧＥ２とＮ型活性層ＮＡ２、ゲート電極ＧＥ４とＮ型活性層ＮＡ２は、それぞれＮチャネルＭＯＳトランジスタ４４，４６を構成する。
次に、Ｎ型活性層ＮＡ１の中央部、Ｐ型活性層ＰＡ１の一方端部およびゲート電極ＧＥ２の一方端部にわたってローカル配線ＬＬ１が形成されるとともに、Ｎ型活性層ＮＡ２の中央部、Ｐ型活性層ＰＡ１の一方端部およびゲート電極ＧＥ１の一方端部にわたってローカル配線ＬＬ２が形成される。図８（ｂ）において、ローカル配線ＬＬ１と活性層ＮＡ１，ＰＡ１とが重なっている部分は導通している。ローカル配線ＬＬ２と活性層ＮＡ２，ＰＡ２とが重なっている部分は導通している。ゲート電極ＧＥ２とローカル配線ＬＬ１、ゲート電極ＧＥ１とローカル配線ＬＬ２は、それぞれコンタクトホールＣＨ，ＣＨを介して互いに接続される。
次に、図８（ｃ）に示すように、図中Ｘ方向に延在する複数のメタル配線ＭＬが第１アルミ配線層によって形成され、さらにその上方に、図中Ｙ方向に延在するメモリセル接地配線ＭＧＬ、ビット線ＢＬ、メモリセル電源配線ＭＶＬ、ビット線／ＢＬおよびメモリセル接地配線ＭＧＬが第２アルミ配線層によって形成される。複数のメタル配線ＭＬのうちメモリセルＭＣの中央部を横切るメタル配線は、ワード線ＷＬとなる。
Ｐ型活性層ＰＡ１の一方端部（ＰチャネルＭＯＳトランジスタ４１のソース）は、コンタクトホールＣＨ、メタル配線ＭＬおよびビアホールＶＨを介してメモリセル電源配線ＭＶＬに接続される。Ｐ型活性層ＰＡ２の一方端部（ＰチャネルＭＯＳトランジスタ４２のソース）は、コンタクトホールＣＨ、メタル配線ＭＬおよびビアホールＶＨを介してメモリセル電源配線ＭＶＬに接続される。
Ｎ型活性層ＮＡ１の一方端部（ＮチャネルＭＯＳトランジスタ４３のソース）は、コンタクトホールＣＨ、メタル配線ＭＬおよびビアホールＶＨを介してメモリセル接地配線ＭＧＬに接続される。Ｎ型活性層ＮＡ２の一方端部（ＮチャネルＭＯＳトランジスタ４４のソース）は、コンタクトホールＣＨ、メタル配線ＭＬおよびビアホールＶＨを介してメモリセル接地配線ＭＧＬに接続される。
Ｎ型活性層ＮＡ１の他方端部（ＮチャネルＭＯＳトランジスタ４５のドレイン）は、コンタクトホールＣＨ、メタル配線ＭＬおよびビアホールＶＨを介してビット線ＢＬに接続される。Ｎ型活性層ＮＡ２の他方端部（ＮチャネルＭＯＳトランジスタ４６のドレイン）は、コンタクトホールＣＨ、メタル配線ＭＬおよびビアホールＶＨを介してビット線／ＢＬに接続される。ゲート電極ＧＥ３，ＧＥ４は、それぞれコンタクトホールＣＨを介してワード線ＷＬに接続される。
本実施の形態では、メモリセルＭＣは、上述のように横長型のため、本実施の形態のワード線ＷＬが長くなる。ワード線ＷＬが長いと、ワード線ＷＬの活性化時において、ワード線ドライバ２２に近い箇所の電圧の立ち上がりに比べて、ワード線ドライバ２２から遠い箇所の電圧の立ち上がり速度が遅いという問題が顕著になる。
本実施の形態の半導体装置が、第１〜第４の実施形態で説明したアシストドライバ１０，１１，１３を備えることによって、この問題を回避することができる。
上述の実施形態では、ライトドライバ５およびセンスアンプ６は、隣接する２つの列ごとに設けられ、隣接する２つの列のビット線対ＢＴ，ＢＢと接続することとしたが、これに限定するものではない。ライトドライバ５およびセンスアンプ６が隣接する３つ以上の列ごとに設けられ、隣接する３つ以上の列のビット線対ＢＴ，ＢＢと接続するものとしてもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１，５００，ＭＣ メモリセル、３ プリチャージ回路、４ カラムセレクタ、５ ライドドライバ、６ センスアンプ、１０，１１，１３ アシストドライバ、２１ 制御回路・アドレスデコーダ、２２，５０２ ワード線ドライバ、６２，９８ メモリアレイ、１００，２００，３００，１０００ 半導体装置、ＢＴ，ＢＢ ビット線、ＷＬ ワード線、ＮＡＮ１〜ＮＡＮ３ ＮＡＮＤ回路、ＩＶ１〜ＩＶ８ インバータ、Ｐ１〜Ｐ８，Ｐ２０，４１，４２ ＰＭＯＳトランジスタ、Ｎ１〜Ｎ８，Ｎ２０，Ｎ２１，４３〜４６ ＮＭＯＳトランジスタ、ＮＷ ウェル、ＭＶＫ メモリセル電源配線、ＭＧＬ メモリセル接地配線。

Claims (11)

  1. 行列状に配置された複数のメモリセルを含むメモリアレイと、
    前記メモリアレイの各行に対応して設けられたワード線と、
    前記ワード線の一端に接続されて、対応する行が選択されたときに、前記ワード線の一端を第１の電源に接続することによってワード線を活性化するワード線ドライバと、
    前記ワード線の他端に接続されて、前記ワード線の他端の電圧に応じて、前記ワード線の他端を前記第１の電源に接続するアシストドライバと、
    を備え、
    前記アシストドライバは、
    前記第１の電源と前記ワード線の他端との間に設けられたＰＭＯＳトランジスタと、
    前記ワード線の他端に接続された遅延回路と、
    一方の入力が前記ワード線の他端に接続され、他方の入力が前記遅延回路の出力を受け、出力が前記ＰＭＯＳトランジスタのゲートに接続されたＮＡＮＤ回路と、
    を含む、半導体装置。
  2. 前記遅延回路は、奇数個の直列接続されたインバータからなる、請求項１記載の半導体装置。
  3. 前記ワード線ドライバは、出力が、前記ワード線の一端に接続されるインバータを含む、請求項１記載の半導体装置。
  4. 前記メモリセルは、ＳＲＡＭセルである、請求項１記載の半導体装置。
  5. 前記メモリセルは、横長型セルである、請求項４記載の半導体装置。
  6. 前記メモリアレイの各列に対応して設けられたビット線対と、
    隣接する複数の列のビット線対と接続され、前記メモリセルへのデータの書込み時に、前記隣接する複数の列のうちの選択された列のビット線対へ書込みデータに応じた電圧を出力する、請求項１記載の半導体装置。
  7. 前記メモリアレイの各列に対応して設けられたビット線対と、
    隣接する複数の列のビット線対と接続され、前記メモリセルからのデータの読出し時に、前記隣接する複数の列のうちの選択された列のビット線対の電圧を増幅するセンスアンプとを備える、請求項１記載の半導体装置。
  8. 行列状に配置された複数のメモリセルを含むメモリアレイと、
    前記メモリアレイの各行に対応して設けられたワード線と、
    前記ワード線の一端に接続されて、対応する行が選択されたときに、前記ワード線の一端を第１の電源に接続するワード線ドライバと、
    前記第１の電源と前記ワード線の他端との間に設けられたＰＭＯＳトランジスタと、
    前記ワード線の他端に接続された遅延回路と、
    一方の入力が前記ワード線の他端に接続され、他方の入力が前記遅延回路の出力を受け、出力が前記ＰＭＯＳトランジスタのゲートに接続されたＮＡＮＤ回路と、
    を備え、
    前記ＰＭＯＳトランジスタは、前記ワード線の立ち上がり時に、前記ワード線の他端の電圧が所定値まで増加するとオンとなり、前記ワード線の立下り時に、制御信号によってオフとなる、半導体装置。
  9. 前記遅延回路は、奇数個の直列接続されたインバータからなる、請求項８記載の半導体装置。
  10. 行列状に配置された複数のメモリセルを含むメモリアレイと、
    前記メモリアレイの各行に対応して設けられたワード線と、
    前記ワード線の一端に接続されて、対応する行が選択されたときに、前記ワード線の一端を第１の電源に接続するワード線ドライバと、
    前記第１の電源と前記ワード線の他端との間に設けられたＰＭＯＳトランジスタと、
    前記ワード線の他端に接続された遅延回路と、
    一方の入力が前記ワード線の他端に接続され、他方の入力が前記遅延回路の出力を受け、出力が前記ＰＭＯＳトランジスタのゲートに接続されたＮＡＮＤ回路と、
    を備え、
    前記ＰＭＯＳトランジスタは、前記ワード線の立ち上がり時に、前記ワード線の他端の電圧が所定値まで立ち上がった時から所定時間だけロウレベルとなるワンショットパルスによって、オンとなる、半導体装置。
  11. 前記遅延回路は、奇数個の直列接続されたインバータからなる、請求項１０記載の半導体装置。
JP2015179683A 2015-09-11 2015-09-11 半導体装置 Active JP6469554B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015179683A JP6469554B2 (ja) 2015-09-11 2015-09-11 半導体装置
US15/212,162 US9721647B2 (en) 2015-09-11 2016-07-15 Semiconductor device
CN201610704791.5A CN106531206B (zh) 2015-09-11 2016-08-22 半导体器件
US15/627,535 US10255970B2 (en) 2015-09-11 2017-06-20 Semiconductor device
US16/145,342 US10354722B2 (en) 2015-09-11 2018-09-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179683A JP6469554B2 (ja) 2015-09-11 2015-09-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2017054570A JP2017054570A (ja) 2017-03-16
JP2017054570A5 JP2017054570A5 (ja) 2018-06-28
JP6469554B2 true JP6469554B2 (ja) 2019-02-13

Family

ID=58238935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179683A Active JP6469554B2 (ja) 2015-09-11 2015-09-11 半導体装置

Country Status (3)

Country Link
US (3) US9721647B2 (ja)
JP (1) JP6469554B2 (ja)
CN (1) CN106531206B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6469554B2 (ja) * 2015-09-11 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置
US9786363B1 (en) * 2016-11-01 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Word-line enable pulse generator, SRAM and method for adjusting word-line enable time of SRAM
US10943645B2 (en) * 2018-07-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd Memory device with a booster word line
JP7270451B2 (ja) 2019-04-26 2023-05-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の駆動方法
JP2021108307A (ja) * 2019-12-27 2021-07-29 キオクシア株式会社 半導体記憶装置
US11170830B2 (en) * 2020-02-11 2021-11-09 Taiwan Semiconductor Manufacturing Company Limited Word line driver for low voltage operation
KR20220058284A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 워드 라인 보조 셀을 갖는 셀 어레이를 포함하는 집적 회로
US11521670B2 (en) * 2020-11-12 2022-12-06 Micron Technology, Inc. Word lines coupled to pull-down transistors, and related devices, systems, and methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55150189A (en) 1979-05-10 1980-11-21 Nec Corp Memory circuit
JPS60226095A (ja) * 1984-04-25 1985-11-11 Hitachi Micro Comput Eng Ltd 半導体記憶装置
JPS63276793A (ja) * 1987-05-07 1988-11-15 Nec Ic Microcomput Syst Ltd ワ−ド線駆動回路
JPH06203579A (ja) * 1993-01-08 1994-07-22 Fujitsu Ltd 出力回路及び記憶装置
JP3908493B2 (ja) * 2001-08-30 2007-04-25 株式会社東芝 電子回路及び半導体記憶装置
JP4439167B2 (ja) * 2002-08-30 2010-03-24 株式会社ルネサステクノロジ 半導体記憶装置
US7064981B2 (en) * 2004-08-04 2006-06-20 Micron Technology, Inc. NAND string wordline delay reduction
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4631743B2 (ja) 2006-02-27 2011-02-16 ソニー株式会社 半導体装置
US7379354B2 (en) * 2006-05-16 2008-05-27 Texas Instruments Incorporated Methods and apparatus to provide voltage control for SRAM write assist circuits
US7733686B2 (en) * 2006-12-30 2010-06-08 Texas Instruments Incorporated Pulse width control for read and write assist for SRAM circuits
US8014226B2 (en) * 2009-12-22 2011-09-06 Arm Limited Integrated circuit memory with word line driving helper circuits
JP2014067942A (ja) * 2012-09-27 2014-04-17 Toshiba Corp 不揮発性半導体記憶装置
JP2014099225A (ja) 2012-11-14 2014-05-29 Renesas Electronics Corp 半導体装置
JP6469554B2 (ja) * 2015-09-11 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN106531206B (zh) 2022-05-27
US10354722B2 (en) 2019-07-16
JP2017054570A (ja) 2017-03-16
US20190035456A1 (en) 2019-01-31
US10255970B2 (en) 2019-04-09
US20170287553A1 (en) 2017-10-05
CN106531206A (zh) 2017-03-22
US20170076785A1 (en) 2017-03-16
US9721647B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6469554B2 (ja) 半導体装置
JP4553185B2 (ja) 半導体集積回路装置
US7697320B2 (en) Semiconductor memory device
TWI415126B (zh) 半導體記憶體
JP2009070480A (ja) 半導体記憶装置
JP4598420B2 (ja) 半導体記憶装置、及びタイミング制御方法
US20130258794A1 (en) Memory device having control circuitry for sense amplifier reaction time tracking
US8144523B2 (en) Semiconductor storage device
JP2012128895A (ja) 半導体記憶装置
JP2008219232A5 (ja)
JP4245147B2 (ja) 階層ワード線方式の半導体記憶装置と、それに使用されるサブワードドライバ回路
US7489581B2 (en) Semiconductor memory
JP5586038B2 (ja) 半導体集積回路装置
JP5456571B2 (ja) 半導体集積回路装置
JP5867275B2 (ja) 半導体記憶装置およびそのデータ書き込み方法
US8125820B2 (en) Semiconductor memory device
TWI751845B (zh) 記憶體裝置以及用於操作記憶體裝置的方法
US20230282274A1 (en) Memory device and method of operating the same
JP7270451B2 (ja) 半導体装置および半導体装置の駆動方法
JP2015111489A (ja) 半導体集積回路装置
JP2013041663A (ja) 半導体集積回路装置
JP2014139860A (ja) 半導体集積回路装置
JP2006085785A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190116

R150 Certificate of patent or registration of utility model

Ref document number: 6469554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150