JP5003044B2 - 固体撮像素子の製造方法 - Google Patents

固体撮像素子の製造方法 Download PDF

Info

Publication number
JP5003044B2
JP5003044B2 JP2006197659A JP2006197659A JP5003044B2 JP 5003044 B2 JP5003044 B2 JP 5003044B2 JP 2006197659 A JP2006197659 A JP 2006197659A JP 2006197659 A JP2006197659 A JP 2006197659A JP 5003044 B2 JP5003044 B2 JP 5003044B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
solid
single crystal
conversion layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006197659A
Other languages
English (en)
Other versions
JP2008028057A (ja
Inventor
律夫 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006197659A priority Critical patent/JP5003044B2/ja
Publication of JP2008028057A publication Critical patent/JP2008028057A/ja
Application granted granted Critical
Publication of JP5003044B2 publication Critical patent/JP5003044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、シリコン基板を用いた固体撮像素子に関し、特にセンサの開口率を大幅に拡大でき、感度向上が可能な積層型固体撮像素子において、残像やダークを低減できる構造の固体撮像素の製造方法に関する。
従来より、CCDやCMOSといったイメージセンサにおいて、信号電荷の蓄積部や読み出し、転送部を形成したシリコン基板チップの上面に光電変換層や透明電極を設けた積層型固体撮像素子が知られている。例えば東芝社等が提案しているPSID構造(Photo conductive layered Solid-state Imaging Device)が一例であるが、この構造に限定するものではない(例えば非特許文献1参照)。
この積層型固体撮像素子では、一般的にCCDなどの信号電荷読み出し部の上部に光電変換層を積層することで、そのセンサの開口率をほとんど100%に近くすることができるため、感度は大幅に向上でき、固体撮像素子の微細化に対しては有効と考えられる。
また、上記提案において、光電変換部にアモルフォスSiを使用している。アモルフォスSi薄膜の光吸収特性は、人間の目の分光特性と非常に類似し、更にCCDやCMOSセンサのシリコンプロセスとの整合性もよく、容易にイメージセンサの上層部に積層することができることによるが、残像やダーク特性が悪く、高画質化ができない問題がある。
以下、具体的な従来例を図面を用いて説明する。
図6は、従来技術であるPSID構造を適用した固体撮像素子の一例を示す断面図である。
図において、p型シリコン基板1の表面部に、n層(現実的にはn+及びn++層)からなる電荷蓄積部2、n層からなるCCD埋め込みチャネル(V−CCD)3、p+層からなるチャネルストップ(C/S)層4が形成され、CCD埋め込みチャネル3上には転送電極5が形成されている。
転送電極5の一部は、電荷蓄積部2の上まで伸びており、信号電荷読出し部を兼ねている(図6では、読出し、転送電極としている)。これらの上には、SiO等の層間絶縁膜6が形成され、その上には電荷蓄積部2に接続されたタングステンシリサイド(WSi)等の画素電極7が形成されている。そして、全面にBPSG等の絶縁膜8を形成して平坦化後に、画素電極7と接続されたチタン等からなる下部電極9が形成されている。更にこの上部に光電変換層10をアモルファスシリコンにて形成し、その上にはITO等の透明電極11が形成されている。
2/3インチ200万画素スタックCCD:井上他,`94.03.03,テレビジョン学会技術報告
しかしながら、上記従来技術では、光電変換層10がアモルファスシリコンで形成されているために、アモルファスシリコン内の高密度の局在準位(ギャップ準位)が画質悪化の要因となってしまう欠点がある。
すなわち、ギャップ準位は、光などの外部要因により自由キャリアが増加された状態においては、キャリアのトラップ準位として作用する。そして、外部要因が除去された場合には、トラップされたキャリアが熱励起により伝導キャリアとして作用するようになる。このため、外部要因に対して、電流の緩和時定数が大きな値をもつことにより、固体撮像素子の画質としては残像として問題となったり、暗電流成分として問題となったりする。
そこで本発明は、残像やダーク、暗電流特性を改良し、高画質化を達成できる固体撮像素子の製造方法を提供することを目的とする。
上述の目的を達成するため、本発明の固体撮像素子の製造方法は、半導体基板に信号電荷蓄積部、信号電荷読み出し部、及び信号電荷転送部を形成する工程と、前記半導体基板の上層部に信号電荷蓄積部と電気的に接続される画素電極を形成する工程と、前記画素電極上に平坦化絶縁膜を介して下部電極を形成し、前記下部電極上に単結晶シリコンウェハを直接接合技術によって接合することにより、シリコン単結晶からなる光電変換層を形成する工程と、前記光電変換層上に透明電極を形成する工程と、前記半導体基板上に前記単結晶シリコンウェハを直接接合した後、前記シリコン単結晶からなる前記光電変換層を各画素毎に絶縁する分離領域を形成する工程とを有することを特徴とする。
本発明の固体撮像素子の製造方法によれば、シリコン基板を用いた積層型固体撮像素子において、光電変換層をシリコン単結晶より形成することから、光電変換領域内のギャップ準位を大幅に低減でき、感度の維持とギャップ準位に起因する残像やダーク、暗電流特性を改良し、高画質化を達成できる効果がある。
また、光電変換層を単結晶シリコンウェハの直接接合技術や薄膜化技術によって形成することにより、容易かつ安定的に作製できる。
また、光電変換層に、各画素毎に光電変換層を絶縁分離する遮光性をもった分離領域を設けることにより、混色防止や集光率(感度)の向上を実現できる。
更に、光電変換層の上部にキャリア注入阻止層を設けることにより、より有効に残像や
暗電流の発生を抑制できる。
本発明の実施の形態は、従来技術で説明した光電変換部のアモルファスシリコンを単結晶シリコンにて形成するようにしたものである。その具体的な手法としては、まず、下部電極をポリシリコン膜で形成し、この膜と光電変換層となる単結晶シリコンウェハとを直接接合技術にて接合させた後に、このシリコンウェハを所望の厚さに薄膜化して光電変換部を形成する。なお、直接接合技術に関する一般的な内容は、例えば、新保、応用物理56,P337(1987)等に開示される。
このような構造により、アモルフォスシリコン中のギャップ準位に起因する電子トラップが改善することで、固体撮像素子の残像やダークが改善される。
図1は本発明の実施の形態による固体撮像素子の構造を示す断面図である。
図示のように、本例の固体撮像素子は、p型シリコン基板21の表面部に、n層からなる電荷蓄積部22、n層からなるCCD埋め込みチャネル(V−CCD)23、p+層からなるチャネルストップ(素子分離)層24が形成され、CCD埋め込みチャネル23上にはポリシリコン(Poly-Si)からなる転送電極25が形成されている。
転送電極25の一部は、電荷蓄積部22の上まで伸びており、信号電荷読出し部を兼ねている。これらの上には、SiO等の層間絶縁膜26が形成され、その上には電荷蓄積部22に接続されたタングステンシリサイド(WSi)やタングステン(W)等の画素電極27が形成されている。
そして、全面にBPSGやHDP−CVD等の絶縁膜28を形成して平坦化後に、画素電極27と接続されたポリシリコンからなる下部電極31が形成されている。この下部電極31には、電極間分離のために、電極と電極の間にSiOやSiN等の絶縁膜30が形成されている。
この上部に直接接合技術で、シリコン単結晶ウェハを接合面29にて接合後、所望の厚さの光電変換層32を得るために薄膜化し、この光電変換層32の上にはITO等の透明電極33が形成されている。なお、直接接合する前の下部電極31の表面は平坦性が良くないと接合が不十分になるので、必要に応じて、接合前にエッチバック法やCMP法による平坦化を施すことが望ましい。
図2は本発明の別の実施の形態による固体撮像素子の構造を示す断面図である。
図示のように、本例の固体撮像素子は、画素間の混色防止と集光率向上のために、光電変換領域の画素間に仕切り40をSiNで形成していて、これが下部電極31間の絶縁(図1の絶縁膜30)も兼ねている。なお、本例では、画素間の仕切り40をSiNにて形成しているが、SiNは絶縁性的には問題ないが、光学的な遮光性や反射性は十分でなく、より遮光性(反射率が大、透過率小)が高い膜が好ましいため、例えば、複数膜による積層構造にて形成しても良い。
なお、その他の構成は、図1に示すものと同様であるので、同一部材に同一符号を付して説明は省略する。
また、図1や図2には記載されていないが、単結晶シリコンの光電変換層32の上で、かつ透明電極33の下に、キャリア阻止膜(例えば、SiC膜等)を形成しても良い。例えば、透明電極(ITO)直下にp型のアモルファス炭化シリコンを形成すると、外部電極からのキャリア(電子)注入を阻止する層として作用する可能性がある。ただし、これらの作用は、阻止膜と光電変換層とのバンドギャップの大小関係で決まるので、これらの関係を最適化する必要がある。
図3〜図5は、本実施の形態による固体撮像素子の製造方法の例を示す断面図であり、図3、図4は図1に示した例の製造方法、図3、図5は図2に示した例の製造方法を示している。
まず、図1に示した例の製造方法を説明する。まず、図3Aに示すように、p型シリコン基板21の表面部に絶縁膜26を形成後、n層からなる電荷蓄積部22、n層からなるCCD埋め込みチャネル(V−CCD)23、p+層からなるチャネルストップ(C/S)層24をリソグラフィ法とイオン注入法によって部分的に形成する。なお、図ではイオン注入用レジスト51をパターニングしてイオン注入を行っている様子を示している。
次に、図3B〜Cに示すように、ポリエッチング用レジスト52のパターニングにより、読出しと転送のためのポリシリコン(Poly-Si)からなる電極25を部分的に形成後、SiO等の層間絶縁膜26にて覆い、その上に電荷蓄積部22に接続されたタングステンシリサイド(WSi)やタングステン(W)等の画素電極27を形成する。そして、平坦化のために全面にBPSGやHDP−CVD等の絶縁膜28を形成(必要に応じて、エッチバック法やCMP法による平坦化も施す)し、画素電極27と接続された、ポリシリコン等からなる下部電極31を形成する。また、図3Dは、下部電極31をエッチバックやCMP法にて平坦化した例である。
次に、図4Eに示すように、下部電極31を電気的に分離するために、画素間のポリシリコンを、リソグラフ法とドライエッチ法により部分的に除去し、SiOやSi等の絶縁膜30をCVD法で堆積させる。そして、エッチバック法やCMP法により、平坦化し、下部電極31の上部には絶縁膜30が残らないようにする。また、この時の下部電極31の表面のミクロ的な平坦度(表面粗さ)は、その後の直接接合時の強度やボイド回避に大きく影響するので、十分に配慮する。
続いて光電変換層32となる単結晶シリコンウェハ32a、または下部電極31の表面を親水性処理(例えば、アンモニアと過酸化水素水と水の混合液による洗浄)を行い、お互いに鏡面とされた主面(接合面29)同士を密着させて、この状態で、例えば1100°Cで1時間のアニールを行うことによって、直接接合することができる。また、この場合、静電圧着を行えば、より低温で、簡便でかつ強固な密着力を得ることができる。なお、接合前29の親水性処理は単結晶シリコンウェハと下部電極表面の両方に行っても良い。
次に、図4Fに示した通り、所望の厚さの光電変換層32を得るために、単結晶シリコンウェハ32aの裏面側(接合面とは反対側)から、研削及び研磨、例えば機械的化学的研磨(いわゆるメカノケミカル・ポリッシング)を行う。また、必要に応じてエッチング法を組合せてもよく、この例では、結果的に約6μmにしている(図4G)。続いて、光電変換層32の上に、ITO等の透明電極33を形成する。
次に、図2に示した例の製造方法について説明する。まず、図3A〜Dは上述した通りの工程で図3Dの構造を形成後、続いて図5I、Jに示すように、下部電極(ポリシリコン電極等)31の間に、SiOやSi等の絶縁膜を形成しないで、シリコン単結晶ウェハ32aと下部電極31を直接接合させ、所望の厚さの光電変換層32を得るために薄膜化する。この時の具体的なやり方は、図4E、Fにて上述した通りである。
次に、図5Kに示すように、リソグラフ法とドライエッチ法により、光電変換層32及び下部電極31の画素間部を部分的に除去(下部電極下の絶縁層まで溝を形成し、下部電極が画素毎に完全に絶縁させるようにする)し、この溝に絶縁膜SiをCVD法にて形成する。更にSiもエッチバックやCMP法等によって平坦化し、シリコン単結晶の光電変換層32を全面露出後、その上にITO等の透明電極33を形成する。
この構造は、画素間の混色防止と集光率向上のために有効なだけではなく、直接接合時に、その接合面に図4Eに示したような絶縁膜が部分的にないため、接合強度の向上が期待できる。
また、図5には記載してないが、単結晶シリコンの光電変換層の上でかつ透明電極の下に、キャリア阻止膜(例えば、SiC膜等)を形成しても良い。例えば、図5Kで溝に絶縁膜SiをCVD法にて形成し、エッチバックやCMP法等により、溝以外の領域の絶縁膜Siを除去した後に、p型のアモルファス炭化シリコンを形成すると、外部電極からのキャリア(電子)注入を阻止する層として作用する可能性がある。ただし、これらの作用は、阻止膜と光電変換層とのバンドギャップの大小関係で決まるので、これらの関係を最適化する必要がある。
更に、上記例以外に、カラー化のためにオンチップカラーフィルターを光電変換層の上部(直上とは限らない)に形成する場合や、オンチップレンズをその上部に形成する場合もある。更に、上記例は、積層CCDに関しての実施例であるが、本発明は当然CMOSセンサにおける積層構造にも適用できる。
本発明の実施の形態による固体撮像素子の構造を示す断面図である。 本発明の実施の形態による別の固体撮像素子の構造を示す断面図である。 図1及び図2に示す固体撮像素子の製造方法の例を示す断面図である。 図1に示す固体撮像素子の製造方法の例を示す断面図である。 図2に示す固体撮像素子の製造方法の例を示す断面図である。 従来技術による固体撮像素子の構造を示す断面図である。
符号の説明
21……p型シリコン基板、22……電荷蓄積部、23……CCD埋め込みチャネル、24……チャネルストップ層、25……転送電極、26……層間絶縁膜、27……画素電極、28……絶縁膜、29……接合面、30……絶縁膜、31……下部電極、32……光電変換層、33……透明電極。

Claims (5)

  1. 半導体基板に信号電荷蓄積部、信号電荷読み出し部、及び信号電荷転送部を形成する工程と、
    前記半導体基板の上層部に信号電荷蓄積部と電気的に接続される画素電極を形成する工程と、
    前記画素電極上に平坦化絶縁膜を介して下部電極を形成し、前記下部電極上に単結晶シリコンウェハを直接接合技術によって接合することにより、シリコン単結晶からなる光電変換層を形成する工程と、
    前記半導体基板上に前記単結晶シリコンウェハを直接接合した後、前記シリコン単結晶からなる前記光電変換層を各画素毎に絶縁する分離領域を形成する工程と、
    前記光電変換層上に透明電極を形成する工程とを有する
    ことを特徴とする固体撮像素子の製造方法。
  2. 前記直接接合は、前記単結晶シリコンウェハを前記下部電極上に密着させてアニール処理することにより行い、更に単結晶シリコンウェハを薄膜化して光電変換層を形成すること特徴とする請求項記載の固体撮像素子の製造方法。
  3. 前記半導体基板と前記単結晶シリコンウェハとの直接接合は静電圧着により行う請求項に記載の固体撮像素子の製造方法。
  4. 前記光電変換層の分離領域は、電気的絶縁性に加えて光学的な遮光性を有していることを特徴とする請求項記載の固体撮像素子の製造方法。
  5. 前記光電変換層の上部にキャリア注入阻止層を形成する工程を有することを特徴とする請求項記載の固体撮像素子の製造方法。
JP2006197659A 2006-07-20 2006-07-20 固体撮像素子の製造方法 Expired - Fee Related JP5003044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006197659A JP5003044B2 (ja) 2006-07-20 2006-07-20 固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197659A JP5003044B2 (ja) 2006-07-20 2006-07-20 固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008028057A JP2008028057A (ja) 2008-02-07
JP5003044B2 true JP5003044B2 (ja) 2012-08-15

Family

ID=39118403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197659A Expired - Fee Related JP5003044B2 (ja) 2006-07-20 2006-07-20 固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP5003044B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170097748A (ko) * 2014-12-19 2017-08-28 쥐-레이 스위츨란드 에스에이 모놀리식 cmos 통합된 픽셀 검출기와, 다양한 적용예를 포함하는 입자 검출 및 이미지화를 위한 시스템 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280677A (ja) * 1991-03-08 1992-10-06 Sony Corp 積層型固体撮像装置
JP2006186118A (ja) * 2004-12-28 2006-07-13 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置

Also Published As

Publication number Publication date
JP2008028057A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
JP5369441B2 (ja) 固体撮像素子
US7981769B2 (en) Solid-state imaging device and method for manufacturing the same
JP5810551B2 (ja) 固体撮像装置、および、その製造方法、電子機器
TWI406403B (zh) 固態攝像裝置及其製造方法
TWI332262B (en) Method for manufacturing cmos image sensor using spacer etching barrier film
US7935560B2 (en) Imagers having electrically active optical elements
US20100163941A1 (en) Image sensor and method for manufacturing the same
JP2007324248A (ja) 撮像装置
WO2017173637A1 (zh) 采用背面深沟槽隔离的背照式图像传感器的制作方法
JP2009188068A (ja) 固体撮像素子およびその製造方法、電子情報機器
US7750366B2 (en) Solid-state imaging element and method for manufacturing the same
US9812482B2 (en) Frontside illuminated (FSI) image sensor with a reflector
JP4337371B2 (ja) 固体撮像素子および固体撮像素子の製造方法
JP5003044B2 (ja) 固体撮像素子の製造方法
WO2008018329A1 (fr) Dispositif d'imagerie à semi-conducteur et son procédé de fabrication, et dispositif d'information électronique
WO2020189472A1 (ja) 半導体装置および半導体装置の製造方法
US7642582B2 (en) Imagers having electrically active optical elements
JP2005340498A (ja) 固体撮像素子
JP2009176950A (ja) 固体撮像素子及びその製造方法
JP2009129931A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP4470409B2 (ja) 固体撮像素子の製造方法
JP5136524B2 (ja) 固体撮像装置およびその製造方法
JP2006278690A (ja) 固体撮像素子の製造方法および固体撮像素子
JP2010239002A (ja) 固体撮像装置およびその製造方法および撮像装置
JP2006269799A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090817

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees