JP5001435B2 - 出力回路網を最小にした３ウェイドハティ増幅器 - Google Patents

Description

本発明は、増幅器入力端及び増幅器出力端を有する３ウェイドハティ増幅器を具える電子装置であって、ドハティ増幅器は、主ステージと、第１のピークステージと、第２のピークステージとを有し、且つこのドハティ増幅器は、前記増幅器入力端を前記主ステージの第１の入力端と、前記第１のピークステージの第２の入力端と、前記第２のピークステージの第３の入力端とに接続する入力回路網を有し、又このドハティ増幅器は、前記主ステージの第１の出力端と、前記第１のピークステージの第２の出力端と、前記第２のピークステージの第３の出力端とを、前記増幅器出力端に接続する出力回路網を有している電子装置に関するものである。

既知のように、旧来のドハティ増幅器は、出力能力が同じで互いに並列に配置された２つの増幅ステージを有する。これらの増幅ステージのうちの第１の増幅ステージ(主ステージ)はＡＢ級増幅器モードで動作し、第２の増幅ステージ（ピークステージ）はＣ級増幅器モードで動作する。これらのステージは、これらの入力端で且つこれらの出力端で９０°移相回路網により分離されている。出力移相回路網は、主ステージの最適負荷インピーダンスＲＬ_m に等しくする必要がある特定の特性インピーダンスＺ_o を有する。入力信号は２つの増幅ステージを駆動するように分離され、“インピーダンスインバータ”又は“ドハティ結合器”として既知の加算回路網は、
ａ）２つの出力信号を合成する、
ｂ）２つの出力信号間の位相差を補正する、
ｃ）主ステージの出力側から見たインピーダンスに対して反転されたインピーダンスをドハティ増幅器の出力端に生ぜしめる
ように動作する。

旧来のドハティ増幅器は、主ステージと単一のピークステージとを有する、いわゆる２ウェイ増幅器である。マルチウェイ（又はＮウェイ）ドハティ増幅器は、主ステージと複数のピークステージとを有し、これらは互いに並列に動作する。マルチウェイドハティシステムの利点は、効率のピーク点間で効率の著しい降下を呈さずに、バックオフレベルを、対称的な２ウェイ設計をかなり超えて伸ばすということである。その結果、効率の改善は、対称的な２ウェイドハティ増幅器の場合のように６dBの電力バックオフではなく、１２dBの電力バックオフで可能となる。現在、１２dBの出力バックオフは、３Ｇ‐ＬＴＥ（第三世代長期発展）システムや、ＷｉＭＡＸ（ワイマックス；無線通信技術規格の１つ）システムのような新たな通信システムにより要求されている。旧来の３ウェイドハティでは、主ステージの出力端とその第１のピークステージの出力端との間に、且つ第１のピークステージの出力端と追加のピークステージの出力端との間にも１／４波長ラインが必要となる。このことが、このようなドハティシステムの設計を極めて複雑としている。更に、このような設計では、これらのラインを収容するためのスペースを大きくする必要があり、量産したサンプルは極めて矛盾する動作を呈するおそれがある。

主ステージとピークステージとは代表的に、これらのステージの各々としてそれぞれ電力トランジスタを用いて構成されている。

IEEE Transactions on Microwave Theory and Techniques, Vol.55, No.5の８６６〜８７９頁

（主ステージ及び単一のピークステージを有する）２ウェイドハティ増幅器の効率は、第２のピークステージを加えてこの２ウェイドハティ増幅器を３ウェイドハティ増幅器に拡張させることにより高めることができる。このようにすることにより、主として、入力信号のピーク対平均比を大きくしうるという利点が得られる。この従来の３ウェイドハティ増幅器に対する課題は、主ステージの負荷ライン変調が、ある電力レベルで停止し、これにより主ステージを著しい飽和状態にし、従って、ドハティ増幅器の入力端及び出力端間の直線性を著しく劣化させる。この直線性の著しい劣化を回避する代表的な方法は、入力端で複雑な駆動プロファイルを用いる方法であるが、これにより入力スプリッタの複雑性を高めてしまう。他の課題は、主ステージ及びピークステージが同じ構造を有する場合に、対称的な２ウェイドハティ増幅器に比べての改善がほんの僅かであるということである。従って、設計者は、トランジスタのサイズを異ならせることを強いられ、その結果、装置選択手順を複雑にする。

ここで、２００７年５月に発行された文献“IEEE Transactions on Microwave Theory and Techniques”, Vol.55, No.5の８６６〜８７９頁に記載された論文“A Mixed-Signal Approach Towards Linear and Efficient N-Way Doherty Amplifiers ”（W.C. Edmund Neo, Jawad Qureshi, Marco J. Pelk, John R. Gajadharsing 及びLeo C.N. de Vreede氏著）を参照する。この文献では、著者がＮウェイドハティ増幅器の出力回路網を（Ｎ＋１）ポート回路網としてモデリングしている。このモデリングによれば、（Ｎ−１）個の選択自由な高効率電力バックオフ点の所定の組に対し、出力回路網の適切なパラメータや駆動電流の関連する機能的作用を見いだすことができる。この場合、ドハティ増幅器の全出力電力が入力電力に直線的に依存する（又は入力電圧の二乗に比例する）ようにする必要があり、同時に全ドレイン効率をピークレベル及びＮ−１個のバックオフ電力レベルで最大化する必要がある。

本発明者は、３ウェイドハティ増幅器の汎用の出力回路網をモデリングするのに４ポート回路網を考慮する。出力回路網は、全体として、（虚数部を有する複素変換と相違して）実変換が、主ステージの出力端と、一方ではピークステージの出力端、他方ではドハティ増幅器の出力端との間で達成されるように構成するのが好ましい。ドハティ増幅器の負荷としては、抵抗、すなわち、実数値の負荷を考慮する。変換に虚数部が含まれる場合には、電力効率は減少するおそれがある。このことは、補償素子を加えることにより補償することができるが、このようにすることは、設計の複雑性及び費用を高める原因となるであろう。本発明者は特に、出力回路網の構成素子の個数を最小にすることをも目的とするものである。

上述したモデリングが、入力回路網に簡単な受動スプリッタを用い、且つ実例では出力回路網を構成するのに最小数の構成素子を用いることにより、出力回路網が全ダイナミックレンジに亘って負荷ライン変調を可能にするようにしたＮウェイドハティ増幅器を本発明者が考えつくように導いたものである。本発明者は、この一般的な概念を、１／４波長伝送ラインの例及び集中素子の例における３ウェイドハティ増幅器にも適用させる。

本発明者は特に、請求項１に記載した電子装置を提供する。本発明の電子装置は、増幅器入力端及び増幅器出力端を有するＮウェイドハティ増幅器を具える。数値Ｎは２よりも大きい整数とする。このＮウェイドハティ増幅器は、１つの主ステージと、規則的な配列の（Ｎ−１）個のピークステージとを有する。これら（Ｎ−１）個のピークステージには、少なくとも第１のピークステージ及び第２のピークステージが存在する。このＮウェイドハティ増幅器は、前記増幅器入力端を前記主ステージの第１の入力端とそれぞれの前記ピークステージのそれぞれの入力端とに接続する入力回路網を有する。このＮウェイドハティ増幅器は、一方では、前記主ステージの第１の出力端を、他方では前記規則的な配列の（Ｎ−１）個のピークステージのうちのそれぞれのピークステージのそれぞれの出力端を、増幅器出力端に接続する出力回路網を有する。この出力回路網は、前記主ステージが受ける第１のインピーダンスであって、この主ステージの第１の出力端と前記増幅器出力端との間で９０°の第１の移相を達成するようにした当該第１のインピーダンスを構成している。この出力回路網は、前記規則的な配列の（Ｎ−１）個のピークステージのうちのそれぞれのピークステージが受けるそれぞれの他のインピーダンスであって、それぞれのピークステージの出力端と前記増幅器出力端との間にそれぞれ他の移相を達成するようにした当該他のインピーダンスを構成している。前記ピークステージのうちの特定のピークステージに対する前記他の移相のうちの各特定の移相が、前記ピークステージのうちで前記規則的な配列で次の他のピークステージの他の更なる移相よりも９０°だけ大きくなるようにする。前記入力回路網は、前記増幅器入力端と前記主ステージの前記第１の入力端との間で９０°の（Ｎ−２）倍の第２の移相を達成する第２のインピーダンスを構成している。前記入力回路網は、前記増幅器入力端とそれぞれのピークステージのそれぞれの入力端との間で追加の移相をそれぞれ達成するそれぞれの追加のインピーダンスを構成している。前記ピークステージのうちの特定のピークステージに対する前記追加の移相のうちの各特定の移相は、前記規則的な配列で前記ピークステージのうちの前のピークステージの追加の移相よりも９０°だけ大きくなっている。前記増幅器入力端と前記第１のピークステージとの間の追加の移相は０°であるようにする。

一例では、前記第１のインピーダンス、前記第２のインピーダンス、前記他のインピーダンス及び前記追加のインピーダンスの各々を、それぞれ１／４波長伝送ラインを以て構成する。

本発明の一例の電子装置は、増幅器入力端及び増幅器出力端を有する３ウェイドハティ増幅器を具える。この３ウェイドハティ増幅器は、１つの主ステージと、第１のピークステージと、第２のピークステージとを有する。この３ウェイドハティ増幅器は、前記増幅器入力端を前記主ステージの第１の入力端と、前記第１のピークステージの第２の入力端と、前記第２のピークステージの第３の入力端とに接続する入力回路網を有する。この３ウェイドハティ増幅器は、前記主ステージの第１の出力端、前記第１のピークステージの第２の出力端及び前記第２のピークステージの第３の出力端を増幅器出力端に接続する出力回路網を有する。この出力回路網は、前記主ステージが受ける第１のインピーダンスであって、この主ステージの第１の出力端と前記増幅器出力端との間で９０°の第１の移相を達成するようにした当該第１のインピーダンスと、前記第１のピークステージが受ける第２のインピーダンスであって、前記第２の出力端と前記増幅器出力端との間で１８０°の第２の移相を達成するようにした当該第２のインピーダンスと、前記第２のピークステージが受ける第３のインピーダンスであって、前記第３の出力端と前記増幅器出力端との間で９０°の第３の移相を達成するようにした当該第３のインピーダンスとを構成している。前記入力回路網は、前記増幅器入力端と前記第１の入力端との間の第４のインピーダンスと、前記増幅器入力端と前記第３の入力端との間の第５のインピーダンスとを有し、これら第４のインピーダンスと第５のインピーダンスとの各々が９０°の移相を達成するようにするのが好ましい。

丁度９０°ではなく、９０°の奇数倍、例えば、２７０°の移相も使用可能であるが、この場合、電力損失をも生じ、帯域幅を減少させる。

本発明の３ウェイドハティ増幅器の伝送ラインの例では、出力回路網が、前記第１の出力端と増幅器出力端との間に接続された第１の１／４波長伝送ラインと、前記第２の出力端と前記第３の出力端との間に接続された第２の１／４波長伝送ラインと、前記第３の出力端と増幅器出力端との間に接続された第３の１／４波長伝送ラインとを以て構成されているようにする。

本発明の集中素子の例では、出力回路網が、前記第１の出力端と信号接地点との間の第１のキャパシタと、前記第２の出力端と信号接地点との間の第２のキャパシタと、前記第３の出力端と信号接地点との間の第３のキャパシタと、前記増幅器出力端と信号接地点との間の第４のキャパシタと、前記第１の出力端と前記増幅器出力端との間の第１のインダクタと、前記第２の出力端と前記第３の出力端との間の第２のインダクタと、前記第３の出力端と前記増幅器出力端との間の第３のインダクタとを具えるようにする。

このようにすることにより、伝送ラインの例と集中素子の例との双方で用いるインピーダンスの値は、主として、選択された電力のバックオフ点に依存する。

従って、本発明によれば、主ステージの出力と、第１のピークステージの出力と、第２のピークステージの出力とを合成して、ダイナミックレンジ全体に亘る負荷ライン変調を可能にするとともに極度の非線形動作を回避する新規な方法が得られる。この合成の新規な方法には簡単な受動素子のスプリッタを使用することが含まれる。この合成の新規な方法によれば、デバイスサイズを３つよりも少なくして大きなバックオフにおける瞬時的な効率を高くしうる。この合成の新規な方法によれば、単一のデバイスサイズのみで６dBのバックオフ及び９．５dBのバックオフにおける瞬時的な効率を高くしうる。

本明細書では、移相を０°、９０°又は１８０°のように数値で表した。これらの数値は、０°、９０°及び１８０°のそれぞれの付近の（小さな）角度範囲であって、ドハティ増幅器のあらゆる実際的な動作使用目的に対し移相が０°、９０°及び１８０°とみなされる数値をとることを意味する角度範囲を含むことを理解すべきである。

図１は、従来の３ウェイドハティ増幅器を示す線図である。 図２は、図１の増幅器の動作を説明するための回路線図である。 図３は、出力回路網を一般的な４ポート回路網としてモデリングしたドハティ増幅器を示す線図である。 図４は、１／４波長伝送ラインを以て構成した本発明のドハティ増幅器を示す線図である。 図５は、図４の増幅器の動作を説明するための回路線図である。 図６は、集中素子を以て構成した本発明のドハティ増幅器を示す線図である。 図７は、本発明のＮウェイドハティ増幅器を示す線図である。

以下、添付図面につき、本発明の実施例を説明する。図面中、同様な又は対応する構成部分を同じ符号で示す。

２ウェイドハティ増幅器の効率は、これを追加のピークステージで拡張し、３ウェイドハティ増幅器を形成することにより高めることができる。従来の３ウェイドハティ増幅器の１つの課題は、主ステージの負荷ライン変調が、ある電力レベルで停止し、主ステージを著しい飽和状態にするとともに、直線性を著しく劣化させる。この点を回避する一方法には、３ウェイドハティ増幅器の入力回路網に複雑な駆動プロファイルを用いる方法があり、この方法によると、入力スプリッタの複雑性を高める。他の課題は、３つのステージを構成するのに同じ３つのトランジスタ装置を用いる場合、対称的な２ウェイドハティ増幅器に対し僅かしか改善されないということである。この場合、設計者は、トランジスタの電力の大きさ（サイズ）を異ならせることを強いられ、その結果、３ウェイドハティ増幅器の個々の構造に対する選択手順を複雑にする。本発明はこれらの双方の課題に対処するものである。

図１は、増幅器入力端１０２と、増幅器出力端１０４と、入力回路網１０６と、出力回路網１０８と、主ステージ１１０と、第１のピークステージ１１２と、第２のピークステージ１１４とを有する従来の３ウェイドハティ増幅器１００を示す線図である。入力回路網は、増幅器入力端１０２で受けた入力信号の電力をステージ１１０と、ステージ１１２と、ステージ１１４とに分配するスプリッタ１１６を有する。この入力回路網は更に、増幅器入力端１０２と第１のピークステージ１１２の入力端との間にインピーダンス１１８を有するとともに、増幅器入力端１０２と第２のピークステージ１１４の入力端との間にインピーダンス１２０を有する。出力回路網１０８は、主ステージ１１０の出力端と増幅器出力端１０４との間にインピーダンス１２２とインピーダンス１２４との直列回路を有する。第１のピークステージ１１２の出力端はインピーダンス１２２及び１２４間に接続され、第２のピークステージ１１４の出力端は増幅器出力端１０４に接続されている。この増幅器１００は、抵抗１２６で表す負荷１２６を駆動するのに用いられる。

ステージ１１０、１１２及び１１４からの出力信号を出力回路網１０８で合成する方法によれば、主ステージ１１０の負荷ライン変調の乱れを引き起こし、これにより、スプリッタ１１６が単に受動素子で構成されている場合には、飽和状態を著しくするとともに、直線性を著しく劣化させる。

図２は、３ウェイドハティ増幅器１００の動作を説明するための回路線図である。この増幅器１００の動作は、３つの主たる領域に分割しうる。入力電力がピークステージ１１２及び１１４のしきい値レベルよりも低い低電力レベルでは、主ステージ１１０が、電流を負荷１２６に供給する唯一の装置である。主ステージ１１０の出力端に存在するインピーダンスは、二重のインピーダンスインバータ１２２及び１２４の為に、主増幅器１１０が、その最大ピーク電力能力よりもかなり低い電圧飽和状態に入るとともにその最大効率点に達するようにする。これにより、第１のピーク効率点がバックオフに得られるようになる。入力電力レベルが第１のピークステージ１１２のしきい値レベル（遷移点）を超える場合、この第１のピークステージ１１２が電流を生じ始め、この電流がインピーダンス１２２及び１２４間のノード１２８で主ステージ１１０からの電流と同相で加算されるとともに、等価負荷Ｚ_o4 ² ／Ｒ_Loadに供給され、ノード１２８におけるＲＦ出力電圧を増大させる。従って、インピーダンスインバータ１２２の出力側で見た見掛けのインピーダンスは、ノード１２８における実際の等価負荷インピーダンスよりも高くなる。この能動負荷プリング効果の為に、主ステージ１１０の出力側で見たインピーダンスが減少し、その電力への寄与度が増大する。双方のステージ１１０及び１１２から出力電力は、第１のピークステージ１１２も電圧飽和状態に入るまで、信号レベルが増大するにつれて増大する。その結果、バックオフに第２のピーク効率点が得られるようになる。ノード１２８が電圧飽和状態になった結果、主ステージ１１０に電流飽和が生じ、その結果負荷ライン変調の乱れが生じる。入力電力範囲の残余部に対しては、主ステージ１１０がオーバードライブ（過励振）状態となり、著しい飽和状態になるとともに、直線性を著しく劣化させる。この点を回避する一方法では、能動駆動プロファイリングが利用されており、その結果、回路の複雑性をかなり増大させている。入力電力レベルが第２のピークステージ１１４のしきい値レベルを超える場合、この第２のピークステージ１１４が電流を生じ始め、この電流が出力端１０４においてインピーダンス１２４からの及び主ステージ１１０からの電流と同相で加算される。その結果、負荷１２６におけるＲＦ出力電圧を更に増大させる。

ピークステージ１１２及び１１４の各々から得られる出力電力は、ピーク電力能力に到達するまで、信号レベルが増大するにつれて増大する。主ステージ１１０の効率は、第１の遷移点とピーク電力との間の領域内でその最大値に維持される。第１のピークステージ１１２の効率は、第２の遷移点とピーク電力との間でその最大値に維持される。第２のピークステージ１１４の効率は、ゼロ値と、その最大ピーク電力レベルにおけるその最大値との間で変化する。従って、３ウェイドハティ増幅器１００は、３つの効率ピーク点を呈する。

図３は、出力回路網１０８を４ポート回路網としてモデリングした一般的な３ウェイドハティ増幅器３００を示す線図である。出力回路網１０８は、インピーダンス３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８、３０９及び３１０を有する。これらのインピーダンス３０１〜３１０は、ステージ１１０、１１２及び１１４の出力端と、増幅器出力端１０４と、信号接地点との如何なる対間でのあらゆる可能な相互接続をも表している。入力回路網１０６は、スプリッタ１１６をステージ１１０、１１２及び１１４の入力端にそれぞれ接続するインピーダンス３１１、３１２及び３１３を有する。

インピーダンスの（複素）値、従って、これらの移相特性は、選択した電力バックオフ点に依存し、これらの電力バックオフ点が主ステージ１１０、第１のステージ１１２及び第２のステージ１１４間の電力の配分（Ｘ₁ 、Ｘ₂ 及びＸ₃ ）を決定する。

図４は、最小数の伝送ライン、この場合３つの１／４波長伝送ライン４０６、４０８及び４１０を用いる本発明の３ウェイドハティ増幅器の第１の実施例４００を示す線図である。入力回路網１０６は、増幅器入力端１０２及び主ステージ１１０の入力端間の１／４波長伝送ライン４０２と、増幅器入力端１０２及び第２のピークステージ１１２の入力端間の１／４波長伝送ライン４０４とを有する。主ステージ１１０とピークステージ１１２及び１１４とは、理想的な電圧制御電流源とみなされる。

前述したように、これらのインピーダンス値は、電力バックオフ点に依存する。ステージ１１０〜１１４により出力回路網１０８内に生ぜしめられる電流は個別に決定され、続いて線形回路網である回路網１０８により直線的に合成される。

図５は、３ウェイドハティ増幅器４００の動作を説明するための回路線図である。

増幅器４００の動作は３つの主領域に分割しうる。入力電力がピークステージ１１２及び１１４のしきい値レベルよりも低い低電力レベルでは、主ステージ１１０が、電流を負荷１２６に供給する唯一の装置である。インピーダンスインバータ４０６によりこの主ステージの出力端に存在するインピーダンスは、主ステージ１１０がその最大ピーク能力よりも充分低い電圧飽和状態に入るとともにその最大効率点に達することを達成する。このことにより、第１のピーク効率点がバックオフ中に得られるようにする。入力電力レベルが第１のピークステージ１１２のしきい値レベル（遷移点）を超える場合には、ステージ１１２が電流を負荷１２６に供給し始め、この電流がノード１０４において主ステージ１１０からの電流と同相で加算され、これにより負荷１２６におけるＲＦ出力電圧を増大させる。従って、インピーダンスインバータ４０６の出力側で見た見掛けのインピーダンスが実際の負荷インピーダンスよりも大きくなる。この能動負荷プリング効果により、主ステージ１１０の出力側で見たインピーダンスが減少し、その電力寄与度が増大する。ステージ１１０及び１１２からの出力電力は、第１のピークステージ１１２がその最大ピーク電力能力よりも低い電圧飽和状態に入るまで、信号レベルが増大するにつれ増大する。その結果、第２のピーク効率点がバックオフ中に得られるようになる。入力電力レベルが第２のピークステージ１１４のしきい値レベルを超える場合には、ステージ１１４が電流を供給し始め、この電流が最初にノード４１２において第１のピークステージからの電流と同相で加算され、次にノード１０４において主ステージ１１０からの電流と同相で加算され、これにより負荷１２６におけるＲＦ出力電圧を更に増大させる。その結果、主ステージ１１０の負荷は全電力範囲に亘って変調される。ステージ１１０、１１２及び１１４からの出力電力は、ピーク電力能力に達するまで、信号レベルが増大するにつれ増大する。主ステージ１１０の効率は、第１の遷移点とピーク電力との間の領域内でその最大値に維持される。第１のピークステージ１１２の効率は、第２の遷移点とピーク電力との間でその最大値に維持される。第２のピークステージ１１４の効率は、ゼロ値と、その最大ピーク電力レベルにおけるその最大値との間で変化する。

従って、３ウェイドハティ増幅器４００は３つの効率ピーク点を呈する。

図６は、出力回路網１０８に最小数の集中素子を用いるようにした本発明の３ウェイドハティ増幅器の第２の実施例を示す線図である。本例の増幅器６００では、出力回路網１０８は、主ステージ１１０の出力端及び信号接地点間の第１のキャパシタ６０２と、第１のピークステージ１１２の出力端及び信号接地点間の第２のキャパシタ６０４と、第２のピークステージ１１４の出力端及び信号接地点間の第３のキャパシタ６０６と、増幅器出力端１０４及び信号接地点間の第４のキャパシタ６０８と、主ステージ１１０の出力端及び増幅器出力端１０４間の第１のインダクタ６１０と、第１のピークステージ１１２の出力端及び第２のピークステージ１１４の出力端間の第２のインダクタ６１２と、第２のピークステージ１１４の出力端及び増幅器出力端１０４間の第３のインダクタ６１４とより成る。入力回路網１０６は、増幅器入力端１０２及び主ステージ１１０の入力端間のインピーダンス４０２と、増幅器入力端１０２及び第２のピークステージ１１２の入力端間のインピーダンス４０４とを用いており、これらの双方のインピーダンスは９０°の移相を達成するように作用する。

機能的には、本例の増幅器６００の動作は、図５につき説明した動作と等価である。

図７は、本発明のＮウェイドハティ増幅器７００を示す線図である。３ウェイドハティ増幅器４００及び６００につき上述した概念は一般的に、組織的な手法を用いることによりマルチウェイドハティ増幅器に拡張させることができる。増幅器７００は、入力回路網１０６と、出力回路網１０８と、主ステージ１１０と、第１のピークステージ１１２と、第２のピークステージ１１４と、（Ｎ−３）個の他のピークステージとを有し、図面を明瞭にするためにこれらの他のピークステージのうちピークステージ７０２及びピークステージ７０４のみを図示してある。スプリッタ１１６は、“Ｘ₁ dB”、“Ｘ₂ dB”、“Ｘ₃ dB”、…、“Ｘ_N-1 dB”及び“Ｘ_N dB”で示すように、電力をステージ１１０、１１２、１１４、…、７０２及び７０４間に配分する。入力回路網１０６は、インピーダンス７０６、インピーダンス７０８、…、インピーダンス７１０及びインピーダンス７１２を有する。インピーダンス７０６は、増幅器入力端１０２と主ステージ１１０の入力端との間に接続されている。このインピーダンス７０６は、増幅器入力端１０２における信号の位相を９０°の（Ｎ−２）倍だけ移相させる。インピーダンス７０８は、増幅器入力端１０２と第２のピークステージ１１４の入力端との間に接続されている。このインピーダンス７０８は、増幅器入力端１０２における信号の位相を９０°だけ移相させる。インピーダンス７１０は、増幅器入力端１０２とピークステージ７０２の入力端との間に接続されている。このインピーダンス７１０は、増幅器入力端１０２における信号の位相を９０°の（Ｎ−３）倍だけ移相させる。インピーダンス７１２は、増幅器入力端１０２とピークステージ７０４の入力端との間に接続されている。このインピーダンス７１２は、増幅器入力端１０２における信号の位相を９０°の（Ｎ−２）倍だけ移相させる。出力回路網１０８は、主ステージ１１０と増幅器出力端７０４との間に接続されたインピーダンス４０６を有し、図４の増幅器４００及び図６の増幅器６００につき前述したように９０°の移相を実行する。出力回路網１０８は更に、（Ｎ−１）個のインピーダンス７１４、７１６、…、７１８及び７２０の直列回路を第１のピークステージ１１２の出力端と増幅器出力端１０４との間に有する。増幅器１１４、…、７０２及び７０４のそれぞれの出力端はインピーダンス７１４〜７２０のそれぞれの対の隣接するインピーダンス間に接続されている。図７から明らかなように、Ｎウェイドハティ増幅器７００の構造は、回路のレイアウトを最適化する固有の規則性及び対称性を示している。

Claims (5)

1. 増幅器入力端及び増幅器出力端を有するＮウェイドハティ増幅器を具える電子装置において、
   Ｎが２よりも大きい整数であり、
   前記Ｎウェイドハティ増幅器は１つの主ステージと、順番に電流を生じる（Ｎ−１）個のピークステージとを有し、
   これら（Ｎ−１）個のピークステージには、少なくとも第１のピークステージ及び第２のピークステージが存在し、
   前記Ｎウェイドハティ増幅器は、前記増幅器入力端を前記主ステージの第１の入力端とそれぞれの前記ピークステージのそれぞれの入力端とに接続する入力回路網を有し、
   前記Ｎウェイドハティ増幅器は、一方では、前記主ステージの第１の出力端を、他方では前記（Ｎ−１）個のピークステージのうちのそれぞれのピークステージのそれぞれの出力端を、増幅器出力端に接続する出力回路網を有し、
   この出力回路網は、前記主ステージが受ける第１のインピーダンスであって、この主ステージの第１の出力端と前記増幅器出力端との間で９０°の第１の移相を達成するようにした当該第１のインピーダンスを構成しており、
   この出力回路網は、前記（Ｎ−１）個のピークステージのうちのそれぞれのピークステージが受けるそれぞれの他のインピーダンスであって、それぞれのピークステージの出力端と前記増幅器出力端との間にそれぞれ他の移相を達成するようにした当該他のインピーダンスを構成しており、
   前記ピークステージのうちの特定のピークステージに対する前記他の移相のうちの各特定の移相が、前記ピークステージのうちで電流を生じる順番において次の他のピークステージの他の更なる移相よりも９０°だけ大きくなり、
   前記入力回路網は、前記増幅器入力端と前記主ステージの前記第１の入力端との間で９０°の（Ｎ−２）倍の第２の移相を達成する第２のインピーダンスを構成しており、
   前記入力回路網は、前記増幅器入力端とそれぞれのピークステージのそれぞれの入力端との間で追加の移相をそれぞれ達成するそれぞれの追加のインピーダンスを構成しており、
   前記ピークステージのうちの特定のピークステージに対する前記追加の移相のうちの各特定の移相が、前記ピークステージのうちで電流を生じる順番において前のピークステージの追加の移相よりも９０°だけ大きくなり、
   前記増幅器入力端と前記第１のピークステージとの間の追加の移相は０°であるようにした電子装置。
2. 請求項１に記載の電子装置において、前記第１のインピーダンス、前記第２のインピーダンス、前記他のインピーダンス及び前記追加のインピーダンスの各々が、それぞれ１／４波長伝送ラインを以て構成されている電子装置。
3. 請求項２に記載の電子装置において、Ｎを３に等しくした電子装置。
4. 請求項１に記載の電子装置において、Ｎを３に等しくした電子装置。
5. 請求項４に記載の電子装置において、前記出力回路網が、
   前記第１の出力端と信号接地点との間の第１のキャパシタと、
   第２の出力端と信号接地点との間の第２のキャパシタと、
   第３の出力端と信号接地点との間の第３のキャパシタと、
   前記増幅器出力端と信号接地点との間の第４のキャパシタと、
   前記第１の出力端と前記増幅器出力端との間の第１のインダクタと、
   前記第２の出力端と前記第３の出力端との間の第２のインダクタと、
   前記第３の出力端と前記増幅器出力端との間の第３のインダクタと
   を具えている電子回路。

Images