CN116865683B - 一种深回退区间Doherty功率放大器 - Google Patents

Abstract

本发明公开一种深回退区间Doherty功率放大器，包括第一功分器、主功放支路、辅功放支路和后匹配网络，第一功分器分别连接主功放支路和辅功放支路，后匹配网络位于主功放支路和辅功放支路之后，其中辅功放支路包括至少两个辅功放单元，除末级辅功放单元外，其他辅功放单元的辅功率放大器输出端包括辅功放阻抗逆变器、辅功放阻抗变换器和第N功分器，N＝2，3,4，……；辅功放阻抗逆变器的输出端和辅功放阻抗变换器分别与第N功分器连接，辅功放阻抗变换器另一端连接在主功放支路中相应的主功放阻抗变换器之前。本发明提高了传统Doherty功率放大器的回退区间，同时规避了现有技术中的增益降低、效率降低等问题。

Description

一种深回退区间Doherty功率放大器

技术领域

本发明涉及功率放大器技术领域，尤其是一种深回退区间Doherty功率放大器。

背景技术

射频功率放大器是现代通信系统的核心部件之一，其有多种结构。在无线通信领域里，Doherty结构的射频功率放大器应用十分广泛。传统的Doherty功率放大器的主功率放大器工作在AB类，辅功率放大器工作在C类，在辅功率放大器在不开启-开启中-完全开启的过程中，通过阻抗逆变器的负载调制的效果，使得主功率放大器的输出阻抗实现由高阻到低阻的转换，进而达到在较大回退区间内的高效率。

然而传统的Doherty功率放大器结构已经无法满足如今通信系统的需求，传统的Doherty功率放大器中主功率放大器和辅功率放大器功率等级相同，可以在6dB范围内提供较高的效率，而当前的通信系统中的信号峰均比早已超过6dB，因此需要拓展Doherty功率放大器的回退区间。比较常见的方法是非等分Doherty结构和多路Doherty结构。非对称Doherty主要是通过加大辅功率放大器的尺寸，使得主功放在回退时呈现更高的阻抗，同时由于辅功率放大器功率更大，Doherty功率放大器总功率更大，进而获得更深的回退区间，如公告号为CN214851139U、名称为“一种基于大功率回退的非对称Doherty功率放大器”的中国实用新型专利，其公开的就是这种Doherty功率放大器。

但是非等分Doherty的拓展空间也有限，因此又拓展出了多路Doherty结构，其主要特点是引入了多路辅功率放大器，进行多次负载调制，如公布号为CN114389546A、名称为“一种多路Doherty功率放大器及电子器件”的中国发明专利申请。

无论是非等分Doherty结构，还是多路Doherty结构，都有明显的缺点；1.由于需要非辅功率放大器分配更多的功率，导致主功率放大器的增益变低，即减小了整体的增益，又降低了整体的效率；2.由于大尺寸，多路的C类放大器增益较低，使得其开启后会明显恶化整体的增益和效率，也会对功率放大器的线性造成影响。

发明内容

为了解决多路Doherty结构增益低的问题，本发明提供一种深回退区间Doherty功率放大器，相比传统的非等分Doherty结构和多路Doherty结构，可以具有更深的拓展区间以及更高的增益和效率。

本发明的深回退区间Doherty功率放大器，包括第一功分器、主功放支路、辅功放支路和后匹配网络，所述第一功分器分别连接主功放支路和辅功放支路，所述后匹配网络位于所述主功放支路和所述辅功放支路之后，其中所述辅功放支路包括至少两个辅功放单元，除末级辅功放单元外，其他辅功放单元的辅功率放大器输出端包括辅功放阻抗逆变器、辅功放阻抗变换器和第N功分器，N＝2，3,4，……；所述辅功放阻抗逆变器的输出端和所述辅功放阻抗变换器同时连接第N功分器，所述辅功放阻抗变换器另一端连接在主功放支路中相应的主功放阻抗变换器之前。本发明通过多个C类放大器串联作为辅功率放大器支路，并且每一级辅功放单元都能提供负载调制效应。

进一步的，所述辅功放单元还包括相位补偿线、辅功放输入匹配网络和辅功放输出匹配网络，所述相位补偿线、辅功放输入匹配网络位于所述辅功率放大器之前，所述辅功放输出匹配网络位于所述辅功率放大器之后，并与所述辅功放阻抗逆变器连接。

更进一步的，所述末级辅功放单元的辅功放输出匹配网络与所述后匹配网络连接。

进一步的，所述主功放支路包括主功率放大器、主功放输入匹配网络、主功放输出匹配网络、主功放阻抗逆变器、主功放阻抗变换器，所述主功放输入匹配网络连接所述主功率放大器输入端，主功率放大器的输出端依次连接所述主功放输出匹配网络、所述主功放阻抗逆变器和所述主功放变换器，所述主功放变换器的数量为所述辅功放单元的数量减一，所述主功放变换器的输入端与所述辅功放阻抗变换器的输出端相连。

可选的，所述辅功放输出匹配网络和所述辅功放阻抗逆变器为同一器件或分立器件。

可选的，所述主功放输出匹配网络和所述主功放阻抗逆变器为同一器件或分立器件。

进一步的，所述第一功分器为威尔金森功分器、电桥或耦合器之一。

进一步的，所述第N功分器(N＝2，3,4，……)为威尔金森功分器，其隔离电阻阻值为该功分器两路输出阻抗之和的2倍。

进一步的，所述主功率放大器和所述辅功率放大器为CMOS、LDMOS、GaN、InP、GaAs的一种或任意混合。

通过以上技术方案，本发明提高了传统Doherty功率放大器的回退区间，同时规避了现有技术中的增益降低、效率降低等问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明深回退区间Doherty功率放大器的简化框图；

图2为本发明一实施例的结构连接图；

图3为本发明中第N功分器的结构图；

图4为现有技术中的Doherty功率放大器的效率曲线；

图5为本发明的Doherty功率放大器的效率曲线；

附图标记说明：

001—第一功分器、010—主功率放大器、020—第一辅功率放大器、030—第二辅功率放大器、040—第N辅功率放大器、013(014)—主功放阻抗变换器、021(031)—辅功放阻抗逆变器、022—第二功分器、023(033)—辅功放阻抗变换器、032—第三功分器、002—后匹配网络、012—主功放输出匹配网络(主功放阻抗逆变器)、024(034、044)—相位补偿线、025(035、045)—辅功放输入匹配网络、026(036、046)—辅功放输出匹配网络。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本发明中，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明中的具体含义。

与背景技术相比，本发明的主要技术原理是通过多个C类放大器串联作为辅功率放大器支路，并且每一级辅功率放大器都能提供负载调制效应。

具体的，本发明提供的实施例深回退区间Doherty功率放大器，包括第一功分器001、主功放支路、辅功放支路和后匹配网络002。图1是本实施例的简化框图，第一功分器001分别连接主功放支路和辅功放支路，为主功放支路和辅功放支路提供功率分配。后匹配网络002位于主功放支路和辅功放支路之后，其中辅功放支路包括至少两个辅功放单元，除末级辅功放单元外，其他辅功放单元的辅功率放大器输出端包括辅功放阻抗逆变器、辅功放阻抗变换器和第N功分器，N＝2，3,4，……；辅功放阻抗逆变器的输出端和辅功放阻抗变换器同时连接第N功分器，辅功放阻抗变换器另一端连接在主功放支路中相应的主功放阻抗变换器之前。如图1所示，除末级辅功放040外，辅功率放大器(020、030)后分别包括辅功放阻抗逆变器(021、031)、功分器(022、032)和辅功放阻抗变换器(023、033)。

图2所示为一个包括三个辅功放单元的深回退区间Doherty功率放大器示例。如图2所示，辅功放单元还包括相位补偿线(024、034、044)、辅功放输入匹配网络(025、035、045)和辅功放输出匹配网络(026、036、046)，其中相位补偿线(024、034、044)、辅功放输入匹配网络(025、035、045)分别位于辅功率放大器(020、030、040)之前，辅功放输出匹配网络(026、036、046)位于辅功率放大器之后，其中辅功放输出匹配网络026、036与辅功放阻抗逆变器(021、031)连接。最末级辅功放040的辅功放输出匹配网络046直接连接后匹配网络002。

主功放支路包括主功率放大器010、主功放输入匹配网络011、主功放输出匹配网络012、主功放阻抗逆变器012、主功放阻抗变换器013、014，所述主功放输入匹配网络连接主功率放大器输入端，主功率放大器的输出端依次连接主功放输出匹配网络、主功放阻抗逆变器和主功放变换器。主功放变换器的数量为辅功放单元的数量减一，主功放变换器的输入端与辅功放阻抗变换器的输出端相连。主功放变换器用于完成合路点阻抗的梯度变换。

具体的，主功放输入匹配网络011为主功率放大器010提供输入阻抗匹配，使得主功率放大器010的输入端从其最佳输入阻抗匹配到设置的端口阻抗；辅功放输入匹配网络为辅功率放大器提供输入阻抗匹配，使得辅功率放大器的输入端从其最佳输入阻抗匹配到设置的端口阻抗。

主功率放大器输出匹配网络以及主功放阻抗逆变器012为主功率放大器提供输出阻抗匹配以及负载调制时的阻抗变换，使得主功率放大器的输出端从其不同状态下的最佳输出阻抗匹配到设置的端口阻抗。辅功率放大器输出匹配网络(026、036、046)为各自的辅功率放大器提供输出阻抗匹配，使得辅功率放大器的输出端从其最佳输出阻抗匹配到设置的端口阻抗。

第二功分器022对主功率放大器010的负载调制和辅功率放大器030的驱动提供功率分配，其中对主功率放大器010的负载调制占大多数分配功率；第三功分器030对主功率放大器010和辅功率放大器020的负载调制和辅功率放大器030的驱动提供功率分配，其中对主功率放大器010和辅功率放大器020的负载调制占大多数分配功率。

相位补偿线(024、034、044)为功率合成提供相位补偿，其与辅功放输入匹配网络(025、035、045)的位置可以互换。辅功放阻抗逆变器(021、031)和辅功放阻抗变换器(023、033)提供相应的辅功率放大器在不同状态下的负载调制所需要的阻抗变换。

在一些具体实施方式中，辅功放输出匹配网络和辅功放阻抗逆变器既可以是同一器件也可以是分立器件。同样，主功放输出匹配网络和主功放阻抗逆变器也可以为同一器件或分立器件。

以图2所示的具有三个辅功放单元的Doherty功率放大器为例，其工作过程分为四个阶段：

第一阶段：第一辅功率放大器020、第二辅功率放大器030、第三辅功率放大器040都为开启状态，仅靠主功率放大器010工作，此时主功率放大器010的输出阻抗呈现最高阻，Doherty功率放大器整体在深回退点P_n呈现高效率，达到预饱和。

第二阶段：第一辅功率放大器020开启，第二辅功率放大器030和第三辅功率放大器040未开启，此时第一辅功率放大器020对主功率放大器010进行负载调制，同时对第二辅功率放大器030起驱动作用。在第二辅功率放大器030的负载调制作用下，Doherty功率放大器整体的效率在P_n-P_n-1区间内呈现高效率，并且在P_n-1达到预饱和。

第三阶段：第一辅功率放大器020和第二辅功率放大器030开启，第三辅功率放大器040未开启，此时第一辅功率放大器020对主功率放大器010进行负载调制，同时对第二辅功率放大器030起驱动作用，第二辅功率放大器030对主功率放大器010和第一辅功率放大器020进行负载调制，同时对第三辅功率放大器040起驱动作用。在第二辅功率放大器030的负载调制作用下，整体Doherty放大器的效率在P_n-P_n-1-P_n-2区间内呈现高效率，并且在P_n-2达到预饱和。

第四阶段：第一辅功率放大器020、第二辅功率放大器030和第三辅功率放大器040都开启。此时第一辅功率放大器020对主功率放大器010进行负载调制，同时对第二辅功率放大器030起驱动作用，第二辅功率放大器030对主功率放大器010和第一辅功率放大器020进行负载调制，同时对第三辅功率放大器040起驱动作用。第三辅功率放大器040对主功率放大器010、第一辅功率放大器020、第二辅功率放大器030进行负载调制。在第三辅功率放大器040的负载调制作用下，整体Doherty放大器的效率在P_n-P_n-1-P_n-2-P_sat区间内呈现高效率，并且在P_sat达到饱和。

本实施例有多个功分器，其中信号输入端的第一功分器001为主功率放大器和辅功率放大器提供功率分配，可以通过威尔金森功分器及其等效电路实现，也可以通过电桥或者耦合器实现。除最末端的辅功率放大器外，其余辅功率放大器后端都需连接功分器，图3中为第二功分器026、第三功分器036，作用是为负载调制和驱动作用提供功率分配，一般使用威尔金森功分器实现。同时由于本实施例涉及负载调制，因此在不同工作状态下，这些辅功放支路的功分器所匹配的阻抗是不同，在这种场景下，如果采用传统的威尔金森功分器，会导致功率分配系数失衡，因此需要优化功分器在不负载下的鲁棒性。如图3所示，为本实施例应用的威尔金森功分器结构，其各端阻抗的计算公式为：

Zout1＝k*Zin

其中，ZL1为端口1的四分之一波长线的特性阻抗，ZL2为端口2的四分之一波长线的特性阻抗，R₀为端口1和端口2的输出阻抗之和，P1为端口1分配得到的功率，P2为端口2分配得到的功率，k为功率分配比例系数，R为隔离电阻，其阻值为该功分器两路输出阻抗Zout1和Zout2之和的2倍，即2R₀。本实施例中的第N功分器将传统的威尔金森功分器中的隔离电阻翻倍，使得功分器在负载变化三倍范围内仍然保持功率分配系数不变。

本实施例的Doherty功率放大器经过多次阻抗变换，达到了超深回退区间的效果，效率曲线如图5所示，可以看出其与传统的Doherty功率放大器相比，在21dB的回退范围内都有高效率，极大的拓展了Doherty功率放大器的回退空间。

本领域技术人员应当理解，本实施例中的主功率放大器010和辅功率放大器(020、030、040)可以是一只晶体管，也可以由多个晶体管并联或堆叠组合而成，晶体管可由多种工艺实现，包括但不限于CMOS、LDMOS、GaN、InP、GaAs的一种或任意混合。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种深回退区间Doherty功率放大器，其特征在于，包括第一功分器、主功放支路、辅功放支路和后匹配网络，所述第一功分器分别连接主功放支路和辅功放支路，所述后匹配网络位于所述主功放支路和所述辅功放支路之后，其中所述辅功放支路包括至少两个辅功放单元，除末级辅功放单元外，其他辅功放单元的辅功率放大器输出端包括辅功放阻抗逆变器、辅功放阻抗变换器和第N功分器，N＝2，3,4，……；所述辅功放阻抗逆变器的输出端和所述辅功放阻抗变换器分别与第N功分器连接，所述辅功放阻抗变换器另一端连接在主功放支路中相应的主功放阻抗变换器之前；所述第N功分器(N＝2，3,4，……)为威尔金森功分器，其隔离电阻阻值为该功分器两路输出阻抗之和的2倍。

2.根据权利要求1所述的深回退区间Doherty功率放大器，其特征在于，所述辅功放单元包括相位补偿线、辅功放输入匹配网络和辅功放输出匹配网络，所述相位补偿线、辅功放输入匹配网络位于所述辅功率放大器之前，所述辅功放输出匹配网络位于所述辅功率放大器之后，并与所述辅功放阻抗逆变器连接。

3.根据权利要求2所述的深回退区间Doherty功率放大器，其特征在于，所述末级辅功放单元的辅功放输出匹配网络与所述后匹配网络连接。

4.根据权利要求1所述的深回退区间Doherty功率放大器，其特征在于，所述主功放支路包括主功率放大器、主功放输入匹配网络、主功放输出匹配网络、主功放阻抗逆变器、主功放阻抗变换器，所述主功放输入匹配网络连接所述主功率放大器输入端，主功率放大器的输出端依次连接所述主功放输出匹配网络、主功放阻抗逆变器和主功放变换器，所述主功放变换器的数量为所述辅功放单元的数量减一，所述主功放变换器的输入端与所述辅功放阻抗变换器的输出端相连。

5.根据权利要求2所述的深回退区间Doherty功率放大器，其特征在于，所述辅功放输出匹配网络和所述辅功放阻抗逆变器为同一器件或分立器件。

6.根据权利要求4所述的深回退区间Doherty功率放大器，其特征在于，所述主功放输出匹配网络和所述主功放阻抗逆变器为同一器件或分立器件。

7.根据权利要求1所述的深回退区间Doherty功率放大器，其特征在于，所述第一功分器为威尔金森功分器、电桥或耦合器之一。

8.根据权利要求4所述的深回退区间Doherty功率放大器，其特征在于，所述主功率放大器和所述辅功率放大器为CMOS、LDMOS、GaN、InP、GaAs的一种或任意组合。