JP4993856B2 - 画像変換装置、画像変換のための直接メモリアクセス装置および画像変換を支援するカメラインターフェース - Google Patents

Description

本発明は画像変換装置に係り、詳細には特化されたＤＭＡを利用して画像変換を実現することができるカメラインターフェースに関する。

最近の無線通信市場の爆発的な発展により、多数の人々が携帯電話のような携帯用端末機を介して時間と場所との制限を受けずに、希望する情報を取り交わすことができるようになった。当初、携帯電話は単純に音声通信、文字伝送のために使われたが、最近では無線インターネット機能を介してＭＰ３音楽のダウンロードおよび再生にも使われている。また、消費者のマルチメディアに対する果てしない欲求に応じてカメラモジュールが搭載された携帯電話が市場に出ている。

カメラモジュールは画像センサと画像信号処理器とを含む。被写体が有する光学信号が画像センサによって電気的信号に変換された後、画像信号処理器によって処理される。

画像センサは二次元的に配列された画素で構成され、各画素は光ダイオードおよび読み出し装置で構成される。画素を構成する読み出し装置としてキャパシタおよびトランジスタが使われ、使われる読み出し装置の種類によって画像センサは固体撮像素子(ＣＣＤ)画像センサまたは相補性金属酸化膜半導体(ＣＭＯＳ)画像センサに分類される。キャパシタを読み出し装置として使用するＣＣＤ画像センサの場合、電荷がシフトされて読み出される。一方、ＣＭＯＳ画像センサの場合、電荷または電圧が行および列解読器によって読み出される。

ＣＭＯＳ画像センサは固定パターン雑音および時間的雑音がＣＣＤ画像センサに比べて大きいが、高集積化および低消費電力に適しているため、主として携帯電話に広く使われている。ＣＣＤ画像センサは集積化および消費電力の点でＣＭＯＳ画像センサに比べて劣るが、画質が優れ、感度が高いので、主として高画質を要求するデジタルスチールカメラ、ＣＣＴＶ、カムコーダに広く使われている。

しかし、ＣＣＤ画像センサ技術の発達によって、消費電力が減って集積化が容易になり、特に、高画質に対する消費者の欲求が非常に大きいため携帯電話にもＣＣＤ画像センサが広く使われるようになってきた。

ＣＣＤ画像センサを携帯電話機に搭載するに際して問題となるのは画像のリバース現象である。携帯電話に搭載されるカメラモジュールは使用中にその位置が変わるので、画像のリバース現象が発生する。カメラモジュールの位置変換にともなって元の画像に対してＸ軸対称画像(Ｘ軸ミラー画像)、Ｙ軸対称画像(Ｙ軸ミラー画像)、またはＸＹ軸対称画像(ＸＹ軸ミラー画像)が発生する。したがって、このようなリバースされた画像を再びリバースして正しい画像を得る必要がある。

画像のリバースが発生したとき、ＣＭＯＳ画像センサの場合、行および列解読器により行および列アドレスを操作すれば、容易にリバースされた画像を直すことができる。しかし、ＣＣＤ画像センサはシフトレジスタ方式で電荷(信号)が読み出されるので、画像センサから出力される画像の水平ラインの手順が決まっている。したがって、ＣＣＤ画像センサから出力される画像を画像信号処理器がフレームバッファを使って変換するか、または外部メモリに貯蔵してソフトウェア的に画像を変換する。しかし、高解像度の画像に対する要求は、画像リバースの校正のためのメガ級以上のフレームバッファを必要とする。しかし、カメラモジュール内にメガ級以上のフレームバッファを使うと大容量のメモリが要求され、カメラモジュールの大きさが増加し、またフレームバッファリングによる遅延を発生させる。そこで外部メモリを使うとメモリアクセスを増加させ、高速、低電力および小型の携帯電話の実現を難しくする。

本発明の課題はＤＭＡを利用した画像変換装置、画像変換のためのＤＭＡ装置および画像変換を支援するカメラインターフェースを提供することである。

前記本発明の課題を達成するための本発明の一実施形態による画像変換装置は、ＤＭＡにバーストアクセスされるバッファメモリと、前記バッファメモリに貯蔵された画像データの水平ラインのワード順序および一つのワード内のピクセル手順を変更して出力することができるデータ選択手段と、前記データ選択手段で出力される画像データのためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを変更させることができるアドレス発生手段とを含む。

一実施形態において、前記データ選択手段は前記バッファメモリに貯蔵されたワードおよび前記ワードを構成するピクセル手順がリバースされたワードを入力とし、前記バースト伝送長さに対応する個数のピクセル順序変更マルチプレクサと、前記ピクセル順序変更マルチプレクサの出力ワードを入力として入力された手順、または逆順にワードを出力するワード順序変更マルチプレクサとを含む。前記ピクセル順序変更マルチプレクサはモード選択信号に従って前記ワードおよびピクセル手順がリバースされたワードを選択して出力し、前記ワード順序変更マルチプレクサは０および(Ｌ−１)の間を増加、または減少しながらカウントするカウンタ出力に従って入力ワードを選択して出力する(ここで、Ｌはバースト伝送長さ)。ミラー画像モードの種類に従ってカウンタの初期値が０またはＬ−１に設定される。すなわち、Ｘ軸ミラー画像、または正常モードの場合、前記カウンタの初期値が０に設定され、ＸＹ軸ミラー画像およびＹ軸ミラー画像モードの場合、前記カウンタの初期値がＬ−１に設定される。

前記アドレス発生手段はＸ軸ミラー画像モードの場合、画像一フレームの全体アドレス空間で水平一ラインに該当するアドレス空間を減算して前記フレーム開始アドレスを設定し、水平一ラインに対する処理が終わった時点の現在アドレスで水平二ラインに該当するアドレス空間を減算して新しいライン開始アドレスを設定する。

前記アドレス発生手段はＹ軸ミラー画像モードの場合、一ラインに該当するアドレス空間でバースト伝送長さに対応するアドレス空間を加算して前記フレーム開始アドレスを設定し、バースト伝送をする前に現在アドレスで２倍のメインバースト伝送に対応するアドレス空間を減算して前記バースト伝送開始アドレスを設定し、水平一ラインに対する処理が終わった時点での現在アドレスで水平二ラインに該当するアドレス空間を加算し、一ラインの最後の二度のバースト伝送長さの差に対応するアドレス空間を加算して前記ライン開始アドレスを設定する。

前記アドレス発生手段はＸＹ軸ミラー画像モードの場合、画像一フレームの全体アドレス空間でバースト伝送に対応するアドレス空間を加算して前記フレーム開始アドレスを設定し、バースト伝送が終わる時、終わった時点での現在アドレスで２倍のメインバースト伝送に対応するアドレス空間を減算して前記バースト伝送開始アドレスを設定し、水平一ラインに対する処理が終わった時点での現在アドレスで一ラインの最後の二度のバースト伝送差に対応するアドレス空間を加算して前記ライン開始アドレスを設定する。

前記Ｘ軸ミラーモードおよびＸＹ軸ミラーモードで、画像の水平一ラインのピクセルがメインバースト伝送長さに対応するピクセル個数の倍数ではない場合、最後のバースト伝送開始アドレスは現在アドレスでメインバースト伝送および残余バースト伝送の和に該当するアドレス空間を減算して設定される。

一実施形態において、水平一ラインのピクセル個数が前記バースト伝送長さに該当するピクセル個数の倍数ではない時、水平一ラインの最後のバースト伝送は残余バースト伝送によってアクセスされる。すなわち、残余バースト伝送の以前のすべてのバースト伝送は同一のバースト長さのメインバースト伝送によって行なわれ、最後のバースト伝送は残余バースト伝送によって行なわれる。

前記本発明の課題を達成するための本発明の一実施形態による画像変換のためのＤＭＡ装置はＤＭＡにバーストアクセスされた画像データを貯蔵するバッファメモリと、ＤＭＡバースト伝送を制御するＤＭＡ制御手段と、前記ＤＭＡ制御手段状態を見ながら前記バッファメモリに貯蔵された画像データのワード順序およびワード内のピクセル手順を変更して出力するデータ選択手段と、前記ＤＭＡ制御手段状態を見ながら前記データ選択手段が出力する画像データのためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを変更させることができるアドレス発生手段と、前記ＤＭＡ制御手段状態およびバス状態を見ながらバス信号を発生させるバスプロトコル信号発生手段とを含む。

一実施形態において、前記ＤＭＡ制御手段はＤＭＡ伝送状態を表示するＤＭＡ有限状態機械と、色成分に対するＤＭＡアクセス優先権を管掌するチャンネルアービタと、前記ＤＭＡ有限状態機械の状態およびチャンネルアービタの状態を見て外部ＦＩＦＯメモリからデータを持ってくるか否かを制御するフェッチ有限状態機械とを含む。

前記本発明の課題を達成するための本発明の一実施形態にはカメラモジュールから受けた画像データをシステムバスにロードして外部フレームメモリに伝達するカメラインターフェースを提供する。前記カメラインターフェースは前記カメラモジュールから受けた画像データの前処理を担当する前処理部と、前記前処理部が出力する画像データのピクセル個数を変更してＦＩＦＯメモリに貯蔵するスケーリング部と、前記スケーリング部のＦＩＦＯメモリに貯蔵された画像フレームが前記システムバスにＤＭＡにバーストアクセスされるようにし、画像変換を可能にするＤＭＡ装置を含む。前記ＤＭＡ装置は前記ＦＩＦＯメモリから提供された画像データを貯蔵するバッファメモリと、前記バッファメモリから前記システムバスへのＤＭＡバースト伝送を制御するＤＭＡ制御手段と、前記ＤＭＡ制御手段状態を見ながら前記バッファメモリに貯蔵された画像データのワード順序およびワード内のピクセル順序を変更して出力するデータ選択手段と、前記ＤＭＡ制御手段状態を見ながら前記データ選択手段の出力画像データを前記外部フレームメモリに貯蔵するためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを変更させることができるアドレス発生手段と、前記ＤＭＡ制御手段状態および前記システムバス状態を見ながらバス信号を発生させるバスプロトコル信号発生手段とを含む。

本発明によれば、特化されたＤＭＡ装置を使って画像ミラー機能を提供することによってカメラモジュールの大きさを減らすことができ、高速度、低電力の装置を実現ることができる。

以下、添付の図面を参照して本発明の実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化することもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全に理解できるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。

本発明はデータ処理装置の一種である画像変換装置に関するものであって、特に、ビデオ入力装置の画像ミラー機能(Ｘ軸ミラー映像またはＹ軸ミラー画像)および画像１８０°回転機能(ＸＹ軸ミラー画像)のための特化されたＤＭＡ装置に関するものである。

ビデオ入力装置の一実施形態としてカメラモジュールが搭載された携帯電話機の画像変換に関して説明する。本発明の一実施形態による携帯電話機は画像ミラー機能をカメラインターフェースの特化されたＤＭＡを利用して元の画像を復元する。

図１は本発明の一実施形態による携帯電話機のカメラモジュール１０１および応用プロセッサ１１１を概略的に図示するブロック図である。カメラモジュール１０１は画像センサ１０３および画像信号処理器(ＩＳＰ)１０５を含む。画像センサ１０３はＣＣＤ画像センサまたはＣＭＯＳ画像センサである。応用プロセッサ１１１はカメラインターフェース１１３、プロセッシングユニット１２３、メモリインターフェース１２５、およびこれらを相互連結するシステムバス１２９を含む。カメラインターフェース１１３は前処理部１１５、色スケーリング部１１７、および映像変換機能を実行するＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）装置１１９を含む。システムバス１２９は例えばＡＨＢ（Ａｄｖａｎｃｅｄ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｂｕｓ）バスであり、メモリインターフェース１２５を介して外部フレームメモリ１２７が連結され、フレームメモリ１２７は例えばＳＤＲＡＭである。

被写体が有する光学信号が画像センサ１０３によって電気的信号に変換された後、画像信号処理器１０５によって処理されてカメラインターフェース１１３に伝達される。カメラインターフェース１１３はカメラモジュール１０１から受けた連続するピクセルデータを色成分別に集めて映像変換を実行した後、システムバス１２９に伝達する。システムバス１２９にロードされたピクセルデータは、メモリインターフェース１２５を介してフレームメモリ１２７に貯蔵される。フレームメモリ１２７に貯蔵された画像フレームは圧縮された後伝送されるか、携帯電話機の液晶画面に出力される。

カメラインターフェース１１３の前処理部１１５はカメラモジュール１０１から受けた４：２：２フォーマットのＹＣｂＣｒピクセルデータを４：２：２、 ４：２：０フォーマットのＹＣｂＣｒデータに変換し、ウィンドイング（Ｗｉｎｄｏｗｉｎｇ）および各種の前処理を担当する。また、前処理部１１５はＹＣｂＣｒデータを輝度Ｙおよび色差Ｃｂ、Ｃｒ成分別に分離して色スケーリング部１１７に伝達する。

色スケーリング部１１７はコーデック(Ｃｏｄｅｃ)経路およびプレビュ (ｐｒｅｖｉｅｗ)経路のためのスケーリング部を含む。プレビュ色スケーリング部はカメラモジュールで撮った画像を携帯電話機の液晶画面を介して直接見ることができるようにするためのものである。コーデック色スケーリング部は画像を圧縮して伝送するためのものである。各スケーリング部は前処理部１１５から受けた画像データのピクセル個数を増やすか、減らしてＦＩＦＯメモリに貯蔵する。一方、プレビュスケーリング部はＹＣｂＣｒデータをＲＧＢデータに変換するための色変換部をさらに具備する。

ＤＭＡ装置１１９は色スケーリング部１１７から受けた画像データをミラー画像モードに従って適切に画像を変更してシステムバスに画像データを提供する。ＤＭＡ装置１１９はプレビュー経路およびコーデック経路の各々に対して存在する。本発明のＤＭＡ装置１１９は画像ミラー機能(画像復元機能)がある特化されたＤＭＡ装置である。

図２は図１のＤＭＡ装置に対する詳細ブロック図である。ＤＭＡ装置１１９はコーデックＤＭＡ装置１１９ａおよびプレビュＤＭＡ装置１１９ｂに区分される。各ＤＭＡ装置１１９ａ、１１９ｂはコーデック色スケーリング部のＦＩＦＯメモリ１１８ａおよびプレビュー色スケーリング部のＦＩＦＯメモリ１１８ｂに貯蔵された画像データを貯蔵する内部バッファメモリ２０７ａ、２０７ｂと、ミラー映像モードに従ってシステムバスアドレスを変更することができるアドレス発生手段２１１ａ、２１１ｂと、ミラー映像モードに従って内部バッファメモリ２０７ａ、２０７ｂから出力される画像データの手順を変更することができるデータ選択手段２１３ａ、２１３ｂを含む。また、各ＤＭＡ装置１１９ａ、１１９ｂはシステムバスプロトコル信号を生成するプロトコル信号発生器２０９ａ、２０９ｂを含む。アドレス発生手段２１１ａ、２１１ｂは内部バッファメモリ２０７ａ、２０７ｂから出力される画像データを外部フレームメモリ１２７に貯蔵するためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを発生する。データ選択手段２１３ａ、２１３ｂは内部バッファメモリ２０７ａ、２０７ｂに貯蔵された画像データのワード順序および一ワード内のピクセル手順を変更して出力する。

ＦＩＦＯメモリ１１８ａ、１１８ｂに貯蔵された画像フレームがバス１２９にバーストアクセスされるために内部バッファメモリ２０７ａ、２０７ｂに貯蔵され、ミラー画像モードに従ってデータ選択手段２１３ａ、２１３ｂによって内部バッファメモリ２０７ａ、２０７ｂに貯蔵された画像データのワード順序およびピクセル手順が変更されてシステムバスを介して外部フレームメモリ１２７にＤＭＡでバーストに貯蔵される。この時、外部フレームメモリ１２７に画像データを貯蔵するためのアドレスはアドレス発生手段２１１ａ、２１１ｂによって提供される。アドレス発生手段２１１ａ、２１１ｂは画像ミラーモードに従ってバーストにアクセスされた画像データのフレーム開始アドレス、バースト伝送開始アドレス、ライン開始アドレスを発生する。

バースト伝送長さＬはバースト２、バースト ４、バースト８、バースト１６が支援される。一方、処理しようとする画像フレームの水平ピクセル個数がバースト長さに対応するピクセル個数で割って割り切れない場合には(すなわち、最後に残っているピクセル個数がバースト伝送長さのピクセル個数より小さい場合)、バス効用を高めるために残っているピクセル個数にあうように最後に残っているピクセルのバースト伝送は残余バースト伝送によって行なわれる。すなわち、全体バースト伝送はメインバースト伝送および残余バースト伝送からなる。メインバースト伝送長さでメインバースト伝送が行なわれ、最後のバースト伝送は残余バースト伝送長さを有する残余バースト伝送によって行なわれる。処理しようとする水平ピクセルの個数が分かっているので、メインバースト伝送長さおよび残余バースト伝送長さは特殊機能レジスタに設定される。

画像一フレームの一水平ラインの最後の二度のバースト伝送は二度全部がメインバースト伝送(水平一ラインのピクセル個数がメインバースト伝送長さのピクセルに割って割り切れる場合)であるか、またはメインバースト伝送および残余バースト伝送である。バースト伝送長さは画像フレームの水平一ラインの大きさ、システムバスにあうように適切に設計可能である。

例えば、水平方向ピクセル個数を２４０と仮定すると、６０ワードであり、バースト長さ８でメインバースト伝送を７回行えば、残っているピクセル個数は１６個、すなわち４ワードである。したがって、バースト長さ８でメインバースト伝送をして、最後のバースト伝送はバースト長さ４として残余バースト伝送をする。

一方、水平方向ピクセル個数を２２４と仮定すると、５６ワードである。この場合、バースト長さ８で７回のメインバースト伝送をする。またはバースト長さ１６で３回のメインバースト伝送をすれば、残っているワードは８ワードである。したがって、最後のバースト長さ８で残余バースト伝送をする。

Ｘ軸ミラー画像モードまたは正常画像モードの場合、データ選択手段２１３ａ、２１３ｂは内部バッファメモリ２０７ａ、２０７ｂに出力される画像データのワード順序およびワード内のピクセル手順を変更せず、そのまま維持したまま画像データを出力してシステムバスにロードする。一方、Ｙ軸ミラー画像モードまたはＸＹ軸ミラー画像モードの場合、データ選択手段２１３、２１３'は内部バッファメモリ２０７、２０７'に貯蔵された画像データのワード順序およびワード内のピクセル手順をリバースして出力し、システムバスにロードする。

Ｘ軸ミラー画像モードの場合、アドレス発生手段２１１は一フレームの全体アドレス空間で水平一ラインに該当するアドレス空間を減算してフレーム開始アドレスを設定し、水平一ラインに対する処理が終われば、終わった時点の現在アドレスで水平二ラインに該当するアドレス空間を減算して新しいライン開始アドレスを設定する。

Ｙ軸ミラー画像モードの場合、アドレス発生手段２１１は画像が水平一ラインに該当するアドレス空間でバースト伝送に対応するアドレス空間を加算してフレーム開始アドレスを設定し、バースト伝送開始の前に現在アドレスでバースト伝送に増加するアドレスをあらかじめ勘案して２倍のメインバースト伝送に対応するアドレス空間を減算してバースト伝送開始アドレスを設定する。水平一ラインに対する処理が終わる時、終わった時点での現在アドレスで水平二ラインに該当するアドレス空間を加算し、最後の二度のバースト伝送差に対応するアドレス空間を加算してライン開始アドレスを設定する。

一方、ＸＹ軸ミラー画像モードの場合、アドレス発生手段２１１は一フレームの全体アドレス空間でバースト伝送に対応するアドレス空間を加算してフレーム開始アドレスを設定し、バースト伝送開始の前に現在アドレスからバースト伝送に増加するアドレスをあらかじめ勘案して２倍のメインバースト伝送に対応するアドレス空間を減算してバースト伝送開始アドレスを設定する。水平一ラインに対する処理が終わる時、終わった時点での現在アドレスで一ラインの最後の二度のバースト伝送差に対応するアドレス空間を加算してライン開始アドレスを設定する。

Ｘ軸ミラーモードおよびＸＹ軸ミラーモードで、画像の水平一ラインのピクセルがメインバースト伝送長さに対応するピクセル個数の倍数ではない場合、最後のバースト伝送開始アドレスは現在アドレスでメインバースト伝送および残余バースト伝送の和に該当するアドレス空間を減算して設定される。

アドレス発生手段２１１およびデータ選択手段２１３については、以下、に添付の図面を参照してさらに詳細に説明する。

色スケーリング部のＦＩＦＯメモリ１１８ａ、１１８ｂから内部バッファメモリ２０７ａ、２０７ｂへのデータフェッチ（ｆｅｔｃｈ）はフェッチ有限状態機械２０１ａ、２０１ｂによって制御され、ＤＭＡ伝送状態はＤＭＡ有限状態機械２０３ａ、２０３ｂが知らせる。一方、コーデックＤＭＡ装置１１９は各色成分Ｙ、Ｃｒ、Ｃｒ別に独立的な内部バッファメモリを具備し、輝度Ｙおよび色差データＣｂ、Ｃｒに対するＤＭＡアクセスを管掌するチャンネルアービタ(ｃｈａｎｎｅｌ ａｒｂｉｔｅｒ)２０５をさらに含む。一方、プレビュＤＭＡ装置１１９ｂは入力データがＲＧＢフォーマットなので、色成分をチャンネル別に分離するチャンネルアービタが不要である。

コーデックＤＭＡ装置１１９ａのチャンネルアービタ２０５は輝度成分Ｙ、および色差成分Ｃｂ、Ｃｒの間のバス独占を制御するためのロジック回路として輝度Ｙおよび色差成分Ｃｂ、Ｃｒの間のチャンネル選択(データ選択)および各色成分データのための内部バッファメモリ２０７ａからバス１２９にデータをロードするための許可権をチャンネル(色成分)別に管掌する役目をはたす。通常輝度成分データは伝送量が多いので、輝度成分データは高い優先権を有し、色差成分データの場合、同一の優先権を有し、ピンポン(ｐｉｎｇ−ｐｏｎｇ)で選択される。

フェッチ有限状態機械２０１ａ、２０１ｂはＤＭＡ有限状態機械２０３ａ、２０３ｂ、チャンネルアービタ２０５の状態を見てＦＩＦＯメモリ１１８ａ、１１８ｂからデータをフェッチするか否かを制御する。フェッチ有限状態機械２０１ａ、２０１ｂはＦＩＦＯメモリ２０８ａ、２０８ｂが空いておらず、内部バッファメモリ２０７ａ、２０７ｂの状態がＤＭＡ伝送完了の場合に、読み出し制御信号を出してシステムバス１２９にロードするバースト伝送長さだけＦＩＦＯメモリ２０８ａ、２０８ｂからデータを持ってきて内部バッファメモリ２０７ａ、２０７ｂに貯蔵する。バースト伝送長さ、ミラー画像モード判別は特殊機能レジスタ（ＳＦＲ）２２３に設定された値による。

図３は本発明の一実施形態によるコーデックＤＭＡ装置１１９のデータ流れと制御とを図示する。ＤＭＡ有限状態機械２０３はＤＭＡ装置１１９の全体的なＤＭＡ伝送状態ＣｕｒＳｔａｔｅＤＭＡをチャンネルアービタ２０５、アドレス発生手段２１１、データ選択手段２１３、バスプロトコル信号発生器２０９ａ、２０９ｂ、２０９ｃに知らせる。

内部バッファメモリ２０７＿Ｙ、２０７＿Ｃｂ、２０７＿Ｃｒは色成分に対する個別的なＦＩＦＯバッファメモリ１１８＿Ｙ、１１８＿Ｃｂ、１１８＿Ｃｒからバス１２９にバーストアクセスされるデータを貯蔵する。この時、フェッチ有限状態機械２０１はＤＭＡ有限状態機械２０３、チャンネルアービタ２０５の状態を見てＦＩＦＯメモリ１１８＿Ｙ、１１８＿Ｃｂ、１１８＿Ｃｒからデータをフェッチするか否かを制御する。すなわち、フェッチ有限状態機械２０１はチャンネルアービタ２０５から内部バッファメモリ２０７＿Ｙ、２０７＿Ｃｂ、２０７＿Ｃｒの状態がＤＭＡ伝送完了したという信号Ｙ／Ｃｂ／ＣｒＴｒａｎｓＤｏｎｅを受け、ＦＩＦＯメモリ１１８＿Ｙ、１１８＿Ｃｂ、１１８＿Ｃｒが空いていなければ、読み出し制御信号を出してシステムバス１２９にロードするバースト伝送長さだけＦＩＦＯメモリ１１８＿Ｙ、１１８＿Ｃｂ、１１８＿Ｃｒからデータを持ってきて内部バッファメモリ２０７＿Ｙ、２０７＿Ｃｂ、２０７＿Ｃｒに貯蔵し、ＤＭＡ準備信号ＦＳＭ＿ＤＭＡ＿ｒｅａｄＹをＤＭＡ有限状態機械２０３およびチャンネルアービタ２０５に発送してピクセルデータのフェッチが完了したことを知らせる。

チャンネルアービタ２０５はＤＭＡ有限状態機械２０３、フェッチ有限状態機械２０１と通信をし、ＤＭＡ有限状態機械２０３の状態ＣｕｒＳｔａｔｅＤＭＡおよびバースト伝送長さを見てマルチプレクサ３０３に制御信号ＤａｔａＳｅｌを提供し、輝度および色差成分の間のチャンネル選択(データ選択)および内部バッファメモリ２０７＿Ｙ、２０７＿Ｃｂ、２０７＿Ｃｒからバス１２９にデータをロードすることを制御し、バス１２９へのデータ伝送が終われば、ＤＭＡ伝送終了を知らせる信号Ｙ／Ｃｂ／ＣｒＴｒａｎｓＤｏｎｅをフェッチ有限状態機械２０１に伝達する。

データ選択手段２１３はＤＭＡ有限状態機械２０３の状態を見て各色成分別にマルチプレクサ２１３＿Ｙ、２１３＿Ｃｂ、２１３＿Ｃｒを制御する信号ＹＳｅｌ、ＣｂＳｅｌ、ＣｒＳｅｌを発生して、各内部バッファメモリ２０７＿Ｙ、２０７＿Ｃｂ、２０７＿Ｃｒに貯蔵されたデータのワード順序およびピクセル手順を変更してマルチプレクサ３０３に出す。マルチプレクサ３０３から出力されたデータは書き込みデータ信号発生器３０５によるデータ書き込み信号ＨＷＤＡＴＡｏｕｔの制御下にデータバスにロードされる。

アドレス発生手段２１１はＤＭＡ有限状態機械２０３の状態を見てミラー画像モードに従ってデータバスにロードされるマルチプレクサ３０３の出力データを外部フレームメモリ１２７に書き込むためのシステムバスアドレスＨＡＤＤＲｏｕｔを生成する。

バスプロトコル信号発生器２０９ａ、２０９ｂ、２０９ｃはＤＭＡ有限状態機械２０３の状態を見て各々のバスプロトコル信号、バス要請信号ＨＢＵＳＲＥＱＸ、データ伝送類型信号ＨＴＲＡＮＳｏｕｔ、バースト伝送信号ＨＢＵＲＳＴｏｕｔを発生する。

図４はＤＭＡ有限状態機械２０３の状態遷移図である。遊休状態ＩＤＬＥでフェッチ有限状態機械２０１からＤＭＡ伝送準備信号ＦＳＭ＿ＤＭＡ＿ｒｅａｄＹが発生すれば、ＤＭＡ管掌状態（Ａｒｂｉｔｒａｔｅ）を経てＤＭＡバス要請状態ＤＭＡ＿ＲＥＱに遷移する。バス要請状態でバス優先信号ＨＧＲＡＮＴｘおよびデータ伝送完了信号ＨＲＥＡＤＹｉｎが発生すれば、ＤＭＡ伝送状態ＤＭＡ＿ＴＲＡＮＳに遷移する。ＤＭＡ伝送状態ＤＭＡ＿ＴＲＡＮＳでデータ伝送が完了し、バーストの最後のデータが伝送されれば、再び遊休状態に遷移する。

図５はチャンネルアービタ２０５に対する動作手順図である。輝度成分Ｙデータは色差成分Ｃｂ、Ｃｒデータに比べて優先権が高い。色差成分データは同一の優先権を有し、ピンポン(ｐｉｎｇ−ｐｏｎｇ)で選択される。遊休段階（ＩＤＬＥ））５０１で開始して段階５０３でＤＭＡ有限状態機械２０３を判断してＤＭＡ管掌状態であれば、まず段階 ５０５で輝度成分Ｙに対する伝送要請の可否を判断する。段階 ５０５で輝度成分Ｙに対する要請があれば、段階５０７で輝度成分Ｙ伝送のために輝度成分のためのＦＩＦＯおよび内部バッファメモリが選択されて輝度成分に対するデータ伝送が行なわれ、段階５０９に移動する。段階５０３でＤＭＡ有限状態機械が管掌状態ではなければ、再び遊休状態に戻る。段階５０５で輝度成分に対する要請がなければ、段階５０９に移動する。段階５０９で輝度成分に対する要請がなく、色差成分Ｃｂに対する要請があり、色差成分Ｃｒに対する要請がないか(Ａｒｂｉｔｅｒ Ｓｔａｔｅ＝Ｎｏ Ｙ ｒｅｑｕｅｓｔ、 Ｃｂ ｒｅｑｕｅｓｔ、 Ｎｏ Ｃｒ ｒｅｑｕｅｓｔ)を判断する。段階 ５０９で判断結果が肯定であれば、段階５１１で色差成分Ｃｂ伝送のために色差成分をＣｂのためのＦＩＦＯおよび内部バッファメモリが選択されて色差成分Ｃｂに対するデータ伝送が行なわれ、段階５１３に移動する。段階５０９で判断結果が否定であれば、段階５１３に移動する。段階５１３で輝度成分に対する要請がなく、色差成分Ｃｂに対する要請があり、色差成分Ｃｒに対する要請があり、Ｃｂ色差成分がサービスされなかったかを判断する。段階５１３で判断結果が肯定であれば、段階５１５でＣｂ色差成分に対するデータ伝送が実行され、段階５１７に移動する。段階５１３で判断結果が否定であれば、段階５１７に移動する。段階５１７で輝度成分に対する要請がなく、色差成分Ｃｂに対する要請があり、色差成分Ｃｒに対する要請があり、色差成分Ｃｂに対する伝送が実行されたかを判断する。段階５１７で判断結果が肯定であれば、段階５１９で色差成分Ｃｒに対するデータ伝送が行われ、段階５２１に移動する。段階５１７で判断結果が否定であれば、段階５２１に移動する。段階５２１で輝度成分に対する要請がなく、色差成分Ｃｂに対する要請がなく、色差成分Ｃｒに対する要請があるかを判断する。段階５２１で判断結果が肯定であれば、段階５２３に移動して色差成分Ｃｒに対するデータ伝送が行なわれ、遊休状態に戻る。段階５２１で判断結果が否定であれば遊休段階に移動する。

図６(６Ａ および ６Ｂ)は輝度成分に対するフェッチ有限状態機械の状態遷移図を示す。色差成分に対する状態遷移も同一の様相を示す。図面を参照すれば、フェッチ有限状態機械はＤＭＡ有限状態機械およびチャンネルアービタを見てバースト伝送長さを考慮してＦＩＦＯメモリから内部バッファメモリにデータをフェッチするか否かを制御することが分かる。

フェッチ有限状態機械はＦＩＦＯメモリが空いていなく〜ＦＩＦＯ＿Ｙ＿ＥｍｐｔＹ＿ｓＹｎｃ、内部バッファメモリの状態がＤＭＡ伝送完了ＹＴｒａｎｓＤｏｎｅの場合に、読み出し制御信号ＦＩＦＯ＿Ｙ＿ｒｄを出してシステムバスにロードするバースト伝送長さＹＢｕｒｓｔだけＦＩＦＯメモリからデータを持ってきて内部バッファメモリに貯蔵する。

以下、本発明によるアドレス発生手段およびデータ選択手段に対してさらに具体的に説明する。

以下では、各画像データピクセルが１バイトであり、システムバスが３２ビットの場合に限定して説明する。３２ビットシステムの場合、一ワード当たり４個のピクセルがロードされてシステムバス１２９を介して外部フレームメモリ１２３に伝達される。しかし、ピクセルがバイト単位ではなく、１０ビットまたはその以上のビットで実現されるか、１６ビット、６４ビットシステムバスにも本発明が同一に適用される。また、メインバースト伝送長さＬが１６であり、残余バースト伝送長さが８である場合を一例として説明する。メインバースト伝送の時、１６ワード(＝６４ピクセル)の画像データが伝送される。

図７はカメラモジュールに撮れる画像の実際ピクセル位置と各ミラー画像モードでのピクセル位置とを図示する。図面での説明の便宜上、画像の水平幅が２２４ピクセルであると仮定し、ライン数は１０個であると仮定した。この場合、バースト伝送は二つの方法が可能である。すなわち、上述のように全部メインバースト伝送長さ８で実行することができ、またメインバス伝送長さ１６で伝送し、最後は残余バースト伝送長さ８で実行することができる。以下では、後者の場合を例としてあげて説明する。

一方、図７のメモリ貯蔵状態はリトルエンディアンメモリシステムの場合、図８のような方式で貯蔵される。図８を参照すると、Ｘ軸ミラー画像の場合、ワード順序および一ワード内のピクセルの手順が変更されず、そのまま維持されることが分かり、Ｙ軸ミラー画像およびＸＹ軸ミラー画像の場合、ワード順序および一ワード内のピクセル手順が変更されることが分かる。

一方、Ｘ軸ミラー画像の場合、画像一フレームの最後のラインからピクセルデータが書き込まれて一ラインずつフレームの上方に上がりながら書き込まれることが分かる。一方、Ｙ軸ミラー画像の場合、画像一ラインの最後から初めにピクセルデータが書き込まれ、一ラインずつフレームの下に下がりながら書き込まれる。ＸＹ軸ミラー画像の場合、Ｘ軸ミラー画像と同様にフレームの最後のラインから書き込まれ、またはＹ軸ミラー画像と同様にラインの最後から初めにピクセルデータが書き込まれながら一ラインずつフレームの上方に上がりながら書き込まれることが分かる。

(Ｘ軸ミラー画像のＸ軸ミラー化)
図９はＸ軸ミラー画像を直すための画像変換(Ｘ軸ミラー化)でのアドレス変化を図示する。図示したように、Ｘ軸ミラー化のためにはワード順序およびワード内のピクセル順序は元の画像と同一に維持され、フレーム開始アドレスおよびライン開始アドレスは変更されなければならないことが分かる。すなわち、アドレス発生手段はフレームの開始が一画像フレームの最後のラインから開始し、一ラインが終われば(一ラインの最後を知らせるＥＯＬ信号が発生すれば)フレームの上方に一ラインずつ上がるようにアドレスを発生させなければならない。したがって、Ｘ軸ミラー画像の場合、まずアドレス発生手段は画像一フレームの全体アドレス空間で水平一ラインに該当するアドレスを減算してフレーム開始アドレスを設定する。既に処理された一ラインに対するアドレスを勘案して、新しいラインに対する伝送を開始する前に、水平一ラインに対する処理が終わった時点の現在アドレスで水平二ラインに該当するアドレスを減算して新しいライン開始アドレスを設定する。

すなわち、図９を参照すると、フレーム全体アドレス空間は２２４＊１０＝２２４０を有する。ライン開始アドレスは全体アドレス空間２２４０で一ラインに該当するアドレス空間(一ラインの２２４個のピクセルに該当するアドレス空間)２２４を減算して２０１６に設定される。これによって、外部フレームメモリ１２７のアドレス２０１６から順次にアドレス２２３９に一番目の水平ラインの２２４個のピクセルデータが順次に貯蔵される。続いて、水平一ラインのデータ伝送が終わった時点の現在アドレス２２４０で水平二ラインに該当するアドレス空間(すなわち、ピクセル２２４＊２に対応するアドレス空間２２４＊２)を減算して新しいライン開始アドレスが１７９２に設定される。続いて、二番目の水平ラインの２２４個のピクセルデータが外部フレームメモリ１２７のアドレス１７９２から２０１５に順次に貯蔵される。このような方法によって、フレームに対するデータ伝送を繰り返す。

ライン開始アドレスは他の方式で設定することができる。すなわち、一水平ラインに対する処理が終われば、それ以前のライン開始アドレスで水平一ラインに該当するアドレス空間を減算して新しいライン開始アドレスで設定することもできる。

(Ｙ軸ミラー画像に対するＹ軸ミラー化)
図１０はＹ軸ミラー画像を直すための画像変換(Ｙ軸ミラー化)でのアドレス変化を図示する。図示したように、Ｙ軸ミラー化のためには一ラインの最後から前方へデータが書き込まれるようにＤＭＡアドレスが設定されなければならない。また。伝送単位、すなわち、バースト伝送長さ内でワード順序およびワード内のピクセル手順が元の画像から逆順にならなければならない。図１１はＹ軸ミラー化において、バースト伝送長さ１６での１６個のワード順序および各ワード内のピクセル順序変更を概略的に図示する。ワード順序Ｗ１〜Ｗ１６がワード順序Ｗ１６〜Ｗ１にリバースしなければならず、各ワード内でのピクセル順序もリバースしなければならない(例えば、一番目のワードＷ１内でピクセル順序０〜３がピクセル順序３〜０に変更されなければならない)。

このようなワード順序およびワード内のピクセル順序、およびＤＭＡアドレス手順を考慮したアドレス変更方法を概略的に図示すれば、図１２のとおりである。図１２で、点線はバースト伝送によって順次に増加するアドレス変更を示し、実線はバースト長さ単位の伝送でバースト伝送開始アドレス変更を示す。フレーム開始アドレス(一番目のライン開始アドレス)は水平一ラインに該当するアドレス空間(一ラインのピクセル個数２２４に対応するアドレス空間)２２４にバースト１６伝送に該当するアドレス空間(バースト１６に該当する６４個のピクセルに該当するアドレス空間)６４を加算してフレーム開始アドレス２８８(＝２２４＋６４)が設定される。バースト伝送開始アドレスは、バースト伝送の前に現在アドレスでメインバースト伝送によって増加するアドレスをあらかじめ勘案して、バースト１６伝送および現在実行するバースト１６伝送の和(すなわち２倍のメインバースト伝送)に該当するアドレス空間(６４＊２ピクセルに該当するアドレス空間)を減算して設定される。このような方式でバースト伝送開始アドレスが設定される。この時、残余バースト伝送が発生する場合、最後のバースト伝送開始アドレスは、バースト伝送が終わった時点の現在アドレスで２倍のメインバースト伝送に該当するアドレス空間を減算するのではなく、メインバースト伝送および残余バースト伝送の和に該当するアドレス空間を減算して設定される。

図１０を参照すると、フレーム開始アドレス２８８でバースト伝送長さの２倍のピクセル個数１２８に該当するアドレス空間１２８を減算して一番目のバースト伝送開始アドレスが１６０に設定される。バースト伝送長さ１６に外部フレームメモリ１２７のアドレス １６０からアドレス２２３に６４個のピクセルデータが貯蔵される。二番目のバースト伝送開始アドレスは一番目のバースト伝送が終わった時点での現在アドレス２２４でバースト伝送長さ１６の２倍(以前に実行したバースト伝送長さ１６および現在実行するバースト伝送長さ１６)のピクセル個数１２８に該当するアドレス空間１２８を減算して９６に設定される。二番目のバースト伝送でアドレス９６からアドレス１５９に６４個のピクセル(二番目のバースト伝送)を貯蔵する。このような過程を繰り返しながら水平一ラインに対するデータ伝送を実行する。

三番目のバースト伝送で外部フレームメモリ１２７のアドレス３２からアドレス９５に６４個のピクセルデータが貯蔵される。三番目のバースト伝送が終わった時点での現在アドレスは９６であり、この時、残っているピクセルの個数３２はバースト伝送長さ１６のピクセル個数６４より小さい。したがって、最後のバースト伝送開始アドレスは現在アドレス９６で以前に実行したバースト伝送長さ(メインバースト伝送長さ)に対応するピクセル個数６４と残っているピクセルに対するバースト伝送(残余バースト伝送長さ)に対応するピクセル個数３２の和に該当するアドレス空間を減算してアドレス０に設定される。続いて、残っているピクセルに対しては残余バースト長さ、すなわちバースト長さ８に伝送される。すなわち、残っている３２個のピクセルに対してバースト８に伝送されてアドレス０からアドレス３１に貯蔵される。もし水平ピクセルの個数がバースト伝送長さで割って割り切れる場合、以前バースト伝送が終わった時点での現在アドレスで２倍のバースト伝送長さのピクセル個数だけのアドレス空間を減算して最後のバースト伝送開始アドレスが設定される。

水平ラインのピクセル個数がバースト伝送長さ１６のピクセル個数で割って割り切れない画像フレームを処理する場合、バースト伝送はメインバースト伝送と最後のバースト伝送である残余バースト伝送とからなる。したがって、水平一ラインの最後のバースト伝送開始アドレスはバースト伝送が終わった時点での現在アドレスでメインバースト伝送および残余バースト伝送のピクセル個数の和に該当するアドレス空間を減算して設定される。または水平一ラインの最後のバースト伝送開始アドレスは現在アドレスで２倍のメインバースト伝送長さのピクセル個数に該当するアドレス空間を減算して、メインバースト伝送長さのピクセル個数および残余バースト伝送長さのピクセル個数の差に対応するアドレス空間を加算して設定することもできる。

一方、二番目のライン開始アドレスは水平一ラインに対する処理が終わった時点での現在アドレス３２(残余バースト長さのピクセル個数に対応するアドレス空間)で水平二ラインに該当するアドレス空間４４８を加算し、最後の二度のバースト伝送長さの差(すなわち、メインバースト長さ１６および残余バースト長さ８の差)に該当するピクセルのアドレス空間３２を加算して５１２に設定される。もし水平ピクセルの個数がバースト伝送長さで割って割り切れる場合、最後の二つのバースト伝送長さが同一であるので、ライン開始アドレスは水平一ラインに対する処理が終わった時点での現在アドレスで水平二ラインに該当するアドレスが加算されて設定される。このような方式を一フレームに対する処理が完了するまで実行する。

(ＸＹ軸ミラー画像に対するＸＹ軸ミラー化)
図１３はＸＹ軸ミラー画像を直すための画像変換(ＸＹ軸ミラー化)でのアドレス変化を図示する。図示したように、ＸＹ軸ミラー化のためには一ラインの最後から前方にデータが書き込まれるように、そして画像フレームの最後のラインから上方ラインに行きながらデータが書き込まれるようにＤＭＡアドレスが設定されなければならない。また、伝送単位、すなわち、バースト伝送長さ内でワード順序およびワード内のピクセル手順が元の画像から逆順にならなければならない。

このようなワード順序およびワード内のピクセル順序、そしてＤＭＡアドレス手順を考慮したアドレス変更方法を概略的に図示すれば、図１４のとおりである。図１４で点線はバースト伝送によって順次に増加するアドレス変更を示し、実線はバースト長さ単位の伝送でバースト伝送開始アドレス変更を示す。ＸＹ軸ミラー化はＹ軸ミラー化と同様にバースト伝送開始アドレスが設定され、フレーム開始アドレスはフレームの最後のラインから始めて一ラインに対する処理が終われば、上方へ一ラインずつ上がるようにライン開始アドレスが変更される。

すなわち、図１３および図１４を参照すれば、フレーム開始アドレスは画像一フレームの全体アドレス空間２２４０でバースト１６伝送ピクセル個数６４に対応するアドレス空間６４を加算して２３０４に設定される。バースト伝送開始アドレスは前の説明のＹ軸ミラー化方式と同一である。すなわち、一番目のバースト伝送アドレスはフレーム開始アドレス２３０４で２倍のメインバースト伝送長さピクセルに対応するアドレス空間１２８を減算して２１７６に設定される。バースト１６で６４個のピクセルがアドレス２１７６からアドレス２２３９に貯蔵される。Ｙ軸ミラー化での説明と同様に最後に残っているピクセルの個数がバースト１６のピクセル個数より小さい場合(残余バースト伝送が発生する場合)、最後のバースト伝送開始アドレスは以前バースト伝送が完了した時点での現在アドレスでメインバースト伝送長さのピクセル個数および残余バースト伝送長さのピクセル個数の和に対応するアドレス空間を減算して設定される。

そして、ライン開始アドレスは水平一ラインに対する処理が終わる時、終わった時点での現在アドレスでメインバースト伝送長さ１６および残余バースト伝送長さ８の差(すなわち、最後の二バースト伝送長さの差)に対応するアドレス空間を加算して設定される。もし、水平ピクセルの個数がバースト伝送長さで割って割り切れる場合、最後の二バースト伝送長さの差は０になるであろう。

図１５は以上で説明したアドレス生成手段の動作を概略的に図示する手順図である。遊休状態で開始して段階１５０１でフレーム開始信号が発生したか否かを判断する。フレーム開始信号が発生すれば、上述のように、Ｘ軸ミラーモード、Ｙ軸ミラーモード、ＸＹ軸ミラーモード、正常モードに適するようにフレーム開始アドレスが設定され、再び遊休状態に戻る。

段階１５０１でフレーム開始信号が発生しなかったら(データ伝送中である場合)、段階１５０５でＸ軸ミラーモードであり、ラインの最後であるか否かが判断される。段階１５０５で判断結果が肯定であれば(すなわち、Ｘ軸ミラーモードで一ラインに対する処理が終わったら)、段階１５０７で終わった時点の現在アドレスで二つのラインに対応するアドレス空間を減算して新しいラインアドレスが設定され(ＴＡｄｄ＜＝ＴＡｄｄ − ＬｉｎｅＷｉｄｔｈ＊２)、遊休状態に戻る。段階１５０５で判断結果が否定であれば(Ｘ軸ミラーモードではなく、ラインの最後ではなければ)、段階１５０９でＹ軸ミラーモードであり、ラインの最後であるか否かを判断する。段階１５０９で判断結果が肯定であれば(すなわち、Ｙ軸ミラーモードであり、一ラインの処理が終わったら)段階１５１１で終わった時点の現在アドレスで２倍のバースト伝送長さのピクセル個数に該当するアドレス空間を加算し、メインバースト伝送長さのピクセル個数および残余バースト伝送長さの差のピクセル個数に対応するアドレス空間を加算してライン開始アドレスが設定された後(ＴＡｄｄ＜＝ＴＡｄｄ ＋ ＬｉｎｅＷｉｄｔｈ＊２ ＋ ＭａｉｎＢｕｒｓｔＬｅｎｇｔｈ＊４ − ＲｅｍａｉｎｅｄＢｕｒｓｔＬｅｎｇｔｈ＊４) 遊休状態に戻る。

段階１５０９で判断結果が否定であれば、段階１５１３でＸＹ軸ミラーモードであり、ラインの最後であるか否かが判断される。段階１５１３で判断結果が肯定であれば(ＸＹ軸ミラーモードであり、一ラインに対する処理が終わったら)、段階１５１５で水平一ラインに対する処理が終わった時点での現在アドレスでメインバースト伝送長さおよび残余バースト伝送長さの差のピクセル個数に対応するアドレス空間を加算して新しいライン開始アドレスが設定された後(ＴＡｄｄ＜＝ＴＡｄｄ＋ＭａｉｎＢｕｒｓｔＬｅｎｇｔｈ＊４−ＲｅｍａｉｎｅｄＢｕｒｓｔＬｅｎｇｔｈ＊４) 遊休状態に戻る。

段階１５１３で判断結果が否定であれば、段階１５１７で正常またはＸ軸ミラーモードであるか否かを判断する。段階１５１７で判断結果が肯定であれば、段階１５１９でＤＭＡ有限機械状態が伝送状態であるか否かを判断する。段階１５１９で判断結果が肯定であれば、ワード単位でデータ伝送が行なわれるので、段階１５４１でアドレスが一ワード単位で増加した後(ＴＡｄｄ＜＝ＴＡｄｄ ＋ ４)遊休状態に戻る。段階１５１９で判断結果が否定であれば、伝送が行なわれていないので、段階１５３９で現在アドレスは変わらず(ＴＡｄｄ＜＝ＴＡｄｄ) 遊休状態に戻る。

段階１５１７で判断結果が否定であれば、段階１５２１でＹ軸ミラーモード、またはＸＹ軸ミラーモードであるかを判断する。段階１５２１で判断結果が肯定であれば、段階１５２３でＤＭＡ有限状態機械の状態がバースト伝送であり、バースト伝送がメインバースト伝送であるかを判断する。段階１５２３で判断結果が肯定であれば、バースト伝送開始アドレスは現在アドレスで２倍のバースト伝送長さのピクセル個数だけ減算して設定された後(ＴＡｄｄ＜＝ＴＡｄｄ − ２＊ＢｕｒｓｔＬｅｎｇｔｈ＊４)遊休状態に戻る。

段階１５２３で判断結果が否定であれば、段階１５２９でＤＭＡ有限状態機械の状態がバースト伝送であり、バースト伝送が残余バースト伝送であるかを判断する。段階１５２９で判断結果が肯定であれば(ＸＹ軸ミラーまたはＹ軸ミラーモードで一ラインの最後のバースト伝送であれば)、段階１５３１で水平一ラインの最後のバースト伝送開始アドレスは現在アドレスでメインバースト伝送長さに該当するピクセル個数のアドレス空間を減算して残余バースト伝送長さに該当するピクセル個数のアドレス空間を減算して設定されて(ＴＡｄｄ＜＝ＴＡｄｄ − ＭａｉｎＢｕｒｓｔＬｅｎｇｔｈ＊４ − ＲｅｍａｉｎｅｄＢｕｒｓｔＬｅｎｇｔｈ＊４) 遊休状態に戻る。

段階１５２９で判断結果が否定であれば、段階１５３３でＤＭＡ有限機械状態が伝送状態であるかを判断する。段階１５３３で判断結果が肯定であれば、ワード単位で伝送が行なわれるので段階１５３５で現在アドレスがワード単位で増加した後(ＴＡｄｄ＜＝ＴＡｄｄ ＋ ４)遊休状態に戻る。段階１５３３で判断結果が否定であれば、伝送が行なわれていないので段階１５３７で現在アドレスは変わらず(ＴＡｄｄ＜＝ＴＡｄｄ)、遊休状態に戻る。

図１６はデータ選択手段１６００に対する詳細ブロック図である。データ選択手段１６００はミラー画像モードに従って、内部バッファメモリ１６０９から出力されるピクセルデータのワード順序およびワード内のピクセル手順を変更する。内部バッファメモリ１６０９はバースト伝送に対応する画像データを貯蔵することができる大きさを有する。内部バッファメモリ１６０９は例えば、フリップフロップで構成することができ、この場合、内部バッファメモリ１６０９はバースト伝送長さの３２倍に該当するフリップフロップで構成することができる。データ選択手段１６００は多数個のマルチプレクサを含む。データ選択手段１６００はバースト伝送長さ１６に対応する１６個のピクセル順序変更多重化手段１６０１＿１〜１６０１＿１６、ワード順序変更多重化手段１６０３を含む。ピクセル順序変更多重化手段１６０１＿１〜１６０１＿１６の各々は内部バッファメモリ１６０９に貯蔵された対応するワードおよびそのワードを構成するピクセル手順がリバースされたワードを多重化する。すなわち、ピクセル順序変更マルチプレクサ１６０１＿１ 〜１６０１＿１６の各々はミラー画像モードに従って各ワードに対してワードを構成する４個のピクセルデータを内部バッファメモリ１６０９に貯蔵された手順、または逆順序に出力する。例えば、多重化手段１６０１＿１は３、２、１、０の手順の４個のピクセルで構成された一番目のワードＷ１およびワードＷ１のピクセル手順がリバースされた０、１、２ 、３の手順のピクセルで構成されたワードＷ１'を多重化する。ワード順序変更多重化手段１６０３は１６個のピクセル順序変更多重化手段１６０１の１６個のワード出力を多重化する。

ＸＹミラーモード、またはＹミラーモードの場合(モード選択信号Ｆｉｌｐ ｍｏｄｅが論理ハイである場合)、各ワードを構成する４個のピクセル手順が逆順に各ピクセル順序変更マルチプレクサ１６０１＿１ 〜１６０１＿１６から出力される。一方、Ｘミラーモード、または正常モードの場合、各ワードを構成する４個のピクセルの手順には変化がなく、内部バッファメモリ１６０９に貯蔵されたピクセル手順で構成されたワードが出力される。

ワード順序変更マルチプレクサ１６０３は１６個のピクセル順序変更マルチプレクサ１６０１のワード出力手順を変更する。すなわち、ワード順序変更マルチプレクサ１６０３はカウンタ１６０５の出力信号、すなわちデータ選択信号Ｄａｔａ Ｓｅｌｅｃｔに従って内部バッファメモリ１６０９に貯蔵されたピクセルデータのワード手順と同一の手順、またはその逆順にピクセルデータを出力する。カウンタ１６０５は０とＬ−１の間をカウントする(ここでＬはバースト伝送長さ)。カウンタ１６０５の初期値はカウンタ初期化マルチプレクサ１６０７によって設定され、カウンタ初期化マルチプレクサ１６０７は０とＬ−１の値を入力とし、モード選択信号Ｆｌｉｐ ｍｏｄｅによってその出力が選択される。モード選択信号が論理ハイの場合、すなわちＸＹミラーモード、またはＹミラーモードの場合、カウンタ初期化マルチプレクサ１６０７はＬ−１を出力し、これによって、カウンタ１６０５の初期値がＬ−１に設定される。したがって、カウンタ１６０５は Ｌ−１から０まで(バースト伝送１６の場合１５から０まで)順次に下がりながらカウントしてワード順序変更マルチプレクサ１６０３にデータ選択信号として提供する。例えば、まず、カウンタ１６０５が１５を出力する場合、ワード順序変更マルチプレクサ１６０３は１６個のワードＷ１〜Ｗ１６入力のうちのワードＷ１６を選択して出力し、続いて、カウンタ１６０５が１４を出力する場合、ワード順序変更マルチプレクサ１６０３は１６個のワードＷ１〜Ｗ１６入力のうちのワードＷ１５を選択して出力し、 ．．．、カウンタ１６０５が１を出力する場合、ワード順序変更マルチプレクサ１６０３は１６個のワードＷ１〜Ｗ１６入力のうちのワードＷ２を選択して出力し、カウンタ１６０５が０を出力する場合、ワード順序変更マルチプレクサ１６０３は１６個のワードＷ１〜Ｗ１６入力のうちのワードＷ１を選択して出力する。したがって、出力ワード順序はＷ１６、Ｗ１５、Ｗ１４、．．．、Ｗ２、Ｗ１になる。すなわち、内部バッファメモリ１６０９に貯蔵されたワード手順（Ｗ１、Ｗ２、Ｗ３、．．．、Ｗ１５、Ｗ１６)がリバースされて出力される。一方、正常モードまたはＸ軸ミラーモードの場合、モード選択信号Ｆｌｉｐ ｍｏｄｅが論理ローになってカウンタ１６０５の初期値が０に設定される。したがって、カウンタ１６０５は０から１５まで順次に増加しながら、カウントしてワード順序変更マルチプレクサ１６０３に提供する。その結果、ワード順序変更マルチプレクサ１６０３は内部バッファメモリ１６０９に貯蔵されたワード手順と同一の手順、すなわちＷ１、Ｗ２、Ｗ３、．．．、Ｗ１５、Ｗ１６の手順にワードを出力するようになる。

結局、モード選択信号Ｆｌｉｐ ｍｏｄｅが論理ハイになれば(ＸＹ軸ミラーモードまたはＹ軸ミラーモード)、各ワード内のピクセル手順がリバースされ、またワード手順がリバースされるようになる。

図１７はＤＭＡアドレス変化時点およびその手順を概略的に図示する。フレーム開始信号ＶＳＹＮＣの下降エッジでフレーム開始アドレスおよびライン開始アドレスがアドレス発生手段によって設定される。特殊機能レジスタに設定されたすべての命令語はＶＳＹＮＣ信号の下降エッジで有効の値を有する。フレーム開始アドレスおよびライン開始アドレスが設定された後、ライン伝送開始信号ＨＲＥＦが活性化される。ＨＲＥＦ信号が活性化された後、バースト伝送の前に上述の方法でバースト伝送開始アドレスが発生する。バースト伝送回数を数えて一水平ラインの最後を知らせるライン最後信号ＥＯＬが発生して信号ＨＲＥＦが不活性化される。

今まではコーデックＤＭＡ装置に対して説明した。プレビュＤＭＡ装置もコーデックＤＭＡ装置と同一の方法で実現することができる。ただ、コーデックＤＭＡでは一つのピクセルが１バイトであるので４個のピクセルが一ワードを構成するのに比べて、プレビュＤＭＡ装置ではＲＧＢフォーマットが１６ビット、または２４ビットである。図１８はこのようなデータタイプを概略的に図示する。したがって、ＲＧＢフォーマットが１６ビットの場合、一ワードが２個のピクセル(各ピクセルは５ビットのＲ、６ビットのＧ、５ビットのＢで構成される)で構成され、ＲＧＢフォーマットが２４ビットの場合、一ワードは一つのピクセル(８ビットのＲ、Ｇ、Ｂ)で構成される点が違う。ここで、ＲＧＢフォーマットが２４ビットで構成される場合、ＸＹ軸ミラーモードおよびＹ軸ミラーモードの時にワード内のピクセル順序変更はない。

以上の詳細な説明は本発明を例示して説明したものである。また、上述の内容は本発明の望ましい実施形態を示して説明したに過ぎず、上述のように本発明は多様な他の組合、変更および環境で使うことができ、本明細書に開示された発明の概念の範囲、著わした開示内容と均等の範囲および／または当業界の技術または知識の範囲内で変更、または修正が可能である。上述の実施形態は本発明を実施するのにあって最善の状態を説明するためのものであり、本発明のような他の発明を利用するのに当業界に知られた他の状態への実施、そして発明の具体的な適用分野および用途で要求される多様な変更も可能である。したがって、以上の発明の詳細な説明は開示された実施状態で本発明を制限しようとする意図ではない。また添付の請求範囲は他の実施状態も含むように解釈されなければならない。

本発明の一実施形態による携帯電話機のカメラモジュールおよび応用プロセッサを概略的に図示するブロック図である。 図１のＤＭＡ装置に対する詳細のブロック図である。 本発明の一実施形態によるコーデックＤＭＡ装置のデータ流れと制御とを示す図である。 ＤＭＡ有限状態機械の状態遷移図である。 チャンネルアービタに対する動作手順図である。 輝度成分に対するフェッチ有限状態機械の状態遷移図である。 輝度成分に対するフェッチ有限状態機械の状態遷移図である。 カメラモジュールに撮れる画像の実際ピクセル位置と各ミラー画像モードでのピクセル位置を示す図である。 リトルエンディアンメモリシステムでの各ミラー画像モードでのピクセル位置を示す図である。 Ｘ軸ミラー画像を直すための画像変換(Ｘ軸ミラー化)でのアドレス変化を示す図である。 Ｙ軸ミラー画像を直すための画像変換(Ｙ軸ミラー化)でのアドレス変化を示す図である。 Ｙ軸ミラー化において、バースト伝送長さ１６でのワード順序および一ワード内のピクセル順序変更を概略的に示す図である。 Ｙ軸ミラー化において、ワード順序およびワード内のピクセル順序、そしてＤＭＡアドレス手順を考慮したアドレス変更方法を概略的に示す図である。 ＸＹ軸ミラー画像を直すための画像変換(ＸＹ軸ミラー化)でのアドレス変化を示す図である。 ＸＹ軸ミラー化において、ワード順序およびワード内のピクセル順序、そしてＤＭＡアドレス手順を考慮したアドレス変更方法を概略的に示す図である。 アドレス生成手段の動作を概略的に図示する手順図である。 データ選択手段に対する詳細ブロック図である。 ＤＭＡアドレス変化時点およびその手順を概略的に示す図である。 カメラモジュールで処理されるデータタイプを概略的に示す図である。

符号の説明

１１８ａ，１１８ｂ ＦＩＦＯメモリ
１１９ａ，１１９ｂ ＤＭＡ装置
２０１ａ，２０１ｂ フェッチ有限状態機械
２０３ａ，２０３ｂ ＤＭＡ有限状態機械
２０７ａ，２０７ｂ 内部バッファメモリ
２０９ａ，２０９ｂ プロトコル信号発生器
２１１ａ，２１１ｂ アドレス発生手段
２１３ａ，２１３ｂ データ選択手段
２２３ 特殊機能レジスタ（ＳＦＲ）

Claims (19)

1. ＤＭＡにバーストアクセスされる画像データを貯蔵するバッファメモリと、
   前記バッファメモリに貯蔵された画像データのワード順序および一ワード内のピクセル順序を変更して出力することができるデータ選択手段と、
   前記データ選択手段から出力される画像データのためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを発生させるアドレス発生手段とを含み、
   前記バッファメモリに貯蔵された画像データは、前記データ選択手段と前記アドレス発生手段とによるアドレス制御によって画像変換され、
   Ｙ軸ミラー画像モードの場合、
   前記データ選択手段は前記バッファメモリに貯蔵された画像のワード順序およびワード内のピクセル手順をリバースして出力し、
   前記アドレス発生手段は、
   前記画像データの水平一ラインに該当するアドレス空間でバースト伝送に対応するアドレス空間を加算して前記フレーム開始アドレスを設定し、
   バースト伝送を開始する前に現在アドレスから前記バースト伝送および現在実行するバースト伝送の和に対応するアドレス空間を減算して前記バースト伝送開始アドレスを設定し、
   前記画像データの水平一ラインに対する処理が終わった時点での現在アドレスで水平二ラインに該当するアドレス空間を加算し、前記画像データの水平一ラインの最後の二度のバースト伝送差に対応するアドレス空間を加算して前記ライン開始アドレスを設定することを特徴とする画像変換装置。
2. ＤＭＡにバーストアクセスされる画像データを貯蔵するバッファメモリと、
   前記バッファメモリに貯蔵された画像データのワード順序および一ワード内のピクセル順序を変更して出力することができるデータ選択手段と、
   前記データ選択手段から出力される画像データのためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを発生させるアドレス発生手段とを含み、
   前記バッファメモリに貯蔵された画像データは、前記データ選択手段と前記アドレス発生手段とによるアドレス制御によって画像変換され、
   ＸＹ軸ミラー画像モードの場合、
   前記データ選択手段は前記バッファメモリに貯蔵されたワード順序およびワード内のピクセル手順をリバースして出力し、
   前記アドレス発生手段は、
   前記画像データの一フレームの全体アドレス空間でバースト伝送に対応するアドレス空間を加算して前記フレーム開始アドレスを設定し、
   バースト伝送をする前に現在アドレスから前記バースト伝送および現在実行するバースト伝送の和に対応するアドレス空間を減算して前記バースト伝送開始アドレスを設定し、
   水平一ラインに対する処理が終わった時点での現在アドレスで一ラインの最後の二度のバースト伝送差に対応するアドレス空間を加算して前記ライン開始アドレスを設定することを特徴とする請求項１に記載の画像変換装置。
3. Ｘ軸ミラー画像モードの場合、
   前記データ選択手段は前記バッファメモリに貯蔵された画像のワード順序およびワード内のピクセル手順を維持して出力し、
   前記アドレス発生手段は、
   前記画像データの一フレームの全体アドレス空間で水平一ラインに該当するアドレスを減算して前記フレーム開始アドレスを設定し、
   前記水平一ラインに対する処理が終わった時点の現在アドレスで水平二ラインに該当するアドレスを減算して新しいライン開始アドレスを設定することを特徴とする請求項１または２に記載の画像変換装置。
4. 水平一ラインのピクセル個数が前記バースト伝送長さに該当するピクセル個数の倍数ではない時、前記バースト伝送はメインバースト伝送および残余バースト伝送で分けられて実行され、前記残余バースト伝送は水平一ラインの最後のバースト伝送であることを特徴とする請求項１または２に記載の画像変換装置。
5. 前記データ選択手段は、
   前記バッファメモリに貯蔵されたワードおよび前記ワードを構成するピクセル手順がリバースされたワードを入力とし、前記バースト伝送長さに対応する個数のピクセル順序変更マルチプレクサと、
   前記ピクセル順序変更マルチプレクサの出力ワードを入力として入力された手順、または逆順にワードを出力するワード順序変更マルチプレクサとを含むことを特徴とする請求項１または２に記載の画像変換装置。
6. 前記ピクセル順序変更マルチプレクサはモード選択信号に従って前記ワードおよびピクセル手順がリバースされたワードを選択して出力し、
   前記ワード順序変更マルチプレクサは０および(前記バースト伝送長さ−１)の間を増加、または減少しながらカウントするカウンタ出力に従って入力ワードを選択して出力することを特徴とする請求項５に記載の画像変換装置。
7. ＤＭＡにバーストアクセスされる画像データを貯蔵するバッファメモリと、
   前記バッファメモリに対するバーストＤＭＡアクセスを制御するＤＭＡ制御手段と、
   前記ＤＭＡ制御手段状態を見ながら、前記バッファメモリに貯蔵された画像のワード順序およびワード内のピクセル手順を変更して出力するデータ選択手段と、
   前記ＤＭＡ制御手段状態を見ながら前記データ選択手段の出力画像データのためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを発生させるアドレス発生手段と、
   前記ＤＭＡ制御手段状態およびバス状態を見ながらバス信号を発生させるバスプロトコル信号発生手段とを含み、
   前記バッファメモリに貯蔵された画像データは、前記データ選択手段と前記アドレス発生手段とによるアドレス制御によって画像変換され、
   Ｙ軸ミラー画像モードの場合、前記アドレス発生手段は前記画像データの水平一ラインに該当するアドレス空間でバースト伝送に対応するアドレス空間を加算して前記フレーム開始アドレスを設定し、バースト伝送を開始する前に現在アドレスから前記バースト伝送および現在実行するバースト伝送の和に対応するアドレス空間を減算して前記バースト伝送開始アドレスを設定し、水平一ラインに対する処理が終わった時点での現在アドレスで水平二ラインに該当するアドレス空間を加算し、水平一ラインの最後の二度のバースト伝送差に対応するアドレス空間を加算して前記ライン開始アドレスを設定することを特徴とする画像変換のためのＤＭＡ装置。
8. ＤＭＡにバーストアクセスされる画像データを貯蔵するバッファメモリと、
   前記バッファメモリに対するバーストＤＭＡアクセスを制御するＤＭＡ制御手段と、
   前記ＤＭＡ制御手段状態を見ながら、前記バッファメモリに貯蔵された画像のワード順序およびワード内のピクセル手順を変更して出力するデータ選択手段と、
   前記ＤＭＡ制御手段状態を見ながら前記データ選択手段の出力画像データのためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを発生させるアドレス発生手段と、
   前記ＤＭＡ制御手段状態およびバス状態を見ながらバス信号を発生させるバスプロトコル信号発生手段とを含み、
   前記バッファメモリに貯蔵された画像データは、前記データ選択手段と前記アドレス発生手段とによるアドレス制御によって画像変換され、
   ＸＹ軸ミラー画像モードの場合、前記アドレス発生手段は前記画像データの一フレームの全体アドレス空間でバースト伝送に対応するアドレス空間を加算して前記フレーム開始アドレスを設定し、バースト伝送をする前に現在アドレスから前記バースト伝送および現在実行するバースト伝送の和に対応するアドレス空間を減算して前記バースト伝送開始アドレスを設定し、水平一ラインに対する処理が終わった時点での現在アドレスで一ラインの最後の二度のバースト伝送差に該当するアドレス空間を加算して前記ライン開始アドレスを設定することを特徴とする画像変換のためのＤＭＡ装置。
9. Ｘ軸ミラー画像モードの場合、前記アドレス発生手段は前記画像データの一フレームの全体アドレス空間で水平一ラインに該当するアドレス空間を減算して前記フレーム開始アドレスを設定し、水平一ラインに対する処理が終わった時点の現在アドレスで水平二ラインに該当するアドレス空間を減算して新しいライン開始アドレスを設定することを特徴とする請求項７または８に記載の画像変換のためのＤＭＡ装置。
10. 前記ＤＭＡ制御手段はＤＭＡ伝送状態を表示するＤＭＡ有限状態機械と、
    色成分に対するＤＭＡアクセス優先権を管掌するチャンネルアービタと、
    前記ＤＭＡ有限状態機械の状態およびチャンネルアービタの状態に従って外部ＦＩＦＯメモリからデータを持ってくるか否かを制御するフェッチ有限状態機械とを含むことを特徴とする請求項７または８に記載の画像変換のためのＤＭＡ装置。
11. 前記データ選択手段は、
    前記バッファメモリに貯蔵されたワードおよび前記ワードを構成するピクセル手順がリバースされたワードを入力とし、前記バースト伝送長さに対応する個数のピクセル順序変更マルチプレクサと、
    前記ピクセル順序変更マルチプレクサの出力ワードを入力として入力された手順または逆順にワードを出力するワード順序変更マルチプレクサとを含み、
    前記ピクセル順序変更マルチプレクサはモード選択信号に従って前記ワードおよびピクセル手順がリバースされたワードを選択して出力し、
    前記ワード順序変更マルチプレクサは０および(前記バースト伝送長さ−１)の間を増加、または減少しながら、カウントするカウンタ出力に従って入力ワードを選択して出力することを特徴とする請求項７または８に記載の画像変換装置。
12. Ｙ軸ミラー画像モード、またはＸＹ軸ミラー画像モードの場合、前記データ選択手段は前記バッファメモリに貯蔵された画像のワード順序およびワード内のピクセル手順をリバースして出力し、
    Ｘ軸ミラー画像モード、または正常画像モードの場合、前記データ選択手段は前記バッファメモリに貯蔵された画像のワード順序およびワード内のピクセル手順を維持して出力することを特徴とする請求項１１に記載の画像変換のためのＤＭＡ装置。
13. カメラモジュールから受けた画像データをシステムバスにロードして外部フレームメモリに伝達するカメラインターフェースにおいて、
    前記カメラモジュールから受けた画像データの前処理を担当する前処理部と、
    前記前処理部が出力する画像データのピクセル個数を変更してＦＩＦＯメモリに貯蔵する色スケーリング部と、
    前記ＦＩＦＯメモリに貯蔵された画像データを前記システムバスにロードし、画像変換を可能にするＤＭＡ装置とを含み、
    前記ＤＭＡ装置は、
    前記ＦＩＦＯメモリから提供された画像データを貯蔵するバッファメモリと、
    前記バッファメモリから前記システムバスへのＤＭＡバースト伝送を制御するＤＭＡ制御手段と、
    前記ＤＭＡ制御手段状態を見ながら前記バッファメモリに貯蔵された画像データのワード順序およびワード内のピクセル順序を変更して出力するデータ選択手段と、
    前記ＤＭＡ制御手段状態を見ながら前記バッファメモリに貯蔵された画像データを前記外部フレームメモリに貯蔵するためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを変更することができるアドレス発生手段と、
    前記ＤＭＡ制御手段状態および前記システムバス状態を見ながら、バス信号を発生させるバスプロトコル信号発生手段とを含み、
    前記バッファメモリに貯蔵された画像データは、前記データ選択手段と前記アドレス発生手段とによるアドレス制御によって画像変換され、
    Ｙ軸ミラー画像モードの場合、
    前記データ選択手段は前記バッファメモリに貯蔵された画像のワード順序およびワード内のピクセル手順をリバースして出力し、
    前記アドレス発生手段は、
    前記画像データの水平一ラインに該当するアドレス空間でバースト伝送に対応するアドレス空間を加算して前記フレーム開始アドレスを設定し、
    バースト伝送をする前に現在アドレスから前記バースト伝送および現在実行するバースト伝送の和に対応するアドレス空間を減算して前記バースト伝送開始アドレスを設定し、
    水平一ラインに対する処理が終わった時点での現在アドレスで水平二ラインに該当するアドレス空間を加算し、一ラインの最後の二度のバースト伝送差に対応するアドレス空間を加算して前記ライン開始アドレスを設定することを特徴とする画像変換を支援するカメラインターフェース。
14. カメラモジュールから受けた画像データをシステムバスにロードして外部フレームメモリに伝達するカメラインターフェースにおいて、
    前記カメラモジュールから受けた画像データの前処理を担当する前処理部と、
    前記前処理部が出力する画像データのピクセル個数を変更してＦＩＦＯメモリに貯蔵する色スケーリング部と、
    前記ＦＩＦＯメモリに貯蔵された画像データを前記システムバスにロードし、画像変換を可能にするＤＭＡ装置とを含み、
    前記ＤＭＡ装置は、
    前記ＦＩＦＯメモリから提供された画像データを貯蔵するバッファメモリと、
    前記バッファメモリから前記システムバスへのＤＭＡバースト伝送を制御するＤＭＡ制御手段と、
    前記ＤＭＡ制御手段状態を見ながら前記バッファメモリに貯蔵された画像データのワード順序およびワード内のピクセル順序を変更して出力するデータ選択手段と、
    前記ＤＭＡ制御手段状態を見ながら前記バッファメモリに貯蔵された画像データを前記外部フレームメモリに貯蔵するためのフレーム開始アドレス、ライン開始アドレス、バースト伝送開始アドレスを変更することができるアドレス発生手段と、
    前記ＤＭＡ制御手段状態および前記システムバス状態を見ながら、バス信号を発生させるバスプロトコル信号発生手段とを含み、
    前記バッファメモリに貯蔵された画像データは、前記データ選択手段と前記アドレス発生手段とによるアドレス制御によって画像変換され、
    ＸＹ軸ミラー画像モードの場合、
    前記データ選択手段は前記バッファメモリに貯蔵された画像のワード順序およびワード内のピクセル手順をリバースして出力し、
    前記アドレス発生手段は、
    前記画像データの一フレームの全体アドレス空間でバースト伝送に対応するアドレス空間を加算して前記フレーム開始アドレスを設定し、
    バースト伝送をする前に現在アドレスから前記バースト伝送および現在実行するバースト伝送の和に対応するアドレス空間を減算して前記バースト伝送開始アドレスを設定し、
    水平一ラインに対する処理が終わった時点での現在アドレスで一ラインの最後の二度のバースト伝送差に対応するアドレス空間を加算して前記ライン開始アドレスを設定することを特徴とする画像変換を支援するカメラインターフェース。
15. Ｘ軸ミラー画像モードの場合、
    前記データ選択手段は前記バッファメモリに貯蔵されたワード順序およびワード内のピクセル手順を維持したまま出力し、
    前記アドレス発生手段は、
    前記画像データの一フレームの全体アドレス空間で水平一ラインに該当するアドレス空間を減算して前記フレーム開始アドレスを設定し、
    水平一ラインに対する処理が終わった時点の現在アドレスで水平二ラインに該当するアドレス空間を減算して新しいライン開始アドレスを設定することを特徴とする請求項１３または１４に記載の画像変換を支援するカメラインターフェース。
16. 前記データ選択手段は、
    前記バッファメモリに貯蔵されたワードおよび前記ワードを構成するピクセル手順がリバースされたワードを入力とし、前記バースト伝送長さに対応する個数のピクセル順序変更マルチプレクサと、
    前記ピクセル順序変更マルチプレクサの出力ワードを入力として入力された手順、または逆順にワードを出力するワード順序変更マルチプレクサとを含み、
    前記ピクセル順序変更マルチプレクサはモード選択信号に従って前記ワードおよびピクセル手順がリバースされたワードを選択して出力し、
    前記ワード順序変更マルチプレクサは０および(前記バースト伝送長さ−１)の間を増加、または減少しながらカウントするカウンタ出力に従って入力ワードを選択して出力することを特徴とする請求項１３または１４に記載の画像変換を支援するカメラインターフェース。
17. 前記ＤＭＡ制御手段はＤＭＡ伝送状態を表示するＤＭＡ有限状態機械と、
    前記ＤＭＡ有限状態機械の状態を見て前記外部メモリからデータを持ってくるか否かを制御するフェッチ有限状態機械とを含むことを特徴とする請求項１６に記載の画像変換を支援するカメラインターフェース。
18. 前記ＤＭＡ制御手段はＤＭＡ伝送状態を表示するＤＭＡ有限状態機械と、
    色成分に対するＤＭＡアクセス優先権を管掌するチャンネルアービタと、
    前記ＤＭＡ有限状態機械の状態およびチャンネルアービタの状態を見て前記外部メモリからデータを持ってくるか否かを制御するフェッチ有限状態機械とを含むことを特徴とする請求項１６に記載の画像変換を支援するカメラインターフェース。
19. 前記水平一ラインのピクセル個数が前記バースト伝送長さに該当するピクセル個数の倍数ではない時、前記バースト伝送はメインバースト伝送および残余バースト伝送で構成され、前記残余バースト伝送は水平一ラインの最後のバースト伝送であることを特徴とする請求項１３または１４に記載のカメラインターフェース。

Images