JP4992555B2 - 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム - Google Patents

低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム Download PDF

Info

Publication number
JP4992555B2
JP4992555B2 JP2007145951A JP2007145951A JP4992555B2 JP 4992555 B2 JP4992555 B2 JP 4992555B2 JP 2007145951 A JP2007145951 A JP 2007145951A JP 2007145951 A JP2007145951 A JP 2007145951A JP 4992555 B2 JP4992555 B2 JP 4992555B2
Authority
JP
Japan
Prior art keywords
programmable
driver
low
fingers
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007145951A
Other languages
English (en)
Other versions
JP2007325272A (ja
Inventor
ホォン ジアン ジエヌ
洋一 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2007325272A publication Critical patent/JP2007325272A/ja
Application granted granted Critical
Publication of JP4992555B2 publication Critical patent/JP4992555B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

本発明は一般に信号通信に関連し、特に高速ディジタル伝送用の低電圧差動信号(LVDS: Low Voltage Differential Signal)ドライバに関連する。
高速ディジタル伝送に関し、様々な相補型金属酸化物半導体(CMOS)ドライバアーキテクチャが存在する。CMOSドライバアーキテクチャは、大きな出力振幅及び高速性を単独のドライバで必要とする規格に合わせる困難性を有する。大きな固有の容量負荷はこの困難性に寄与し、更には大きなリターンロス(return loss)になる。
本発明の課題は、低い伝送速度で大きな出力電圧振幅をもたらし且つ高い伝送速度で低い出力電圧振幅を単独のドライバでもたらすことである。
本発明によれば、低い伝送速度で大きな出力電圧振幅をもたらし且つ高い伝送速度で低い出力電圧振幅を単独のドライバでもたらすことに関する従来技術の欠点及び問題が軽減又は解消される。
本発明の一実施例によれば、低電圧差動信号(LVDS)ドライバは、信号を駆動するよう動作する少なくとも２つのプログラマブルフィンガと、少なくとも２つのプレドライバとを含む。前記プレドライバの各々は１つのプログラマブルフィンガに関連し且つ該関連するプログラマブルフィンガをイネーブルに又はディセーブルにする。イネーブルにされたプログラマブルフィンガは前記信号を駆動し且つ当該ドライバの容量負荷に寄与し、ディセーブルにされたプログラマブルフィンガは前記信号を駆動せず且つ当該ドライバの容量負荷に寄与しない。
本発明の実施例は１つ以上の技術的利点をもたらすかもしれない。一実施例の技術的利点は、大きな出力振幅及び高速データレートを単独のドライバで必要とするスタンダード(規格)をサポートすることを含む。例えば、単独のLVDSドライバは、低伝送速度で大きな出力電圧振幅をサポートし、高伝送速度で小さな出力電圧振幅をサポートする。他の実施例の他の技術的利点は、アプリケーションの条件に基づいてそのアプリケーションについてプログラム可能な選択されたフィンガ数を利用することを含む。あるアプリケーションについてプログラム可能な適切なフィンガ数を設定することは、電力を節約する。或るアプリケーションで使用されるプログラム可能なフィンガ数を調整することは、リターンロスを改善することにもなる。
本発明の実施例は上記の技術的利点の全部又は一部を含んでもよいし、全く含まなくてもよい。１以上の他の技術的利点は、明細書、図面及び特許請求の範囲から当業者に更に明確になるであろう。
本発明並びにその特徴及び利点の完全な理解を更に図るため、添付図面を参照しながら以下詳細に説明される。
本発明の実施例及びその利点は図１乃至３を参照することで最良に理解され、図中同様な番号は同様な要素及び対応する要素に使用される。
図１は高速ディジタル伝送用のLVDSドライバ２８を有する大規模集積回路(LSI-IC)１２間でのディジタル伝送用のネットワーク要素１０を示す。図示の例では、ネットワーク要素１０は複数のLSI-IC１２を含む。LSI-IC１２は相互接続部１６により結合された受信部１４及びLVDSドライバ２８を含む。受信部(レシーバ)１４はLVDSドライバ２８からパケットを受信する。レシーバ１４は適切な如何なるレシーバを含んでもよい。パケットに関するものは、パケット、データグラム、フレームその他のデータ単位を含んでよいLVDSドライバ２８はLSI-IC１２からの高速ディジタル伝送用の差動信号を駆動(ドライブ)する。相互接続部１６はLVDS２８及びレシーバ１４間でのパケット伝送を促す。相互接続部１６はケーブル又はプリント回路基板トレースのような適切な如何なる要素を含んでもよい。
LVDS２８はネットワーク要素１０のLSI-IC１２内で使用されるように描かれているが、本発明の実施例は、ディジタル信号伝送を要する適切な如何なるネットワーク中の適切な如何なるネットワーク要素内で又は適切な他の如何なるアプリケーションで使用されてもよい。
図２は大出力電圧振幅及び高速ディジタル伝送をもたらすLVDSドライバ２８のブロック図を示す。従来のドライバアーキテクチャは、大きな内部容量負荷を有する。この大きな内部容量負荷は、低伝送速度で大きな出力電圧振幅を要し且つ高伝送速度で小さな出力電圧振幅を要する規格に合わせることを困難にする。
図示の例では、LVDSドライバ２８は、プレドライバ３０及びプログラマブルフィンガ３２を含み、入力IN1、反転IN1、IN2及び反転IN2を受信する。プログラマブルフィンガ３２は、プレドライバ３０に関連付けられてよい。例えば、プレドライバ３０ａはプログラマブルフィンガ３２ａに関連付けられ、プレドライバ３０ｂはプログラマブルフィンガ３２ｂに関連付けられる。プレドライバ３０は、関連するプログラマブルフィンガ３２の動作を制御する。プログラマブルフィンガ３２はLVDSドライバ２８に選択的に関与し又はそこから解放される。従って、多数の関与するプログラマブルフィンガ３２が、LVDS２８により提供される総容量負荷及び最大電圧振幅を制御するのに使用されてよい（各プログラマブルフィンガ３２は、容量負荷及び最大電圧振幅双方に寄与するからである。）。例えば、出力電圧振幅をより低く要求されるが容量負荷にはより敏感な高速伝送中では、総容量負荷を減らすために、少数のプログラマブルフィンガ３２ａがイネーブルされてもよい。例えば、10.4ギガビット毎秒で、出力振幅はシングルエンド回路の場合に300mV及び差動回路の場合に600mVである。一方、出力電圧振幅をより高く要求されるが容量負荷に敏感でなくてよい低速伝送中では、多数のプログラマブルフィンガ３２がイネーブルされてよい。例えば、3.125ギガビット毎秒で、出力振幅はシングルエンド回路で600mV及び差動回路で1200mVである。
単なる一例として、LVDS２８は５つのプログラマブルフィンガ３２を含み、別のアプリケーションは異なる数のプログラマブルフィンガ３２による動作を必要としてもよい。必要なプログラマブルフィンガ３２ａに関連するプレドライバ３０各々は、関連するプログラマブルフィンガ３２をイネーブルにし、残りのプレドライバ３０はそれらに関連するプログラマブルフィンガ３２をディセーブルにする。例えば、特定の実施例では、10G(１０ギガビット毎秒)の動作の場合に２つのプログラマブルフィンガ３２がターンオンされ、3G（３ギガビット毎秒）の動作について５つに至るまでのプログラマブルフィンガ３２がターンオンされてもよい。LDVSドライバ２８は適切などのアプリケーションについても適切な如何なる伝送速度で動作してもよい。
図３はLVDSドライバ２８の回路図を例示する。図示の例では、LVDSドライバ２８はプレドライバロジック４０及びトランジスタ４２を含む。プレドライバロジック４０は適切な如何なる要素を含んでもよい。図示の例では、プレドライバ３０各々がプレドライバロジック４０を含む。プログラマブルフィンガ３２はトランジスタ４２を含む。図示の例では、プログラマブルフィンガ３２は、トランジスタ４２ａ，４２ｃ，４２ｅ，４２ｇにより示されるようなｐチャネルメタルオキサイド半導体電界効果トランジスタ(PMOSトランジスタ)と、トランジスタ４２ｂ，４２ｄ，４２ｆ，４２ｈにより示されるようなｎチャネルメタルオキサイド半導体電界効果トランジスタ(ＮMOSトランジスタ)とを含む。
図示の例では、トランジスタ４２ａ及び４２ｃは、直流(DC)電源(VDD)に結合し、ソース型電流源として機能する。トランジスタ４２ｂ，４２ｄは電源ソース(Vss)に結合し、シンク型電流源として機能する。他の例として、電流源を形成するため、カスケード電流ミラーが実現されてもよい。トランジスタ４２ｅ，４２ｆ，４２ｇ，４２ｈは相補スイッチとして機能する。
プログラマブルフィンガ３２各々は、それらに関連するプレドライバ３０により、アプリケーションに依存して完全にイネールブル又はディセーブルにされる。プレドライバ３０に対する信号をPDで与えることは、プログラマブルフィンガ３２を制御してイネーブルにすることを許可する。選択されたプログラマブルフィンガ３２ａがイネーブルにされると、Y1及びZ1はA1と同じになり、Y2及びZ2はA2と同じになる。以下のテーブルに示されるように、A1,A2の値はY1,Z1,Y2,Z2の値を決定する。選択されたプログラマブルフィンガ３２ａがディセーブルにされると、Y1,Y2はVDDに等しい値になり、Z1,Z2はVSSに等しい値になる。以下のテーブルは、論理関数を示す：
Figure 0004992555
PDが論理値０を有する場合、プログラマブルフィンガ３２ａはイネーブルになる。或いは、PDが論理値１の場合に、入力信号A1及びA2によらず、プログラマブルフィンガ３２ａはディセーブルにされてもよい。上記の論理テーブルは、イネーブル及びディセーブルされる際にプログラマブルフィンガ３２に適用可能である。プログラマブルフィンガ３２がディセーブルされる場合、プログラマブルフィンガ３２中の要素は、出力ノードOUT及び反転OUTでの如何なる内部容量負荷にも寄与しない。出力電圧振幅は、アクティブなプログラマブルフィンガ３２、出力ノードでの負荷及び切り替わるPMOS/NMOS負荷のパスによって加わる送電流に依存する。
動作時にあっては、どのプログラマブルフィンガ３２をイネーブルにし、どのプログラマブルフィンガ３２をディセーブルにするかを決定すると、プレドライバ３０はプログラマブルフィンガ３２をイネーブルに及びディセーブルにする。アプリケーションの条件に合うように、適切な如何なる数のプログラマブルフィンガ３２がイネーブルに又はディセーブルにされてもよい。入力はプレドライバ３０のPDで用意され、関連するプログラマブルフィンガ３２の制御を可能にする。上述したように、PD=1の場合、プログラマブルフィンガ３２はディセーブルにされ、Y1=Y2=VDD及びZ1=Z2=VSSである。別の例として、PD＝０であって、入力信号A1及びA2がゼロ又は１の論理値を有する場合に、プログラマブルフィンガ３２はイネーブルにされ、Y1,Z1=A1及びY2,Z2=A2である。従ってアプリケーションは、イネーブルに及びディセーブルにされたプログラマブルフィンガ３２の構成に基づいて進行する。イネーブルに及びディセーブルにされたプログラマブルフィンガ３２ａの構成は、別のアプリケーションを促進するように変わってもよい。一例では、イネーブル及びディセーブルされたプログラマブルフィンガ３２ａの総数が、少なくとも２つのプログラマブルフィンガ３２である。
以上本発明がいくつかの実施例の中で説明されてきたが、変更、変形、代替、変換及び修正の多数のものが当業者に示唆され、本発明はそのような変更、変形、代替、変換及び修正を添付の特許請求の範囲に包含することが意図されている。
以下、本発明により教示される手段が例示的に列挙される。
（付記１）
低電圧差動信号(LVDS)ドライバであって、
信号を駆動するよう動作する少なくとも２つのプログラマブルフィンガと、
少なくとも２つのプレドライバと、
を有し、前記プレドライバの各々は１つのプログラマブルフィンガに関連し且つ該関連するプログラマブルフィンガをイネーブルに又はディセーブルにし、イネーブルにされたプログラマブルフィンガは前記信号を駆動し且つ当該ドライバの容量負荷に寄与し、ディセーブルにされたプログラマブルフィンガは前記信号を駆動せず且つ当該ドライバの容量負荷に寄与しない低電圧差動信号ドライバ。
（付記２）
前記少なくとも２つのプレドライバ各々が、プレドライバロジックを有する付記１記載の低電圧差動ドライバ。
（付記３）
前記少なくとも２つのプログラマブルフィンガ各々が複数のトランジスタを有し、前記複数のトランジスタは、複数のｐチャネル金属酸化物電界効果トランジスタ及び複数のｎチャネル金属酸化物電界効果トランジスタを有する付記１記載の低電圧差動ドライバ。
（付記４）
当該低電圧差動ドライバは５つのプログラマブルフィンガを有し、２つのプログラマブルフィンガのみが高速の信号伝送を促すようにイネーブルにされ、当該低電圧差動ドライバは低い出力電圧振幅を有する付記１記載の低電圧差動ドライバ。
（付記５）
前記高速の信号伝送は約１０ギガビット毎秒以上であり、差動回路の低い出力電圧振幅は約600mV以下であり、シングルエンド回路の低出力電圧振幅は約300mV以下である付記４記載の低電圧差動ドライバ。
（付記６）
当該低電圧差動ドライバは５つのプログラマブルフィンガを有し、５つ全てのプログラマブルフィンガが低速の信号伝送を促すようにイネーブルにされ、当該低電圧差動ドライバは高い出力電圧振幅を有する付記１記載の低電圧差動ドライバ。
（付記７）
前記低速の信号伝送は約３ギガビット毎秒以下であり、差動回路の高い出力電圧振幅は約1200mV以上であり、シングルエンド回路の高出力電圧振幅は約600mV以上である付記６記載の低電圧差動ドライバ。
（付記８）
低電圧差動信号(LVDS)を駆動する方法であって、
LVDSドライバの１つ以上のプログラマブルフィンガを選択的にイネーブルにし、前記プレドライバの各々は信号を駆動するよう動作し、イネーブルにされたプログラマブルフィンガは前記信号を駆動し且つ前記LVDSドライバの容量負荷に寄与し、ディセーブルにされたプログラマブルフィンガは前記信号を駆動せず且つ前記LVDSドライバの容量負荷に寄与しない方法。
（付記９）
１つ以上のプログラマブルフィンガを選択的にイネーブルにすることが、前記LVDSドライバのPDで信号を受信することを含む付記８記載の方法。
（付記１０）
１つ以上のプログラマブルフィンガを選択的にイネーブルにすることが、ゼロ又は１の論理値を有する入力を受信することを含む付記８記載の方法。
（付記１１）
１つ以上のプログラマブルフィンガを選択的にイネーブルにすることが、
２つのプログラマブルフィンガのみを高速の信号伝送を促すようにイネーブルにすること、及び
低い出力電圧振幅を持つようにすることを含む付記８記載の方法。
（付記１２）
前記高速の信号伝送は約１０ギガビット毎秒以上であり、差動回路の低い出力電圧振幅は約600mV以下であり、シングルエンド回路の低出力電圧振幅は約300mV以下である付記１１記載の方法。
（付記１３）
１つ以上のプログラマブルフィンガを選択的にイネーブルにすることが、
５つのプログラマブルフィンガを低速の信号伝送を促すようにイネーブルにすること、及び
高い出力電圧振幅を持つようにすることを含む付記８記載の方法。
（付記１４）
前記低速の信号伝送は約３ギガビット毎秒以下であり、差動回路の高い出力電圧振幅は約1200mV以上であり、シングルエンド回路の高出力電圧振幅は約600mV以上である付記１３記載の方法。
（付記１５）
低電圧差動信号(LVDS)を駆動するシステムであって、
信号を駆動する手段と、
LVDSドライバの１つ以上の駆動手段を選択的にイネーブルにする手段と、
を有し、イネーブルにされた駆動手段は前記信号を駆動し且つ前記LVDSドライバの容量負荷に寄与し、ディセーブルにされた駆動手段は前記信号を駆動せず且つ前記LVDSドライバの容量負荷に寄与しないシステム。
（付記１６）
前記LVDSドライバのPDで信号を受信する手段を更に含む付記１５記載のシステム。
（付記１７）
ゼロ又は１の論理値を有する入力を受信する手段を更に含む付記１５記載のシステム。
（付記１８）
高速で信号を駆動する手段と、
低出力電圧振幅を持たせる手段と、
を更に有する付記１５記載のシステム。
（付記１９）
低速で信号を駆動する手段と、
高出力電圧振幅を持たせる手段と、
を更に有する付記１５記載のシステム。
高速ディジタル伝送用のLVDSドライバを有する大規模集積回路間でのディジタル伝送用ネットワーク要素の一例を示す。 大出力電圧振幅及び高速ディジタル伝送をもたらすLVDSドライバのブロック図を示す。 LVDSドライバの回路図を例示する。
符号の説明
１０ ネットワーク要素
１２ 大規模集積回路(LSI,IC)
１４ 受信部
１６ 相互接続部
２８ LVDSドライバ
３０ プレドライバ
３２ プログラマブルフィンガ
４０ プレドライバロジック
４２ トランジスタ

Claims (8)

  1. 低電圧差動信号(LVDS)ドライバであって、
    信号を駆動するよう動作する少なくとも２つのプログラマブルフィンガと、
    制御信号を前記プログラマブルフィンガに与える、少なくとも２つのプレドライバと、
    を有し、前記プレドライバの各々は１つのプログラマブルフィンガに関連し且つ該関連するプログラマブルフィンガをイネーブルに又は１つのプログラマブルフィンガに関連し且つ該関連するプログラマブルフィンガに含まれるすべての相補スイッチをオフさせて該プログラマブルフィンガをディセーブルにし、イネーブルにされたプログラマブルフィンガは前記信号を駆動し且つ当該ドライバの容量負荷に寄与し、ディセーブルにされたプログラマブルフィンガは前記信号を駆動せず且つ当該ドライバの容量負荷に寄与しない低電圧差動信号ドライバ。
  2. 前記少なくとも２つのプログラマブルフィンガ各々が複数のトランジスタを有し、前記複数のトランジスタは、複数のｐチャネル金属酸化物電界効果トランジスタ及び複数のｎチャネル金属酸化物電界効果トランジスタを有する請求項１記載の低電圧差動信号ドライバ。
  3. 当該低電圧差動信号ドライバは５つのプログラマブルフィンガを有し、２つのプログラマブルフィンガのみが高速の信号伝送を促すようにイネーブルにされ、当該低電圧差動信号ドライバは低い出力電圧振幅を有する請求項１記載の低電圧差動信号ドライバ。
  4. 前記高速の信号伝送は約１０ギガビット毎秒以上であり、差動回路の低い出力電圧振幅は約600mV以下であり、シングルエンド回路の低出力電圧振幅は約300mV以下である請求項３記載の低電圧差動信号ドライバ。
  5. 当該低電圧差動信号ドライバは５つのプログラマブルフィンガを有し、５つ全てのプログラマブルフィンガが低速の信号伝送を促すようにイネーブルにされ、当該低電圧差動信号ドライバは高い出力電圧振幅を有する請求項１記載の低電圧差動信号ドライバ。
  6. 低電圧差動信号(LVDS)を駆動する方法であって、
    LVDSドライバの１つ以上のプレドライバは１つ以上のプログラマブルフィンガを選択的にイネーブル又は１つ以上のプログラマブルフィンガに関連し且つ該関連するプログラマブルフィンガに含まれるすべての相補スイッチをオフさせて該プログラマブルフィンガをディセーブルにし、前記プレドライバの各々は制御信号を前記プログラマブルフィンガに与え、イネーブルにされたプログラマブルフィンガは信号を駆動し且つ前記LVDSドライバの容量負荷に寄与し、ディセーブルにされたプログラマブルフィンガは前記信号を駆動せず且つ前記LVDSドライバの容量負荷に寄与しない方法。
  7. １つ以上のプログラマブルフィンガを選択的にイネーブルにすることが、
    ２つのプログラマブルフィンガのみを高速の信号伝送を促すようにイネーブルにすること、及び
    低い出力電圧振幅を持つようにすることを含む請求項６記載の方法。
  8. 低電圧差動信号(LVDS)を駆動するシステムであって、
    信号を駆動する手段と、
    LVDSドライバの１つ以上の駆動手段を選択的にイネーブル又は１つ以上の駆動手段に関連し且つ該関連する駆動手段に含まれるすべての相補スイッチをオフさせて該駆動手段をディセーブルにし、かつ制御信号を前記駆動手段に与える手段と、
    を有し、イネーブルにされた駆動手段は信号を駆動し且つ前記LVDSドライバの容量負荷に寄与し、ディセーブルにされた駆動手段は前記信号を駆動せず且つ前記LVDSドライバの容量負荷に寄与しないシステム。
JP2007145951A 2006-06-01 2007-05-31 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム Expired - Fee Related JP4992555B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/421,522 US7427878B2 (en) 2006-06-01 2006-06-01 Low-voltage differential signal driver for high-speed digital transmission
US11/421,522 2006-06-01

Publications (2)

Publication Number Publication Date
JP2007325272A JP2007325272A (ja) 2007-12-13
JP4992555B2 true JP4992555B2 (ja) 2012-08-08

Family

ID=38520760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007145951A Expired - Fee Related JP4992555B2 (ja) 2006-06-01 2007-05-31 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム

Country Status (4)

Country Link
US (1) US7427878B2 (ja)
EP (1) EP1863178A3 (ja)
JP (1) JP4992555B2 (ja)
CN (1) CN101106373A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996517B2 (ja) * 2008-03-24 2012-08-08 ルネサスエレクトロニクス株式会社 入力回路及び入力回路を含む半導体集積回路
US7902883B2 (en) * 2008-06-20 2011-03-08 Fujitsu Limited Preemphasis driver with replica bias
US8213494B2 (en) * 2008-06-20 2012-07-03 Fujitsu Limited Sign-based general zero-forcing adaptive equalizer control
US8270464B2 (en) * 2008-06-20 2012-09-18 Fujitsu Limited Decision feedback equalizer (DFE)
CN101394377B (zh) * 2008-09-24 2011-06-08 硅谷数模半导体（北京）有限公司 预加重装置和低压差分信号发射器
US8008944B2 (en) * 2008-11-25 2011-08-30 Qualcomm Incorporated Low voltage differential signaling driver with programmable on-chip resistor termination
US9065399B2 (en) * 2013-06-14 2015-06-23 Altera Corporation Programmable high-speed voltage-mode differential driver
CN106849935A (zh) * 2016-12-23 2017-06-13 深圳市国微电子有限公司 一种时钟缓冲器驱动电路及可编程逻辑器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003577B2 (ja) * 1996-07-19 2000-01-31 日本電気株式会社 半導体集積回路
JP4040140B2 (ja) * 1997-05-14 2008-01-30 富士通株式会社 半導体装置及びそのアクセスタイム調整方法
US5977796A (en) * 1997-06-26 1999-11-02 Lucent Technologies, Inc. Low voltage differential swing interconnect buffer circuit
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
JP2000031810A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd ドライバ回路
JP4199377B2 (ja) * 1999-06-16 2008-12-17 富士通マイクロエレクトロニクス株式会社 Ｌｓｉデバイス
US6353334B1 (en) * 2000-01-27 2002-03-05 Xilinx, Inc. Circuit for converting a logic signal on an output node to a pair of low-voltage differential signals
US6262606B1 (en) * 2000-08-04 2001-07-17 Dolphin Technology, Inc. Waveform compensated output driver
US6366128B1 (en) * 2000-09-05 2002-04-02 Xilinx, Inc. Circuit for producing low-voltage differential signals
JP2002152032A (ja) * 2000-11-16 2002-05-24 Hitachi Ltd 出力回路および半導体集積回路
US6650140B2 (en) * 2001-03-19 2003-11-18 Altera Corporation Programmable logic device with high speed serial interface circuitry
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US6990644B2 (en) * 2002-04-18 2006-01-24 International Business Machines Corporation On chip timing adjustment in multi-channel fast data transfer
US6831480B1 (en) * 2003-01-07 2004-12-14 Altera Corporation Programmable logic device multispeed I/O circuitry
JP4205969B2 (ja) * 2003-02-18 2009-01-07 パナソニック株式会社 電流ドライバ回路
US7236013B2 (en) * 2003-12-26 2007-06-26 Stmicroelectronics Pvt. Ltd. Configurable output buffer and method to provide differential drive
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
US7145359B2 (en) * 2004-06-28 2006-12-05 Silicon Laboratories Inc. Multiple signal format output buffer
KR100555571B1 (ko) * 2004-09-07 2006-03-03 삼성전자주식회사 반도체 장치의 송신기
US7268623B2 (en) * 2004-12-10 2007-09-11 Electronics And Telecommunications Research Institute Low voltage differential signal driver circuit and method for controlling the same
US20070013411A1 (en) * 2005-07-14 2007-01-18 Kazi Asaduzzaman Apparatus and methods for programmable slew rate control in transmitter circuits

Also Published As

Publication number Publication date
US20070279098A1 (en) 2007-12-06
EP1863178A3 (en) 2016-11-02
CN101106373A (zh) 2008-01-16
US7427878B2 (en) 2008-09-23
JP2007325272A (ja) 2007-12-13
EP1863178A2 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
JP4992555B2 (ja) 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム
JP5792690B2 (ja) 差動出力回路および半導体集積回路
US7940086B2 (en) Interface circuit that can switch between single-ended transmission and differential transmission
JP4680004B2 (ja) デエンファシス機能を有する出力バッファ回路
JP5135477B2 (ja) プリエンファシス回路及びこれを備えた差動電流信号伝送システム
US5166558A (en) Cmos ecl/ttl output circuit
JP2002094365A (ja) 出力バッファ回路
JP2007081608A (ja) 出力バッファ回路
JP3949636B2 (ja) Ｌｖｄｓドライバー回路
WO2005107073A1 (en) Break before make predriver and level-shifter
JP2000174605A (ja) 差動トライステート発生方法及び差動トライステート回路
JP3927788B2 (ja) 半導体装置
JP4005086B2 (ja) 半導体集積回路
US20080054953A1 (en) RSDS/LVDS Driving Circuits Suitable for Low Working Voltages
US6496044B1 (en) High-speed output circuit with low voltage capability
JP2008147940A (ja) 半導体集積回路
JPH04302215A (ja) 電力供給バス上のノイズ制御の方法および装置
JP2021176216A (ja) Ｌｐｈｃｓｌ伝送方式におけるドライバ
JP6510920B2 (ja) ドライバ回路及びそれを備えたデジタルアンプ
KR101759113B1 (ko) 디코더를 이용한 기울기 제어 스위칭 회로
US7505752B1 (en) Receiver for differential and reference-voltage signaling with programmable common mode
JP4107985B2 (ja) 多入力ｃｍｏｓ複合ゲート回路
JP4273881B2 (ja) 差動信号出力回路及びそれを内蔵した半導体集積回路
JP4107984B2 (ja) 多入力ｃｍｏｓゲート回路
US20060125526A1 (en) Differential analog logic circuit with symmetric inputs and output

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4992555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees