JP4985756B2 - 逆回復電流防止装置ならびにモータ駆動装置 - Google Patents

Description

本発明は、逆回復電流防止装置に関する。また、本発明は、当該逆回復電流防止装置を備えた、モータを駆動するためのモータ駆動装置に関する。

従来より、ファンや換気扇等の様々な機器の駆動源として、モータが良く用いられている。一般的に、モータは、交流電源からの交流電圧を全波整流する全波整流部や、整流後の電圧を用いてモータ駆動用の駆動電圧を生成するインバータ部等を有するモータ駆動装置によって駆動される。しかし、モータ駆動装置においては、全波整流部に流入する交流電源からの入力電流が歪むため、力率が低下するといった問題が生じていた。

この問題に対し、力率を改善する技術として、特許文献１（特開２００７−２７４８１８号公報）に開示された整流装置５０１が知られている（図１参照）。整流装置５０１は、主として、全波整流部５０５と、２つの整流ダイオードＤ５０２，Ｄ５０３と、例えばトランジスタで構成される１つのスイッチング素子５０４とを備えている。整流ダイオードＤ５０２，Ｄ５０３の各アノード端子は、全波整流部５０５の各相の交流入力端子に接続され、各カソード端子は、スイッチング素子５０４の正電極に接続されている。スイッチング素子５０４の負電極は、全波整流部５０５の負側出力端子に接続されている。このような整流装置５０１では、全波整流部５０５に流れ込む入力電流が正弦波となりかつ電圧位相と電流位相とが一致するように、マイクロコンピュータ（図示せず）によってスイッチング素子５０４がオン及びオフされる。

しかしながら、上記特許文献１の整流装置５０１においては、図１（ａ）の矢印に示すように電流が流れている状態、具体的には、交流電源５０６からの入力電流が全波整流部５０５に流入しており且つスイッチング素子５０４がオフとなっている際に、上述したマイクロコンピュータ（図示せず）が暴走してしまう場合がある。すると、オフになっているはずのスイッチング素子５０４が誤ってオンしてしまい、例えば図１（ｂ）の矢印に示すように、スイッチング素子５０４を含む電流経路が更に形成され、整流装置５０１内にはいわゆる逆回復電流が流れてしまう。特に、スイッチング素子５０４がオンした瞬間には、スイッチング素子５０４には比較的大きな逆回復電流が瞬時に流れるため、この電流によってスイッチング素子５０４が破壊されてしまう恐れがある。

そこで、本発明は、逆回復電流によってスイッチング素子が破壊するのを防止することができる逆回復電流防止装置、ならびにこれを備えたモータ駆動装置の提供を目的とする。

発明１に係る逆回復電流防止装置は、全波整流部と、第１ダイオードと、第２ダイオードと、スイッチ部と、電圧検出部と、ゼロクロス検出部と、スイッチ制御部とを備える。全波整流部は、複数のダイオードで構成されている。全波整流部は、第１入力端子及び第２入力端子に入力された交流電源からの電源電圧を整流する。第１ダイオードは、全波整流部の第１入力端子にアノード端子が接続されている。第２ダイオードは、全波整流部の第２入力端子にアノード端子が接続されている。スイッチ部は、第１ダイオード及び第２ダイオードの各カソード端子と全波整流部の負側出力端子との間に接続されている。スイッチ部は、各カソード端子と負側出力端子との間を電気的に開放或いは短絡するスイッチング素子で構成されている。電圧検出部は、各カソード端子及び負側出力端子間の電圧を検知する。ゼロクロス検出部は、電源電圧のゼロクロスを検出する。スイッチ制御部は、各カソード端子及び負側出力端子間の電圧が閾値以上である場合、スイッチ部が各カソード端子と負側出力端子との間を電気的に短絡することを禁止することで、スイッチ部を含む逆回復電流の経路形成を防止する。そして、スイッチ制御部は、信号出力部と、論理積回路とを有する。信号出力部は、ゼロクロス検出部による第２検出結果に基づいて、閾値に関する信号である第２パルス信号を出力する。論理積回路は、電圧検出部による第１検出結果を示す第１パルス信号と第２パルス信号との論理積を演算し、スイッチング素子に出力する。

この逆回復電流防止装置によると、第１及び第２ダイオードの各カソード端子と全波整流部の負側電圧端子との間の電圧、即ちスイッチ部の両端電圧が閾値以上であり高くなっている場合には、回路構成上、交流電源から全波整流部へと入力電流が流れていることが想定される。そこで、この場合には、スイッチ制御部は、スイッチ部が第１及び第２ダイオードの各カソード端子と全波整流部の負側電圧端子とを電気的に短絡することを禁止する。これにより、全波整流部へと入力電流が流れている間、第１及び第２ダイオードの各カソード端子と全波整流部の負側電圧端子との間は電気的に開放された状態となり、逆回復電流の電流経路は形成されないため、逆回復電流はスイッチ部上を流れない。従って、スイッチ部が破壊するのを防止することができる。

また、スイッチ制御部は、第１及び第２ダイオードの各カソード端子及び全波整流部の負側出力端子間の電圧、即ちスイッチ部の両端電圧を電圧検出部によって知ることができ、当該電圧と閾値との比較によってスイッチ部の状態を制御することができる。

また、この逆回復電流防止装置のスイッチ制御部は、第１及び第２ダイオードの各カソード端子と全波整流部の負側電圧端子との間の電圧、即ちスイッチ部の両端電圧である第１検出結果だけではなく、更にゼロクロス検出部の検出結果である第２検出結果に基づいて短絡を禁止するため、より確実にスイッチ部が破壊するのを防止することができる。

更に、この逆回復電流防止装置に係るスイッチ制御部は、信号出力部と論理積回路とで簡単に構成されることができる。ここで、第１パルス信号とは、第１及び第２ダイオードの各カソード端子と全波整流部の負側電圧端子との間の電圧、即ちスイッチ部の両端電圧を示す信号である。第２パルス信号とは、ゼロクロス検出部の検出結果に基づいて生成される信号であって、例えば交流電圧が閾値以上か否かを示す信号である。

発明２に係る逆回復電流防止装置は、発明１に係る逆回復電流防止装置であって、スイッチ制御部は、電源電圧のゼロクロス付近であってかつ交流電源から全波整流部へと電流が流れ出すタイミングで、各カソード端子と負側出力端子との間をスイッチ部によって電気的に短絡させる。閾値は、スイッチ部が各カソード端子と負側出力端子との間を電気的に短絡する時の電源電圧よりも、高く設定されている。

この逆回復電流防止装置によると、閾値を、スイッチング素子がオンを強制的に禁止する制御に適した値にすることができる。

発明３に係る逆回復電流防止装置は、発明１または２のいずれかに係る逆回復電流防止装置であって、平滑部を更に備える。平滑部は、全波整流部によって整流された電源電圧を平滑する。閾値は、直流電圧が電源電圧より低いために交流電源から全波整流部へと電流が流れ出す時の電源電圧よりも、低く設定されている。

直流電圧が電源電圧よりも低くなり、交流電源から全波整流部へと電流が流入している場合、逆回復電流がスイッチ部に流れる恐れが考えられる。しかし、この逆回復電流防止装置によると、スイッチ部のオンを強制的に禁止し始める制御に用いられる閾値は、直流電圧が電源電圧よりも低くなり、交流電源から全波整流部へと電流が流れ出す時の電源電圧よりも低く設定されている。そのため、それまで電源電圧が直流電圧よりも低かった関係が逆転して電源電圧が直流電圧よりも高くなり、逆回復電流を考慮しなければならなくなる状態に至るよりも、前もってスイッチ部のオンを強制的に禁止することができる。従って、スイッチ部が破壊するのを、より確実に防止することができる。

発明４に係るモータ駆動装置は、モータを駆動するための装置である。モータ駆動装置は、上記発明１〜３のいずれかに係る逆回復電流防止装置と、インバータ部とを備える。インバータ部は、互いに直列に接続された複数のスイッチング素子を含み、モータを駆動するための駆動電圧をモータに出力する。逆回復電流防止装置は、インバータ部の前段部分に設けられている。

逆回復電流のうち、特にスイッチ部がオンした瞬間にスイッチ部に流れる過渡的な電流は、ノイズ源となるため、モータ駆動装置のインバータ駆動制御用のマイクロコンピュータ等にも悪影響を及ぼすことが考えられる。しかし、本発明に係るモータ駆動装置は、上記発明１〜６のいずれかに係る逆回復電流防止装置がモータ駆動装置に搭載されているため、スイッチ部には逆回復電流が流れなくなる。従って、モータ駆動装置は、逆回復電流による影響を受けることがなく、問題なくモータを駆動することができる。

発明１に係る逆回復電流防止装置によると、全波整流部へと入力電流が流れている間、第１及び第２ダイオードの各カソード端子と全波整流部の負側電圧端子との間は電気的に開放された状態となり、逆回復電流の電流経路は形成されないため、逆回復電流はスイッチ部上を流れない。従って、スイッチ部が破壊するのを防止することができる。

また、スイッチ制御部は、第１及び第２ダイオードの各カソード端子及び負側出力端子間の電圧を知ることができ、当該電圧と閾値との比較によってスイッチ部の状態を制御することができる。また、より確実にスイッチ部が破壊するのを防止することができ、スイッチ制御部は、信号出力部と論理積回路とで簡単に構成されることができる。

発明２に係る逆回復電流防止装置によると、閾値を、スイッチング素子がオンを強制的に禁止する制御に適した値にすることができる。

発明３に係る逆回復電流防止装置は、前もってスイッチ部のオンを強制的に禁止することができるため、スイッチ部が破壊するのを、より確実に防止することができる。

発明４に係るモータ駆動装置は、逆回復電流による影響を受けることがなく、問題なくモータを駆動することができる。

（ａ）特許文献１に係る整流装置の回路図において、スイッチング素子がオフしている時に整流装置内を流れる電流の経路を示す図。 （ｂ）特許文献１に係る整流装置の回路図において、図１（ａ）の状態時にスイッチング素子が誤ってオンとなることで整流装置内を流れている逆回復電流の経路を示す図。 本実施形態に係る逆回復電流防止装置、当該逆回復電流防止装置を備えたモータ駆動装置、当該モータ駆動装置及びモータを備えたモータ駆動システムの構成を示す図。 モータ駆動装置が有するインバータ部の内部の構成を示す図。 電源電圧、直流電圧、入力電流、スイッチング素子の両端電圧、ゲート電圧、及び第２パルス信号の経時的変化を示すグラフ。 図４の区間ｉｎ２及び区間ｉｎ３それぞれにおいて、逆回復電流防止装置内を流れる電流の経路を示す図。 （ａ）全波整流部に入力電流が流れている間はスイッチング素子のオンを強制的に禁止する本実施形態の場合の、スイッチング素子に流れる電流を示すグラフ。 （ｂ）全波整流部に入力電流が流れている間にスイッチング素子をオンさせた従来例における、スイッチング素子に流れる電流を示すグラフ。

以下、本発明に係る逆回復電流防止装置およびモータ駆動装置について、図面を用いて詳細に説明する。

（１）全体構成
図２は、本発明の一実施形態に係るモータ駆動装置１、逆回復電流防止装置２、及びモータ駆動システム１００の構成図である。モータ駆動システム１００は、モータ１１と、当該モータ１１を駆動するためのモータ駆動装置１とを備える。

ここで、モータ１１について説明する。モータ１１は、空気調和装置の室外機に係る室外ファン１２の駆動源であって、例えば３相のブラシレスＤＣモータであることができる。図示してはいないが、モータ１１は、複数の駆動コイルで構成されるステータと、永久磁石で構成されるロータと、ステータに対するロータの位置を検出するためのホール素子等を有している。

モータ駆動装置１は、主として、本実施形態に係る逆回復電流防止装置２とインバータ部５とを備える。また、図示してはいないが、モータ駆動装置１は、インバータ部５の制御を行うマイクロコンピュータも有している。

逆回復電流防止装置２は、いわゆる逆回復電流を防止するための装置であって、インバータ部５の前段部分、つまりはインバータ部５よりもモータ１１側ではなく商用電源である交流電源１０側に設けられている。逆回復電流防止装置２の詳細については後述する。

インバータ部５は、図３に示すように、複数のトランジスタＱ５１ａ，Ｑ５１ｂ，Ｑ５２ａ，Ｑ５２ｂ，Ｑ５３ａ，Ｑ５３ｂ及び複数の還流用ダイオードＤ５１ａ，Ｄ５１ｂ，Ｄ５２ａ，Ｄ５２ｂ，Ｄ５３ａ，Ｄ５３ｂを含む。トランジスタＱ５１ａとＱ５１ｂ、Ｑ５２ａとＱ５２ｂ、Ｑ５３ａとＱ５３ｂは、それぞれ互いに直列に接続されており、各ダイオードＤ５１ａ〜Ｄ５３ｂは、各トランジスタＱ５１ａ〜Ｑ５３ｂに並列接続されている。インバータ部５は、各トランジスタＱ５１ａ〜Ｑ５３ｂが所定のタイミングでオン及びオフを行うことでモータ１１を駆動するための駆動電圧を生成し、該電圧をモータ１１に出力する。尚、各トランジスタＱ５１ａ〜Ｑ５３ｂがオン及びオフする動作は、図示しないマイクロコンピュータによって制御される。

また、本実施形態では、図２に示すように、モータ駆動装置１を構成する逆回復電流防止装置２及びインバータ部５に加え、交流電源１０に接続されたリアクトルＬ１は、プリント基板Ｐ１上に実装されており、該基板Ｐ１は、３つのインターフェースＩＦ１，ＩＦ２，ＩＦ３を介してモータ１１に接続されている。基板Ｐ１からモータ１１へは、既に述べた駆動電圧が出力され、モータ１１は回転駆動する。

（２）逆回復電流防止装置の構成
次に、本実施形態に係る逆回復電流防止装置２の構成について、具体的に説明する。

逆回復電流防止装置２は、図２に示すように、主として、全波整流部２１、第１ダイオードＤ２２、第２ダイオードＤ２３、スイッチング素子２４（スイッチ部に相当）、電圧検出部２５、ゼロクロス検出部２８、平滑コンデンサＣ２９（平滑部に相当）、及びスイッチング素子制御部３０（スイッチ制御部に相当）を備える。

〔全波整流部〕
全波整流部２１は、複数のダイオードＤ２ａ，Ｄ２ｂ，Ｄ２ｃ，Ｄ２ｄによってブリッジ状に構成されている。具体的には、ダイオードＤ２ａとＤ２ｂ、Ｄ２ｃとＤ２ｄは、それぞれ互いに直列に接続されている。ダイオードＤ２ａ，Ｄ２ｃの各カソード端子は、共に第１配線ＯＬ１上に接続されており、全波整流部２１の正側出力端子として機能する。ダイオードＤ２ｂ，Ｄ２ｄの各アノード端子は、共に第２配線ＯＬ２上に接続されており、全波整流部２１の負側出力端子として機能する。ダイオードＤ２ａ，Ｄ２ｂ同士の接続点である第１入力端子ｓ２は、リアクトルＬ１を介して交流電源１０のプラス側出力端子ｓ１に接続され、ダイオードＤ２ｃ，Ｄ２ｄ同士の接続点である第２入力端子ｔ２は、交流電源１０のマイナス側出力端子ｔ１に直接接続されている。なお、交流電源１０は、交流電圧を、プリント基板Ｐ１の電源電圧Ｖａｃとして出力する。

このような構成を有する全波整流部２１は、第１入力端子ｓ２及び第２入力端子ｔ２から入力された交流電源１０からの電源電圧Ｖａｃを整流し、これを第１配線ＯＬ１及び第２配線ＯＬ２に出力することができる。

〔第１ダイオード、第２ダイオード〕
第１ダイオードＤ２２のアノード端子は、全波整流部２１の第１入力端子ｓ２に接続され、第２ダイオードＤ２３のアノード端子は、全波整流部２１の第２入力端子ｔ２に接続されている。第１ダイオードＤ２２及び第２ダイオードＤ２３には、第１入力端子ｓ２及び第２入力端子ｔ２に印加される電源電圧Ｖａｃとカソード端子ｓ３，ｔ３側の電圧との差が所定値以上の場合に、電流がアノード側からカソード側へと流れるようになっている。

〔スイッチング素子〕
スイッチング素子２４は、１つのＮ型絶縁ゲートバイポーラトランジスタで構成されている。スイッチング素子２４のコレクタ端子は、第１ダイオードＤ２２のカソード端子ｓ３及び第２ダイオードＤ２３のカソード端子ｔ３に接続されており、エミッタ端子は、第２配線ＯＬ２を介して全波整流部２１の負側出力端子に接続されている。スイッチング素子２４のゲート端子は、後述するスイッチング素子制御部３０に接続されている。即ち、スイッチング素子２４は、第１及び第２ダイオードＤ２２，Ｄ２３の各カソード端子ｓ３，ｔ３と全波整流部２１の負側出力端子との間に接続されていると言える。

このような構成を有するスイッチング素子２４は、ゲート端子に印加されるゲート電圧に応じて、第１ダイオードＤ２２及び第２ダイオードＤ２３の各カソード端子ｓ３，ｔ３と第２配線ＯＬ２（具体的には、全波整流部２１の負側出力端子）との間を電気的に開放或いは短絡する。本実施形態では、スイッチング素子２４がＮｃｈトランジスタであることから、スイッチング素子２４は、ゲート端子に所定値よりも高いゲート電圧が印加されれば、オンして各カソード端子ｓ３，ｔ３と負側出力端子との間を短絡する。逆に、スイッチング素子２４は、ゲート端子に所定値よりも低いゲート電圧が印加されれば、オフして各カソード端子ｓ３，ｔ３と負側出力端子との間を開放する。

〔電圧検出部〕
電圧検出部２５は、第１ダイオードＤ２２及び第２ダイオードＤ２３の各カソード端子ｓ３，ｔ３と全波整流部２１の負側出力端子との間の電圧、つまりはスイッチング素子２４の両端電圧Ｖｉｇｂｔ（第１検出結果に相当）を検出するためのものである。電圧検出部２５は、主として、２つの抵抗Ｒ２６ａ，Ｒ２６ｂと、電圧検出回路２７とで構成される。

２つの抵抗２６ａ，Ｒ２６ｂは、第１ダイオードＤ２２及び第２ダイオードＤ２３の各カソード端子ｓ３，ｔ３と第２配線ＯＬ２との間に、互いに直列に接続されている。つまりは、２つの抵抗Ｒ２６ａ，Ｒ２６ｂは、スイッチング素子２４に並列に接続されている。

電圧検出回路２７は、図示してはいないが、例えばオペアンプやＡＤコンバータ、サンプルホールド回路等で構成されている。電圧検出回路２７には、抵抗Ｒ２６ａ，Ｒ２６ｂ同士の接続点が接続されていると共に、スイッチング素子制御部３０にも接続されている。電圧検出回路２７は、抵抗Ｒ２６ａ，Ｒ２６ｂ同士の接続点における電圧値を所定ゲイン倍に増幅し、当該増幅後の電圧をＡＤ変換して一定時間保持した後、これをスイッチング素子２４の両端電圧Ｖｉｇｂｔを示す第１パルス信号としてスイッチング素子制御部３０に出力する。

ここで、スイッチング素子２４の両端電圧Ｖｉｇｂｔについてだが、スイッチング素子２４がオン、つまりは各カソード端子ｓ３，ｔ３と第２配線ＯＬ２との間が短絡されている場合、スイッチング素子２４には電流が流れるようになる。この場合には、各カソード端子ｓ３，ｔ３と第２配線ＯＬ２とが同電位となり、スイッチング素子２４の両端電圧Ｖｉｇｂｔは“０V”となる（図４に係るスイッチング素子２４の両端電圧Ｖｉｇｂｔの区間ｉｎ２）。一方、スイッチング素子２４がオフ、つまりは各カソード端子ｓ３，ｔ３と第２配線ＯＬ２との間が開放されている場合、スイッチング素子２４には電流が流れない。この場合には、各カソード端子ｓ３，ｔ３は、第２配線ＯＬ２と同電位とはならず第２配線ＯＬ２上の電圧値よりも高くなり、スイッチング素子２４の両端電圧Ｖｉｇｂｔは０Ｖ以上となる（図４に係るスイッチング素子２４の両端電圧Ｖｉｇｂｔの区間ｉｎ１，ｉｎ３）。具体的に、図４の区間ｉｎ１では、スイッチング素子２４はオフしており、かつ入力電流は“０Ａ”であるため、両端電圧Ｖｉｇｂｔは電源電圧Ｖａｃとなっている。区間ｉｎ３では、スイッチング素子２４はオフしており、かつ入力電流は“０Ａ”ではないため、両端電圧Ｖｉｇｂｔは直流電圧Ｖｄｃとなっている。

尚、交流電源Ｖａｃが交流電圧であるが、本実施形態に係るスイッチング素子２４の両端電圧Ｖｉｇｂｔは、便宜上、絶対値で表された値であるとする（図４参照）。

〔ゼロクロス検出部〕
ゼロクロス検出部２８は、交流電源１０のプラス側出力端子ｓ１及びマイナス側出力端子ｔ１に接続されていると共に、後述するスイッチング素子制御部３０に接続されている。ゼロクロス検出部２８は、交流電源１０からの電源電圧Ｖａｃ（交流電圧）のゼロクロスを検出すると、当該検出結果をスイッチング素子制御部３０に出力する。

〔平滑コンデンサ〕
平滑コンデンサＣ２９は、一端が第１配線ＯＬ１に、他端が第２配線ＯＬ２に接続されている。平滑コンデンサＣ２９は、全波整流部２１によって整流された電源電圧Ｖａｃを平滑することで、直流電圧Ｖｄｃを生成する。直流電圧Ｖｄｃは、リップルの比較的低い電圧となっており、インバータ部５に印加される。

尚、以下では、説明の便宜上、平滑コンデンサＣ２９の端部のうち、第１配線ＯＬ１に接続された端部を、高電圧側端子ｓ４と言い、第２配線ＯＬ２に接続された端部を、低電圧側端子ｔ４と言う。

〔スイッチング素子制御部〕
スイッチング素子制御部３０は、スイッチング素子２４のオン及びオフを制御する。特に、本実施形態に係るスイッチング素子制御部３０は、電圧検出部２５によって検出されたスイッチング素子２４の両端電圧Ｖｉｇｂｔを閾値と比較し、その比較結果が閾値以上である場合、スイッチング素子２４がオンすることで第１及び第２ダイオードＤ２２，Ｄ２３の各カソード端子ｓ３，ｔ３と第２配線ＯＬ２との間が電気的に短絡されることを禁止する。具体的には、図４に示すように、スイッチング素子２４の両端電圧Ｖｉｇｂｔが閾値以上となっている区間ｉｎ３では、スイッチング素子２４がマイクロコンピュータ（図示せず）の暴走によって、誤ってオンしてしまうのを強制的に禁止される。

ここで、上記閾値が採り得る範囲について説明する。図２に示した逆回復電流防止装置２の回路構成によると、平滑コンデンサＣ２９によって生成された直流電圧Ｖｄｃが交流電源１０の電源電圧Ｖａｃよりも低い場合（Ｖｄｃ＜Ｖａｃ）、平滑コンデンサＣ２９の高電圧側端子ｓ４の電圧値は例えば第１入力端子ｓ２の電圧値よりも低いことになる。この場合、スイッチング素子２４は通常はオフしており、既に図１（ａ）において図示して説明したように、交流電源１０から全波整流部２１へと入力電流が流入することになる。しかし、この状態で、スイッチング素子２４が誤ってオンしてしまうと、図１（ｂ）に示すようにスイッチング素子２４に逆回復電流が流れてしまう。そこで、本実施形態では、スイッチング素子２４のオンを強制的に禁止する制御時に用いられる閾値を、直流電圧Ｖｄｃが電源電圧Ｖａｃよりも低いために（Ｖｄｃ＜Ｖａｃ）交流電源１０から全波整流部２１へと入力電流が流れ出す時の電源電圧Ｖａｃ（図４のｔｐ１）よりも、低く設定している。つまり、閾値は、それまで電源電圧Ｖａｃが直流電圧Ｖｄｃよりも低かった関係（Ｖａｃ＜Ｖｄｃ）が逆転して電源電圧Ｖａｃが直流電圧Ｖｄｃよりも高くなり（Ｖａｃ＞Ｖｄｃ）、逆回復電流を考慮しなければならなくなる区間ｉｎ３’に至るよりも、前もってスイッチング素子２４のオンを強制的に禁止できるように設定されていると言える。

また、閾値は、スイッチング素子２４が第１及び第２ダイオードＤ２２，Ｄ２３の各カソード端子ｓ３，ｔ３と第２配線ＯＬ２との間を電気的に短絡する時の電源電圧Ｖａｃ（図４のｔｐ２）よりも高く設定されている。図４の区間ｉｎ２に示すように、スイッチング素子２４は、電源電圧Ｖａｃのゼロクロス付近であり、かつ交流電源１０から全波整流部２１へと入力電流が流れ出すタイミングでオンしている。これは、電源電圧Ｖａｃがゼロクロス付近であると、交流電源１０から全波整流部２１へは入力電流は流れていない状態が続くため（区間ｉｎ１）、入力電流が流れ出すタイミングでスイッチング素子２４がオンしたとしても、過渡的な逆回復電流がスイッチング素子２４に流れることはないからである。

尚、閾値の具体的な数値は、逆回復電流防止装置２の回路構成に基づき、机上計算、シミュレーション、実験等によって適宜決定される。閾値の具体的な数値の一例としては、例えば図４のｔｐ１における電源電圧Ｖａｃが“３００Ｖ”であって、ｔｐ２における電源電圧Ｖａｃが“−５０Ｖ”あるとした場合、閾値は“１５０Ｖ”と設定されることができる。

更に、本実施形態に係るスイッチング素子制御部３０は、上述した両端電圧Ｖｉｇｂｔと閾値との比較結果だけではなく、ゼロクロス検出部２８によって検出された電源電圧Ｖａｃのゼロクロス（第２検出結果に相当）に基づいて、スイッチング素子２４がオンするのを強制的に禁止する制御を行う。

このような動作を行う本実施形態のスイッチング素子制御部３０は、図２に示すように、演算部３１（信号出力部に相当）及び論理積回路３２を有している。

演算部３１は、メモリ及びＣＰＵからなるマイクロコンピュータで構成されており、演算部３１の入力端子は、ゼロクロス検出部２８の出力端子に接続されている。演算部３１は、ゼロクロス検出部２８による検出結果（具体的には、電源電圧Ｖａｃがゼロクロスか否か）に基づいて閾値に関する信号である第２パルス信号を生成し、論理積回路３２に出力する。具体的には、演算部３１は、交流電圧Ｖａｃのゼロクロス点を起点として立ち上がる所定時間幅の第２パルス信号を、論理積回路３２に出力する。例えば、ゼロクロス検出部２８の検出したゼロクロスの検出結果から、電源電圧Ｖａｃの周期は把握可能となっている。そこで、演算部３１は、ゼロクロス検出部２８の検出結果から、先ずは電源電圧Ｖａｃの周期を算出し、当該算出結果から電源電圧Ｖａｃの値を推定する。そして、演算部３１は、電源電圧Ｖａｃのゼロクロスから例えば２ｍｓ後（所定期間後）は、たとえ第１パルス信号がスイッチング素子２４をオンさせるような値であったとしても、スイッチング素子２４を強制的にオフさせるようにするための値を有する第２パルス信号を生成することが可能となる。

尚、所定時間幅は、例えば２ｍｓｅｃ〜４ｍｓｅｃであって、例えば閾値や交流電圧Ｖａｃの周波数に基づいて机上計算やシミュレーション等によって適宜決定される。即ち、第２パルス信号は、交流電圧Ｖａｃがゼロクロス点を経過してから所定時間以内であることを示す信号であると言える。

また、図４では、第２パルス信号の一例を図示している。図４の第２パルス信号では、交流電圧Ｖａｃの値がゼロクロス点を経過してから所定時間内である場合を“Ｈ”、ゼロクロス点を経過してから所定時間以上経過している場合を“Ｌ”として示している。

論理積回路３２は、２つの入力端子と１つの出力端子とを有する、いわゆるＡＮＤ回路である。論理積回路３２の各入力端子は、演算部３１の出力、電圧検出回路２７の出力に接続されている。論理積回路３２の出力端子は、スイッチング素子２４のゲート端子に接続されている。論理積回路３２は、電圧検出部２５により検出されたスイッチング素子２４の両端電圧Ｖｉｇｂｔを示す第１パルス信号と、第２パルス信号との論理積を演算し、スイッチング素子２４に出力する。

例えば、論理積回路３２は、図４の区間ｉｎ１，ｉｎ３では、第２パルス信号が“Ｌ”であるため、ゲート電圧“Ｌ”をスイッチング素子２４に出力する。論理積回路３２は、図４の区間ｉｎ２では、第２パルス信号が“Ｈ”であるため、第１パルス信号に基づいてゲート電圧“Ｈ”をスイッチング素子２４に出力している。尚、図４の区間ｉｎ２中の、スイッチング素子２４の両端電圧Ｖｉｇｂｔは約“０Ｖ”となっているが、区間ｉｎ２の間は、区間ｉｎ２の直前（つまり、区間ｉｎ１の間）の両端電圧Ｖｉｇｂｔの値に基づき、第１パルス信号“Ｈ”が論理積回路２３に入力される。

（３）動作
（３―１）逆回復電流防止装置の動作と電流の流れ
図４〜図５に基づいて、本実施形態に係る逆回復電流防止装置２の動作の流れと、逆回復電流防止装置２内を流れる電流について説明する。図５は、一例として、第１入力端子ｓ１に正電圧の電源電圧Ｖａｃが印加された場合の、逆回復電流防止装置２内を流れる電流の流れを図示している。

スイッチング素子２４がオフした状態で電源電圧Ｖａｃがゼロクロス点に達した直後、第１入力端子ｓ１には正電圧（または第２入力端子ｔ１には負電圧）の電源電圧Ｖａｃが印加され始める（区間ｉｎ１）。すると、交流電源１０から全波整流部２１へと入力電流が流れ出し、スイッチング素子２４にはゲート電圧“Ｈ”が所定時間印加される（区間ｉｎ２）。これにより、スイッチング素子２４がオンする。そして、この時、電源電圧Ｖａｃは直流電圧Ｖｄｃよりも低いため（Ｖａｃ＜Ｖｄｃ）、図５の（ｉｎ２）示すように、入力電流は、交流電源１０から第１ダイオードＤ２２（または第２ダイオードＤ２３）、スイッチング素子２４、全波整流部２１の負側出力端子を経て交流電源１０へと流れる。この時、スイッチング素子２４の両端電圧Ｖｉｇｂｔは、“０Ｖ”となる。

ゲート電圧“Ｈ”が所定時間の間スイッチング素子２４に印加された後、スイッチング素子制御部３０は、ゲート電圧“Ｌ”をスイッチング素子２４に印加する（区間ｉｎ３）。これにより、スイッチング素子２４は、オフされた状態となり、スイッチング素子２４の両端電圧Ｖｉｇｂｔは直流電圧Ｖｄｃとなる（Ｖｉｇｂｔ＝Ｖｄｃ）。スイッチング素子２４がオフされた際、入力電流は一旦流れなくなるが、その後電源電圧Ｖａｃが直流電圧Ｖｄｃより高くなると（Ｖａｃ＞Ｖｄｃ）、入力電流は全波整流部２１に流入しだす。そこで、スイッチング素子制御部３０は、スイッチング素子２４の両端電圧Ｖｉｇｂｔが閾値を越えると、マイクロコンピュータ（図示せず）の暴走によってスイッチング素子２４が誤ってオンしないように、強制的にオンを禁止する。すると、入力電流は、図５の（ｉｎ３）に示すように、交流電源１０から全波整流部２１の正側出力端子、平滑コンデンサＣ２９、全波整流部２１の負側出力端子を経て交流電圧１０へと流れるが、スイッチング素子２４へは、入力電流は流れない。また、この区間において、逆回復電流防止装置２内を逆回復電流が流れることもないため、スイッチング素子２４に逆回復電流が流れることもない。

ピークを迎えた電源電圧Ｖａｃは、その後除々に低くなり、やがて直流電圧Ｖｄｃ以下となる。すると、入力電流は流れなくなり、やがて“０Ａ”となる。尚、この時も、スイッチング素子２４がオフした状態を保っているため、スイッチング素子２４の両端電圧Ｖｉｇｂｔは、電源電圧Ｖａｃとなる（区間ｉｎ１、Ｖｉｇｂｔ＝Ｖａｃ）。

（３−２）スイッチング素子に流れる電流値の比較結果
図６（ａ）は、全波整流部２１に入力電流が流れている間はスイッチング素子２４のオンを強制的に禁止した本実施形態の場合の、スイッチング素子２４に流れる電流の値を示すグラフである。図６（ｂ）は、全波整流部に入力電流が流れている間にスイッチング素子をオンさせた従来例における、スイッチング素子に流れる電流の値を示すグラフである。

図６（ｂ）では、スイッチング素子がオンするのに伴い、約７０Ａの電流が瞬時に流れている。しかし、図６（ａ）では、電源電圧Ｖａｃのゼロクロス付近から所定時間だけスイッチング素子２４がオンしている間に、約５Ａの電流がスイッチング素子２４に流れてはいるものの、入力電流が全波整流部２１に実際に多く流れている間は、スイッチング素子２４は強制的にオフした状態にあるため、図６（ｂ）に示すような過渡的な電流がスイッチング素子２４に流れるのを防いでいる。

（４）効果
（Ａ）
本実施形態に係る逆回復電流防止装置２によると、第１及び第２ダイオードＤ２２，Ｄ２３の各カソード端子ｓ３，ｔ３と第２配線ＯＬ２（具体的には、全波整流部２１の負側電圧端子）との間の電圧、即ちスイッチング素子２４の両端電圧が閾値以上であり高くなっている場合には、図２の回路構成上、交流電源１０から全波整流部２１へと入力電流が流れていることが想定される。そこで、この場合には、スイッチング素子制御部３０は、スイッチング素子２４が第１及び第２ダイオードＤ２２，Ｄ２３の各カソード端子ｓ３，ｔ３と第２配線ＯＬ２とを電気的に短絡することを禁止する。これにより、全波整流部２１へと入力電流が流れている間、第１及び第２ダイオードＤ２２，Ｄ２３の各カソード端子ｓ３，ｔ３と全波整流部２１の負側電圧端子との間は電気的に開放された状態となり、逆回復電流の電流経路は形成されないため、逆回復電流はスイッチング素子２４上を流れない。従って、スイッチング素子２４が破壊するのを防止することができる。

（Ｂ）
また、本実施形態のスイッチング素子制御部３０は、電圧検出部２５により検出されたスイッチング素子２４の両端電圧を閾値と比較する。これにより、スイッチング素子制御部３０は、スイッチング素子２４の両端電圧を知ることができ、当該電圧と閾値との比較によってスイッチング素子２４の状態を制御することができる。

（Ｃ）
また、本実施形態に係る逆回復電流防止装置２のスイッチング素子制御部３０は、スイッチング素子２４の両端電圧だけではなく、更にゼロクロス検出部２８により検出された電源電圧Ｖａｃのゼロクロスに基づいて短絡を禁止する。そのため、逆回復電流防止装置２は、より確実にスイッチ部が破壊するのを防止することができる。

（Ｄ）
また、本実施形態に係る逆回復電流防止装置２によると、スイッチング素子制御部３０は、演算部３１と、論理積回路３２で簡単に構成されることができる。

（Ｅ）
また、本実施形態に係る逆回復電流防止装置２に係るスイッチング素子制御部３０は、電源電圧Ｖａｃのゼロクロス付近であってかつ交流電源１０から全波整流部２１へと入力電流が流れ出すタイミングで、各カソード端子ｓ３，ｔ３と負側出力端子との間をスイッチング素子２４によって電気的に短絡させる。閾値は、スイッチング素子２４が各カソード端子ｓ３，ｔ３と第２配線ＯＬ２との間を電気的に短絡する時の電源電圧Ｖａｃよりも、高く設定されている。これにより、閾値を、スイッチング素子２４がオンを強制的に禁止する制御に適した値にすることができる。

（Ｆ）
直流電圧Ｖｄｃが電源電圧Ｖａｃよりも低くなり、交流電源１０から全波整流部２１へと入力電流が流れている場合、いわゆる逆回復電流がスイッチング素子２４に流れる恐れが考えられる。しかし、本実施形態に係る逆回復電流防止装置２によると、スイッチング素子２４のオンを強制的に禁止し始める制御に用いられる閾値は、直流電圧Ｖｄｃが電源電圧Ｖａｃよりも低くなり、交流電源１０から全波整流部２１へと電流が流れ出す時の電源電圧Ｖａｃ（図４のｔｐ１）よりも低く設定されている。そのため、それまで直流電圧Ｖｄｃが電源電圧Ｖａｃよりも低かった関係が逆転して直流電圧Ｖｄｃが電源電圧Ｖａｃよりも高くなり（Ｖａｃ＞Ｖｄｃ）、逆回復電流を考慮しなければならなくなる状態に至るよりも、前もってスイッチング素子２４のオンを強制的に禁止することができる。従って、スイッチング素子２４が破壊するのを、より確実に防止することができる。

（Ｇ）
ところで、逆回復電流のうち、特にスイッチング素子２４がオンした瞬間にスイッチング素子２４に流れる過渡的な電流は、モータ駆動装置１の周囲に設けられている各種機器のノイズ源となり、例えばモータ駆動装置１のインバータ駆動制御用のマイクロコンピュータ（図示せず）等にも悪影響を及ぼすことが考えられる。しかし、本実施形態に係るモータ駆動装置１は、上述した逆回復電流防止装置２がモータ駆動装置１に搭載されているため、スイッチング素子２４上には逆回復電流が流れなくなる。従って、モータ駆動装置１は、逆回復電流による影響を受けることがなく、問題なくモータ１１を駆動することができる。

＜その他の実施形態＞
上記実施形態では、スイッチング素子２４が絶縁ゲートバイポーラトランジスタで構成される場合について説明した。しかし、スイッチング素子２４は、第１ダイオードＤ２２及び第２ダイオードＤ２３の各カソード端子ｓ３，ｔ３と第２配線ＯＬ２との間を短絡或いは開放できれば、どのような構成であってもよい。スイッチング素子２４のその他の構成としては、バイポーラトランジスタ、ＭＯＳトランジスタ、サイリスタ、トライアック等が挙げられる。

本発明の逆回復電流防止装置は、スイッチ部が破壊するのを防止することができるという効果を有する。この逆回復電流防止装置は、空気調和装置の室外機における室外ファン等のモータ駆動装置内において装置として適用することができる。

１ モータ駆動装置
２ 逆回復電流防止装置
５ インバータ部
１０ 交流電源
１１ モータ
１２ 室外ファン
２１ 全波整流部
Ｄ２２ 第１ダイオード
Ｄ２３ 第２ダイオード
２４ スイッチング素子
２５ 電圧検出部
Ｒ２６ａ、Ｒ２６ｂ 抵抗
２７ 電圧検出回路
２８ ゼロクロス検出部
Ｃ２９ 平滑コンデンサ
３０ スイッチング素子制御部
３１ 演算部
３２ 論理積回路
１００ モータ駆動システム
Ｐ１ プリント基板

特開２００７−２７４８１８号公報

Claims (4)

1. 複数のダイオード（Ｄ２ａ〜Ｄ２ｄ）で構成されており、第１入力端子（ｓ２）及び第２入力端子（ｔ２）に入力された交流電源（１０）からの電源電圧を整流する全波整流部（２１）と、
   前記全波整流部（２１）の前記第１入力端子（ｓ２）にアノード端子が接続された第１ダイオード（Ｄ２２）と、
   前記全波整流部（２１）の前記第２入力端子（ｔ２）にアノード端子が接続された第２ダイオード（Ｄ２３）と、
   前記第１ダイオード（Ｄ２２）及び前記第２ダイオード（Ｄ２３）の各カソード端子と前記全波整流部（２１）の負側出力端子との間に接続され、各前記カソード端子と前記負側出力端子との間を電気的に開放或いは短絡するスイッチング素子で構成されたスイッチ部（２４）と、
   各前記カソード端子及び前記負側出力端子間の電圧を検知する電圧検出部（２５）と、
   前記電源電圧のゼロクロスを検出するゼロクロス検出部（２８）と、
   各前記カソード端子及び前記負側出力端子間の電圧が閾値以上である場合、前記スイッチ部（２４）が各前記カソード端子と前記負側出力端子との間を電気的に短絡することを禁止することで、前記スイッチ部を含む逆回復電流の経路形成を防止するスイッチ制御部（３０）と、
   を備え、
   前記スイッチ制御部（３０）は、
   前記ゼロクロス検出部（２８）による第２検出結果に基づいて前記閾値に関する信号である第２パルス信号を出力する信号出力部（３１）と、
   前記電圧検出部（２５）による第１検出結果を示す第１パルス信号と前記第２パルス信号との論理積を演算し、前記スイッチ部（２４）に出力する論理積回路（３２）と、
   を有する、
   逆回復電流防止装置（２）。
2. 前記スイッチ制御部（３０）は、前記電源電圧のゼロクロス付近であってかつ前記交流電源（１０）から前記全波整流部（２１）へと電流が流れ出すタイミングで、各前記カソード端子と前記負側出力端子との間を前記スイッチ部（２４）によって電気的に短絡させ、
   前記閾値は、前記スイッチ部（２４）が各前記カソード端子と前記負側出力端子との間を電気的に短絡する時の前記電源電圧よりも高く設定されている、
   請求項１に記載の逆回復電流防止装置（２）。
3. 前記全波整流部（２１）によって整流された前記電源電圧を平滑することで直流電圧を生成する平滑部（Ｃ２９）、
   を更に備え、
   前記閾値は、前記直流電圧が前記電源電圧より低いために前記交流電源（１０）から前記全波整流部（２１）へと電流が流れ出す時の前記電源電圧よりも低く設定されている、
   請求項１または２のいずれかに記載の逆回復電流防止装置（２）。
4. モータ（１１）を駆動するためのモータ駆動装置（１）であって、
   請求項１〜３のいずれかに記載の逆回復電流防止装置（２）と、
   互いに直列に接続された複数のスイッチング素子を含み、前記モータ（１１）を駆動するための駆動電圧を前記モータ（１１）に出力するインバータ部（５）と、
   を備え、
   前記逆回復電流防止装置（２）は、前記インバータ部（５）の前段部分に設けられている、
   モータ駆動装置（１００）。

Images