JPH04207971A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キャパシタ入力型電源回路の力率改善に関す
る。

〔従来の技術〕

従来の電源回路は、特公昭６２−４５７９３公報に記載
のように以下のような構成になっていた。第５図は従来
技術による電源回路の全体構成図である。

ｌは交流電源であり、２は整流ダイオード、３は逆阻止
ダイオード、４はキャパシタ、５はリアクタ、６は半導
体スイッチ素子、７は電源電流検出抵抗、２２は比較電
圧発生回路、２３は電圧比較回路、２０は駆動回路であ
り、以上で電源回路を構成している。また、２ノは負荷
である。

従来技術による電源回路の動作を説明する。電源電流を
電源電流検出抵抗７により検出し、電源電流が比較電圧
発生回路２２により設定された、電源電圧と同期した正
弦波状の値以下の時は、半導体スイッチ素子６をオンす
ることにより交流電源工をリアクタ５を介して短絡する
。すると、電源電流は交流電源ｌの瞬時電圧とリアクタ
５のインダクタンスで定まる割合で増加する。そして電
源電流が設定値に達すると、電圧比較回路２３が作動し
て半導体スイッチ素子６をオフするため、電源電流は減
衰を始める。＠源電流が設定値より低い値にまで減衰す
ると電圧比較回路２３が作動して半導体スイッチ素子６
を再びオンする。このような動作を繰り返すことにより
、正弦波状の電源電流が流れ力率が改善される。

〔発明が解決しようとする課題〕 上記従来技術は、半導体スイッチ素子の制御回路をアナ
ログ回路で構成しておリデジタノし制御化の点について
配慮がされておらず、マイクロコンピュータ等のデジタ
ル回路で制御できないという問題点があった。また、上
記従来技術は、負荷電流の変動の点について配慮がされ
ておらず、負荷の大きさによって力率が変化するという
問題点があった。

本発明の目的は、マイクロコンピュータ等のデジタル回
路による半導体スイッチ素子の制御方法を提供すること
にある。また、本発明の他の目的は、負荷電流の変動に
応じて半導体スイッチ素子の制御を変化させ、負荷電流
の大きさによって力率が変化しない半導体スイッチ素子
の制御方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、半導体スイッチ素子のチョ
ッパデユーティを記憶する記憶回路と、該記憶回路の制
御回路を具備したものである。

上記他の目的を達成するために、負荷電流検出回路と電
流制限値作成回路を具備したものである。

［作用］ チョッパデユーティを記憶する記憶回路は、電源電流が
正弦波状になるように制御されたチョッパデユーティを
記憶する。また、割り込み発生回路とゼロクロス検出に
より交流電源の位相に合わせてチョッパデユーティを読
み出す。それによって、電源電流は正弦波状に近似され
るので力率が向上する。また、電流制限値作成回路は負
荷電流の大きさに応じた電流制限値を作成するので、負
荷電流の大きさによって力率が変化しない。

〔実施例〕

以下、本発明による電源回路の一実施例を第１図〜第４
図により説明する。第１図は全体構成図である。１は交
流電源であり、２は整流ダイオード、４はキャパシタで
ありキャパシタ入力型電源回路を構成し、５はリアクタ
、６は半導体スイッチ素子、７は電源電流検出抵抗、８
は負荷電流検出抵抗、２１は負荷である。また、９は割
り込み発生回路、ｌＯはゼロクロス検出回路、１１はポ
インタ回路、１２はチョッパデユーティの記憶回路、１
３はチョッパ信号作成回路、１４は比較回路、１５は増
幅回路、１６はＡ／Ｄ変換回路、１７は電流制限値作成
回路、２０は駆動回路、Ｉ８は過電流検出回路、】９は
過電圧検出回路であり、以上で制御部を構成している。

交流電源ｌを受電し、整流ダイオード２で整流し、キャ
パシタ４−ａで平滑し、負荷２１に直流電力を供給する
。キャパシタ人力型電源回路あるので、交流電源ｌの瞬
時電圧がキャパシタ４−ａの両端の電圧以上の区間だけ
、電源電流が流れる。交流電源ｌの瞬時電圧がキャパシ
タ４−ａの両端の電圧以下の区間においては、交流電源
１をリアクタ５を介して半導体スイッチ素子６で短絡し
強制的に電源電流を流す。半導体スイッチ素子６をチョ
ッパ制御することによって、電源電流を正弦波状に近似
するのは従来技術による電源回路と同じである。

チョッパ信号作成回路１３は、割り込み発生回路９が割
り込み信号を発生する毎に、ポインタ回路１１の指す記
憶回路１２のチョッパデユーティを読み出しチョッパ信
号を作成する。駆動回路２０はチョッパ信号に基づき半
導体スイッチ素子６をチョッパ制御する。

第２図は制御回路の動作説明図、第３図は制御回路説明
図である。割り込み発生回路９は、半導体スイッチ素子
６のチョッパ周期で割り込み信号を発生する。通常、チ
ョッパ周期は可聴周波数範囲外になるように２０ｋＨｚ
　、すなわち５０ｕＳ程度に設定される。例えば、交流
電源ｌの周波数が５０Ｈｚの場合は半周期で２００回割
り込み信号を発生する。

割り込み信号が５０ｕＳ間隔で発生する毎に、チョッパ
信号作成回路１３はポインタ回路】１の指す記憶回路１
２のチョッパデユーティを読み出しチョッパ信号を作成
する。記憶回路１２は、半導体スイッチ素子６のチョッ
パデユーティを記憶する。チョッパデユーティの記憶回
路は割り込み信号毎に設けてもよいが、実際は割り込み
数回毎に記憶回路を設ければ十分である。記憶回路１２
は交流電源１の瞬時電圧に応じたチョッパデユーティを
記憶するが、交流電源１の瞬時電圧に同期を取る必要が
ある。

ゼロクロス検出回路は１０は、交流電源１のゼロクロス
を検出しポインタ回路１１をリセットする。割す込み発
生回路９とゼロクロス検出回路１０の働きにより、交流
電源１の瞬時電圧に同期したチョッパデユーティを読み
出すことができる。

次に、チョッパデユーティの作成方法について説明する
。第４図はチョッパデユーティ設定方法の説明図である
。本発明は、キャパシタ入力型電源回路において電源電
流の流れない区間で、半導体スイッチ素子６をチョッパ
制御することにより強制的に電流を流し、電源電流を正
弦波状に近似するものである。これは、電源電流を検出
し正弦波信号と比較制御することにより可能であるが、
実際には本実施例のようにチョッパデユーティの最大値
を５０％程度にし、かつ負荷電流に応じた電流制限値を
設ける方式で十分である。

電流制限値は負荷電流の大きさに応じて決められるもの
であり、その決め方は電源電流波形のシミュレーション
や実験により目的の力率が得られる値に設定するが、通
常、電源電流の瞬時値のピーク値の２分の１程度になる
ように設定する。負荷電流と電源電流は比例関係にあり
、電源電流のピーク値とも比例関係にある。従って、負
荷電流が変動しても力率を一定に保つことが可能となる
。

第１図において、負荷電流を負荷電流検出抵抗８で検出
し、増幅回路１５−ｂで増幅し、Ａ／Ｄ変換回路１６−
ｂでデジタル値に変換され、電流制限値作成回路１７で
電流制限値を作成し、比較回路Ｉ４へ出力する。

電源電流は電源電流検出抵抗７により検出し、増幅回路
１５−ａで増幅し、Ａ／Ｄ変換回路１６−ａでデジタル
値に変換され、比較回路】４へ出力される。

電源電流を検出する方法としては、第１図に示すように
半導体スイッチ素子６と直列に電源電流検出抵抗７を挿
入する方法と、従来技術に於けるように整流ダイオード
と直列に電源電流検出抵抗７を押入する方法とがある。

この２つの方法を比較すると、本実施例による方法は半
導体スイッチ素子６がオンしている期間しか電源電流を
検出できないが、抵抗による電力損出は小さい。逆に、
従来技術による方法は半導体スイッチ素子６のオン、オ
フによらず電源電流を検出できるが電力損出が大きい。

本実施例における電源電流検出の目的は、半導体スイッ
チ素子６がオンしている間に電源電流が電流制限値に達
したかどうかを検出することであり、半導体スイッチ素
子６と直列に電源電流検出抵抗７を挿入することにより
目的を達せられる。

記憶回路１２と比較回路１４は、第４図に示すような制
御を行なう。比較回路１４は電源電流と電流制限値とを
比較し、その大小関係により記憶回路１２のチョッパデ
ユーティの値を変更する。本実施例におけるチョッパデ
ユーティの初期値はすべて零とする。まず、電源電流と
電流制限値が等しい場合はチョッパデユーティは変更し
ない。ここで等しいとは、デジタル値による比較である
ので、ある範囲を有することは言うまでもない。次に、
電源電流が電流制限値より大きい場合は、現在ポインタ
が指さしているチョッパデユーティが大きいのであるか
ら、そのチョッパデユーティを予め設定された値だけ小
さくする。これにより、次の周期においてはチョッパデ
ユーティが小さくなり電流値も小さくなる。さらに、交
流電源】の瞬時電圧が増大区間で、かつポインタが次に
指すチョッパデユーティがポインタが現在指しているチ
ョッパデユーティより大きい場合は、ポインタが次に指
すチョッパデユーティをポインタが現在指しているチョ
ッパデユーティと等しい値に置き換える。

これは、電源電圧の増大区間中は電源電流は必ず増大す
るので、チョッパデユーティは少なくとも増大させない
制御を行なう必要があるためである。

仮に、次のチョッパデユーティにおいて電源電流が電流
制限値を超えても、上述の制御によりチョッパデユーテ
ィを小さくできるので問題はない。

逆に、電源電流が電流制限値より小さい場合は、次のよ
うな制御を行なう。まず、交流電源１の瞬時電圧が増大
区間か減少区間か判定する。増大区間ではポインタがひ
とつ前に指したチョッパデユーティが零でない場合、減
少区間ではポインタが次に指すチョッパデユーティが零
でない場合は、現在ポインタがさしているチョッパデユ
ーティを予め設定された値だけ大きくする。これにより
、次の周期においてはチョッパデユーティが大きくなり
電流値も大きくなる。また、増大区間でポインタがひと
つ前に指したチョッパデユーティが零の場合、減少区間
でポインタが次に指すチョッパデユーティが零ので場合
は、そのまま次の処理へ進む。これは半導体スイッチ素
子６がオフしていても電源電流が流れる区間では、チョ
ッパデユーティを零に保持するための処理である。さら
に、交流電源ｌの瞬時電圧が減少区間で、かつポインタ
が次に指すチョッパデユーティがポインタが現在指して
いるチョッパデユーティより小さい場合は、ポインタが
次に指すチョッパデユーティをポインタが現在指してい
るチョッパデユーティと等しい値に置き換える。これは
、電源電圧の減少区間中は電源電流は必ず減少するので
、チョッパデユーティは少なくとも減少させない制御を
行なう必要があるためである。仮に、次のチョッパデユ
ーティにおいて電源電流が電流制限値に達しなくても、
上述の制御によりチョッパデユーティを大きくできるの
で問題はない。

以上説明したような制御を行なうことにより、電源電流
を電流制限値に制御することが出来るので、力率の向上
が可能である。

本発明によれば、制御回路のデジタル化が可能でありマ
イクロコンピュータ等により構成できるが、高速の処理
が要求される保護回路については、高速のアナログ回路
により構成する方法が望ましい。半導体スイッチ素子６
の過電流に対する保護は過電流検出回路１８で、また、
出力電圧の異常上　４昇に対する保護は過電圧検出回路
Ｉ９で行なう。

また、電流制限値は電源の１周期中は変更する必要がな
いので、負荷電流の検出、Ａ／Ｄ変換および電流制限値
作成は１周期に１回で十分である。

さらに、キャパシタ入力型電源回路は電源電圧のピーク
付近では制御を行なわなくても電流が流れるので、半導
体スイッチ素子６はオフしており処理に余裕があるので
、この肋間を利用して電流制限値を作成することにより
、処理の分散軽減が可能となる。

（発明の効果〕 本発明は、以上説明したように構成されているので以下
に記載されるような効果を奏する。

半導体スイッチ素子の制御をデジタル回路で構成できる
ので、マイクロコンピュータを使用することができ回路
の簡略化、小型化、原価低減ができる。また、負荷電流
の変動に応じてチョッパデユーティを制御できるので、
負荷電流が変動しても力率を一定に保つことができる。

【図面の簡単な説明】

第１図は本発明による電源回路の一実施例の全体構成図
、第２図は動作説明図、第３図は制御回路説明図、第４
図はチョッパデユーティ設定方法の説明図、第５図は従
来技術による電源回路の全体構成図である。 １・・・交流電源 ２・・・整流ダイオード ３・・逆阻止ダイオード ４・・・キャパシタ ５・・リアクタ ６・・・半導体スイッチ素子 ７　＠源電流検出抵抗 ８・・負荷電流検出抵抗 ９・割り込み発生回路 １０・ゼロクロス検出回路 】ｌ　ポインタ回路 １２・記憶回路 １３　　チョッパ信号作成回路 １４・・比較回路 】５・・・増幅回路 １６・・Ａ／Ｄ変換回路 １７・・電流制限値作成回路 １８・・過電流検出回路 １９・・過電圧検出回路 ２０・駆動回路 ２１・負荷 ２２　　比較電圧発生回路 ２３　　電圧比較回路

Claims (1)

1. 【特許請求の範囲】 １、交流電源を受電し、整流ダイオードにより整流しキ
   ャパシタにより平滑するキャパシタ入力型電源回路で、
   リアクタを介して該交流電源を短絡する半導体スイッチ
   素子をチョッパ制御することにより電源電流を正弦波近
   似する電源回路において、該半導体スイッチ素子のチョ
   ッパ周期で割り込み信号を発生する割り込み発生回路と
   該半導体スイッチ素子の各々の割り込み毎のチョッパデ
   ューティを記憶する記憶回路と、該記憶回路のポインタ
   回路と、電源電圧のゼロクロス検出回路と、電源電流検
   出回路と、負荷電流検出回路と、Ａ／Ｄ変換回路と、電
   流制限値作成回路と、比較回路と、チョッパ信号作成回
   路と、該半導体スイッチ素子の駆動回路とを設けたこと
   を特徴とする電源回路。 ２、請求項１記載の電源回路において、該記憶回路に記
   憶されるチョッパデューティを該交流電源の瞬時電圧が
   増大する区間は単調減少に、減少する区間は単調増加に
   制御することを特徴とする電源回路。 ３、請求項１記載の電源回路を有することを特徴とする
   電動機の駆動回路。 ４、請求項１記載の電源回路を有することを特徴とする
   空気調和機。