JPH0681508B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JPH0681508B2 JPH0681508B2 JP27942790A JP27942790A JPH0681508B2 JP H0681508 B2 JPH0681508 B2 JP H0681508B2 JP 27942790 A JP27942790 A JP 27942790A JP 27942790 A JP27942790 A JP 27942790A JP H0681508 B2 JPH0681508 B2 JP H0681508B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- current
- output
- switching regulator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】 《産業上の利用分野》 この発明は、交流電源から安定な直流電源を作るチョッ
パ制御方式のスイッチングレギュレータに関し、特に、
入力電圧と入力電流とがほぼ同じ波形でほぼ同位相で変
化するようにパルス幅制御を行なう力率改善方式のスイ
ッチングレギュレータにおける過電流保護技術に関す
る。
パ制御方式のスイッチングレギュレータに関し、特に、
入力電圧と入力電流とがほぼ同じ波形でほぼ同位相で変
化するようにパルス幅制御を行なう力率改善方式のスイ
ッチングレギュレータにおける過電流保護技術に関す
る。
《従来の技術》 例えば特開平２−7869号公報に開示されているように、
第２図に示すような構成の力率改善方式のスイッチング
レギュレータが知られている。
第２図に示すような構成の力率改善方式のスイッチング
レギュレータが知られている。
第２図において、正弦波の交流入力はダイオードブリッ
ジからなる整流回路10で全波整流され、以下に詳述する
昇圧型のチョッパ回路20に入力される。チョッパ回路20
は、PWM（パルス幅制御）回路31によって交流電源より
充分に高い周波数でオン／オフ駆動されるスイッチング
素子Q1と、スイッチング素子Q1とともに整流回路10の出
力間に直列接続されたインダクタL1と、スイッチング素
子Q1のオフ時にインダクタL1を通して電流が流れるよう
にスイッチング素子Q1の両端に直列接続されたダイオー
ドD1とコンデンサC1とを有する。コンデンサC1は相当大
きな容量があり、これの両端から平滑化され電圧安定化
（後述）された直流出力が取り出される。なお、コンデ
ンサC2は高周波リップルを吸収するための小容量のコン
デンサで、本装置に必須のものではない。
ジからなる整流回路10で全波整流され、以下に詳述する
昇圧型のチョッパ回路20に入力される。チョッパ回路20
は、PWM（パルス幅制御）回路31によって交流電源より
充分に高い周波数でオン／オフ駆動されるスイッチング
素子Q1と、スイッチング素子Q1とともに整流回路10の出
力間に直列接続されたインダクタL1と、スイッチング素
子Q1のオフ時にインダクタL1を通して電流が流れるよう
にスイッチング素子Q1の両端に直列接続されたダイオー
ドD1とコンデンサC1とを有する。コンデンサC1は相当大
きな容量があり、これの両端から平滑化され電圧安定化
（後述）された直流出力が取り出される。なお、コンデ
ンサC2は高周波リップルを吸収するための小容量のコン
デンサで、本装置に必須のものではない。
整流回路10の全波整流の出力電圧V1の信号はVCA（電圧
制御型可変利得増幅器）32を経て差動増幅器33に入力さ
れる。チョッパ回路20のインダクタL1を流れる電流I1が
変流器34で検出され、その低周波成分の信号が差動増幅
器33に入力される。PWM回路31は、この差動増幅器33の
差動出力（入力電流波形と入力電圧波形の差信号）に従
って動作し、差動出力が最小になるようにスイッチング
素子Q1の駆動パルス幅（オン時間）を変化させる。つま
り、差動増幅器33からの差信号と発振器36からの三角波
信号とを比較して、周知のようにスイッチング素子Q1の
制御信号を生成する。また、チョッパ回路20の出力電圧
V2の基準電圧Vsに対する誤差が誤差増幅器35で検出さ
れ、この出力がVCA32の制御電圧となる。
制御型可変利得増幅器）32を経て差動増幅器33に入力さ
れる。チョッパ回路20のインダクタL1を流れる電流I1が
変流器34で検出され、その低周波成分の信号が差動増幅
器33に入力される。PWM回路31は、この差動増幅器33の
差動出力（入力電流波形と入力電圧波形の差信号）に従
って動作し、差動出力が最小になるようにスイッチング
素子Q1の駆動パルス幅（オン時間）を変化させる。つま
り、差動増幅器33からの差信号と発振器36からの三角波
信号とを比較して、周知のようにスイッチング素子Q1の
制御信号を生成する。また、チョッパ回路20の出力電圧
V2の基準電圧Vsに対する誤差が誤差増幅器35で検出さ
れ、この出力がVCA32の制御電圧となる。
以上の構成において、差動増幅器33では、チョッパ回路
20の入力電圧V1の波形と、インダクタL1を流れる電流I1
の波形とが比較され、電流波形が電圧波形に追従して変
化するように、PWM回路31によってスイッチング素子Q1
のオン時間が変えられる。
20の入力電圧V1の波形と、インダクタL1を流れる電流I1
の波形とが比較され、電流波形が電圧波形に追従して変
化するように、PWM回路31によってスイッチング素子Q1
のオン時間が変えられる。
スイッチング素子Q1がオンのとき、整流回路10からスイ
ッチング素子Q1を通してインダクタL1に電流が流れ、イ
ンダクタL1にエネルギーが蓄積される。このオン時期の
電流増加値は、入力電圧V1に比例するとともにオン時間
に比例する。スイッチング素子Q1がオフすると、これに
蓄積されたエネルギーの放出による電流が整流回路10の
出力に重畳されてコンデンサC1側に間が伸長され、出力
電圧V2を基準電圧Vsに近ずけるように作用する。
ッチング素子Q1を通してインダクタL1に電流が流れ、イ
ンダクタL1にエネルギーが蓄積される。このオン時期の
電流増加値は、入力電圧V1に比例するとともにオン時間
に比例する。スイッチング素子Q1がオフすると、これに
蓄積されたエネルギーの放出による電流が整流回路10の
出力に重畳されてコンデンサC1側に間が伸長され、出力
電圧V2を基準電圧Vsに近ずけるように作用する。
以上詳細に説明したように、この方式の電源装置では、
入力電流が交流入力電圧にほぼ追従して変化し、位相差
のないほぼ正弦波状になり、交流電源側から見た電圧と
電流の関係が抵抗負荷の場合とほぼ同様になる（力率が
改善される）。従って、従来のコンデンサ・インプット
型整流回路のように短時間に集中的に大きなパルス電流
が流れることがなく、回路素子の耐電流特性の面の制約
が緩和されるとともに、交流電源ラインに様々な悪影響
を及ぼすノイズを抵減することができる。
入力電流が交流入力電圧にほぼ追従して変化し、位相差
のないほぼ正弦波状になり、交流電源側から見た電圧と
電流の関係が抵抗負荷の場合とほぼ同様になる（力率が
改善される）。従って、従来のコンデンサ・インプット
型整流回路のように短時間に集中的に大きなパルス電流
が流れることがなく、回路素子の耐電流特性の面の制約
が緩和されるとともに、交流電源ラインに様々な悪影響
を及ぼすノイズを抵減することができる。
また、前記チョッパ回路の昇圧作用と、第２の制御手段
による出力電圧のフィードバック制御作用とによって、
交流入力の電圧が変動したり、あるいは電圧ランクを変
更した場合でも、出力電圧を一定に保つことができる。
その結果、まったく切り換えを必要とせず、例えば交流
85V電源から交流264V電源まで適合する電源装置が容易
に構成できるようになる。
による出力電圧のフィードバック制御作用とによって、
交流入力の電圧が変動したり、あるいは電圧ランクを変
更した場合でも、出力電圧を一定に保つことができる。
その結果、まったく切り換えを必要とせず、例えば交流
85V電源から交流264V電源まで適合する電源装置が容易
に構成できるようになる。
また第２図の構成において、出力電流検出用抵抗R1の両
端電圧と基準電圧Vfとを演算増幅器37で比較演算し、出
力電流について過電流状態を検出するようになってい
る。つまり出力電流が基準値以内であれば演算増幅器37
の出力はゼロであるが、過負荷や出力短絡で基準値を超
える過大な出力電流が流れると、その出力電流の大きさ
に応じて演算増幅器37の出力電圧が上昇し、これがPWM
回路31の制御信号ｂとなる。
端電圧と基準電圧Vfとを演算増幅器37で比較演算し、出
力電流について過電流状態を検出するようになってい
る。つまり出力電流が基準値以内であれば演算増幅器37
の出力はゼロであるが、過負荷や出力短絡で基準値を超
える過大な出力電流が流れると、その出力電流の大きさ
に応じて演算増幅器37の出力電圧が上昇し、これがPWM
回路31の制御信号ｂとなる。
周知のように、PWM回路31には前述の差信号ａと三角波
信号とを比較するコンパレータと、演算増幅器37からの
制御信号ｂと三角波信号とを比較するコンパレータとを
内蔵しており、両コンパレータから得られるパルス信号
のうちの幅の狭いパルス信号がスイッチング素子Q1の駆
動信号となる。
信号とを比較するコンパレータと、演算増幅器37からの
制御信号ｂと三角波信号とを比較するコンパレータとを
内蔵しており、両コンパレータから得られるパルス信号
のうちの幅の狭いパルス信号がスイッチング素子Q1の駆
動信号となる。
制御信号ｂがゼロのときは、この信号の意味はなく、ス
イッチング素子Q1のパルス幅制御は差信号ａによって前
述のようになされる。
イッチング素子Q1のパルス幅制御は差信号ａによって前
述のようになされる。
出力の過電流状態が発生し、制御信号ｂのレベルが上昇
すると、制御信号ｂのレベルが差信号ａのレベルを超え
た部分では制御信号ｂによってスイッチング素子Q1のパ
ルス幅制御がなされる。つまり制御信号ｂによってパル
ス幅を小さくする制御がなされ、これによって入力電流
が低下し、その結果出力電圧および出力電流が低下す
る。これが過電流の保護動作である。
すると、制御信号ｂのレベルが差信号ａのレベルを超え
た部分では制御信号ｂによってスイッチング素子Q1のパ
ルス幅制御がなされる。つまり制御信号ｂによってパル
ス幅を小さくする制御がなされ、これによって入力電流
が低下し、その結果出力電圧および出力電流が低下す
る。これが過電流の保護動作である。
《発明が解決しようとする課題》 前述した従来の過電流保護動作においては、交流入力の
全波整流波形にほぼ等しい差信号ａではなくて、ほぼ直
流の制御信号ｂによってパルス幅を小さくする（入力電
流を低下させる）制御がなされるので、入力電流波形は
第３図のように入力電圧波形に対して大きく歪んでしま
う。
全波整流波形にほぼ等しい差信号ａではなくて、ほぼ直
流の制御信号ｂによってパルス幅を小さくする（入力電
流を低下させる）制御がなされるので、入力電流波形は
第３図のように入力電圧波形に対して大きく歪んでしま
う。
つまり過電流保護動作中は入力電流を入力電圧と同じ全
波整流波形にするという機能はほぼ失われ、力率改善効
果およびノイズ発生の防止効果がなくなってしまう。
波整流波形にするという機能はほぼ失われ、力率改善効
果およびノイズ発生の防止効果がなくなってしまう。
この発明は前述した従来の問題点に鑑みなされたもの
で、その目的は、力率改善方式の動作を維持したままで
過電流保護の制御動作を行なえるようにしたスイッチン
グレギュレータを提供することにある。
で、その目的は、力率改善方式の動作を維持したままで
過電流保護の制御動作を行なえるようにしたスイッチン
グレギュレータを提供することにある。
《課題を解決するための手段》 そこでこの発明では、過電流状態が検出されたときに、
入力電流波形と入力電圧波形の差信号の生成ゲインを定
常時より入力電流を低下させる方向に化させる制御手段
を設けた。
入力電流波形と入力電圧波形の差信号の生成ゲインを定
常時より入力電流を低下させる方向に化させる制御手段
を設けた。
《作 用》 過電流保護動作中においても、チョッパ回路のスイッチ
ングパルス幅制御は前記差信号に従って行われるので、
入力電流波形は入力電圧波形に追従する。
ングパルス幅制御は前記差信号に従って行われるので、
入力電流波形は入力電圧波形に追従する。
《実施例》 第１図は本発明の一実施例によるスイッチングレギュレ
ータの構成を示しており、その大部分は第２図に示した
従来の構成と同じであるので、以下では従来と異なる構
成のみを抽出して説明する。
ータの構成を示しており、その大部分は第２図に示した
従来の構成と同じであるので、以下では従来と異なる構
成のみを抽出して説明する。
この実施例においては、入力電圧波形信号を増幅するた
めのVCA32にもう一つの制御入力端子を設け、そこに過
電流検出用の演算増幅器37の出力（制御信号ｂ）を印加
し、VCA32のゲインを制御信号ｂによっても変化させる
ように構成している。
めのVCA32にもう一つの制御入力端子を設け、そこに過
電流検出用の演算増幅器37の出力（制御信号ｂ）を印加
し、VCA32のゲインを制御信号ｂによっても変化させる
ように構成している。
定常状態における制御信号ｂの電圧はゼロであり、その
とき制御信号ｂはVCA32のゲインには関与せず、VCA32の
ゲインは差動増幅器35の出力によって決まる。
とき制御信号ｂはVCA32のゲインには関与せず、VCA32の
ゲインは差動増幅器35の出力によって決まる。
出力の過電流状態が検出されると、制御信号ｂの電圧が
上昇し、これによってVCA32のゲインが変化し、結果と
して、差動増幅器33から出力される前記差信号ａの生成
ゲインが定常時より入力電流を減少させる方向に変化す
る。
上昇し、これによってVCA32のゲインが変化し、結果と
して、差動増幅器33から出力される前記差信号ａの生成
ゲインが定常時より入力電流を減少させる方向に変化す
る。
なお本実施例では制御信号ｂによってVCA32のゲインを
変化させたが、本発明はこれに限定されるものではな
く、差動増幅器35の差動増幅器33のゲインを制御信号ｂ
で変化させるように構成してもよいし、差信号ａの生成
系に別にVCAを設けてもよい。
変化させたが、本発明はこれに限定されるものではな
く、差動増幅器35の差動増幅器33のゲインを制御信号ｂ
で変化させるように構成してもよいし、差信号ａの生成
系に別にVCAを設けてもよい。
《発明の効果》 以上詳細に説明したように、この発明に係るスイッチン
グレギュレータでは、入力電流波形が入力電圧波形とほ
ぼ同じ波形でほぼ同位相で変化するようにパルス幅制御
を行なうという力率改善方式の動作を維持したままで、
出力電流が過大になったときにに入力電流を低下させる
という過電圧保護の制御動作を実現することができ、過
電流保護動作中でも力率改善効果およびノイズの発生防
止効果が失われない。
グレギュレータでは、入力電流波形が入力電圧波形とほ
ぼ同じ波形でほぼ同位相で変化するようにパルス幅制御
を行なうという力率改善方式の動作を維持したままで、
出力電流が過大になったときにに入力電流を低下させる
という過電圧保護の制御動作を実現することができ、過
電流保護動作中でも力率改善効果およびノイズの発生防
止効果が失われない。
第１図は本発明の一実施例によるスイッチングレギュレ
ータの構成図、第２図は従来のスイッチングレギュレー
タの構成図、第３図は従来の問題点を説明するための波
形図である。 10……整流回路 20……チョッパ回路 31……PWM回路 32……VCA 33,35……差動増幅器 37……過電流検出用演算増幅器 ａ……差信号、ｂ……制御信号
ータの構成図、第２図は従来のスイッチングレギュレー
タの構成図、第３図は従来の問題点を説明するための波
形図である。 10……整流回路 20……チョッパ回路 31……PWM回路 32……VCA 33,35……差動増幅器 37……過電流検出用演算増幅器 ａ……差信号、ｂ……制御信号
Claims (1)
- 【請求項１】交流電源を全波整流した脈流入力を高周波
でスイッチングして安定化した直流出力を得るチョッパ
制御方式のスイッチングレギュレータで、かつ、入力電
流波形と入力電圧波形の差信号に基づいてスイッチング
動作のパルス幅を制御する力率改善方式のスイッチング
レギュレータにおいて、出力電流が基準値以上になった
ことを検出する過電流検出手段と、これによって過電流
状態が検出されたときに前記差信号の生成ゲインを定常
時より入力電流を低下させる方向に化させる制御手段と
を設けたことを特徴とするスイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27942790A JPH0681508B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27942790A JPH0681508B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04156276A JPH04156276A (ja) | 1992-05-28 |
| JPH0681508B2 true JPH0681508B2 (ja) | 1994-10-12 |
Family
ID=17610926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27942790A Expired - Fee Related JPH0681508B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681508B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5446836B2 (ja) * | 2009-12-22 | 2014-03-19 | トヨタ自動車株式会社 | 電源装置および車両 |
-
1990
- 1990-10-19 JP JP27942790A patent/JPH0681508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04156276A (ja) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8289738B2 (en) | Switching power supply | |
| US6177782B1 (en) | Circuit and method of controlling a regulator with an output feedback signal and devoid of an input feedforward signal | |
| JP6911677B2 (ja) | 交流−直流変換装置 | |
| JP3565416B2 (ja) | 力率改善回路 | |
| JP2818641B2 (ja) | スイッチング電源 | |
| JP3484904B2 (ja) | 力率改善回路 | |
| JP2609330B2 (ja) | 電源装置 | |
| JPH0681508B2 (ja) | スイッチングレギュレータ | |
| JP2990867B2 (ja) | 順変換装置 | |
| JP4250892B2 (ja) | スイッチング電源装置 | |
| JP2000341936A (ja) | 電源装置 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JP2512040B2 (ja) | 電源装置 | |
| JP2004327104A (ja) | 誘導加熱調理器 | |
| JP3294211B2 (ja) | スイッチング電源装置 | |
| JPH0710177B2 (ja) | スイッチングレギュレータ | |
| JP3765026B2 (ja) | 放電灯調光点灯装置 | |
| JPH02280670A (ja) | 電源装置 | |
| JPH0710173B2 (ja) | 電源装置 | |
| JP3399064B2 (ja) | 整流装置 | |
| JP2774895B2 (ja) | スイッチングレギュレータ | |
| JP2003333856A (ja) | 力率改善電源回路 | |
| JP3045204B2 (ja) | スイッチング電源装置 | |
| JP5151966B2 (ja) | スイッチング電源 | |
| JP3560100B2 (ja) | 共振型ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |