JP4983512B2

JP4983512B2 - 実装基板及びその製造方法

Info

Publication number: JP4983512B2
Application number: JP2007250702A
Authority: JP
Inventors: 洋松岡
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-09-27
Filing date: 2007-09-27
Publication date: 2012-07-25
Anticipated expiration: 2027-09-27
Also published as: JP2009081344A

Description

本発明は、実装基板及びその製造方法に関し、特に、Ｓｎ−Ｚｎ系Ｐｂフリーはんだを用いた実装基板及びその製造方法に関する。

近年、Ｐｂが環境及び人体に有害であるとの観点から、Ｐｂを含有しないはんだ、いわゆる、Ｐｂフリーはんだを使用した電子機器の実用化が進んでいる。その中で、電子部品や実装基板に対し熱的ダメージを与えないように、Ｓｎ−Ｚｎ系のような低融点のＰｂフリーはんだを用いた電子機器が実用化されている。

他方、Ｓｎ−Ｚｎ系Ｐｂフリーはんだを用いた電子機器は、高温多湿環境下での信頼性に懸念がある。Ｓｎ−Ｚｎ系Ｐｂフリーはんだ中のＺｎは、高温多湿環境下で鎖状の酸化亜鉛（ＺｎＯ）層を形成するため、接合部の信頼性が低下し易い。

図６に、通常のリフロー工程やフロー工程により接合されたＳｎ−Ｚｎ系Ｐｂフリーはんだ接合部の模式的断面図を示す。この実装基板は電子部品１０１、基板１０２、はんだ接合部１０５を備える。また、電子部品１０１は電子部品本体１０１ａ及びリード１０１ｂを備える。はんだ接合部１０５はＳｎ相１０３とＺｎ相１０４を備え、Ｓｎ相１０３中にＺｎ相１０４が分散した金属組織を呈している。この実装基板は、はんだ接合部１０５により、電子部品のリード１０１ｂと基板１０２とが接合されている。

図７を用いて、高温多湿環境下での信頼性低下のメカニズムについて説明する。Ｚｎ相１０４中に存在するＺｎ原子が、はんだ表面に付着した水分子（Ｈ_２Ｏ）と反応してＺｎＯを形成する。この反応は、はんだ接合部１０５表面から内部に向けて連鎖的に生じる。そして、図７に示すように、はんだ接合部１０５表面から内部を貫通し、接合界面に至る鎖状に連続したＺｎＯ層１０６が形成される。ＺｎＯは構造的にもろいため、ＺｎＯの凝集部分に応力が集中し、破壊が生じ易くなる。そのため、接合直後に比べ接合強度が低下する。

これに対し、特許文献１には、Ｚｎと反応し易い金属をあらかじめ基板側に形成し、実装基板とはんだ接合部にＺｎとの金属間化合物層を形成する方法が開示されている。これにより、水分とＺｎとの反応によるＺｎＯの形成が阻害され、高温高湿環境下での接合強度の低下を防止する。しかしながら、Ｚｎとの金属間化合物層を形成する際に、はんだの濡れ性を低下させ、接合不良が発生し易いなど接合性に問題がある。

また、特許文献１には、あらかじめ、はんだペースト中にＣｕ、Ａｌ等のＺｎと反応しやすい金属を混合させておく方法も開示されている。しかしながら、はんだペースト製造時や電子部品と実装基板との接合時に、Ｚｎとの金属間化合物が形成され、はんだの融点が上昇するなど接合性に問題が生じる。なお、その他の関連技術として、特許文献２及び３を挙げることができる。
特開２００４−０５５６６２特開２０００−０９４１７９特開２００６−２８９４９３

本発明は、以上のような問題を解決するためになされたものであり、接合性に優れ、かつ、高温多湿環境下での信頼性に優れるＳｎ−Ｚｎ系Ｐｂフリーはんだを使用した実装基板及びその製造方法を提供すること目的とする。

本発明に係る実装基板は、電子部品がＳｎ−Ｚｎ系Ｐｂフリーはんだにより実装された実装基板であって、前記はんだによる接合部のはんだ内部に、ＺｎＯ分散相が形成されているものである。

本発明に係る実装基板の製造方法は、電子部品をＳｎ−Ｚｎ系Ｐｂフリーはんだにより実装する実装基板の製造方法であって、前記電子部品を実装した後、加圧下において高湿度雰囲気中で熱処理を行うものである。

本発明に係る他の実装基板の製造方法は、電子部品をＳｎ−Ｚｎ系Ｐｂフリーはんだにより実装する実装基板の製造方法であって、前記電子部品を実装した後、加圧下において高酸素濃度雰囲気中で熱処理を行うものである。

本発明によれば、接合性に優れ、かつ、高温多湿環境下での信頼性に優れるＳｎ−Ｚｎ系Ｐｂフリーはんだを使用した実装基板及びその製造方法を提供することができる。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。

第１の実施の形態
図１に、第１の実施の形態に係る実装基板のはんだ接合部の模式的断面図を示す。この実装基板は電子部品１０１、基板１０２、はんだ接合部１０５を備える。また、電子部品１０１は電子部品本体１０１ａ及びリード１０１ｂを備える。はんだ接合部１０５は、Ｓｎ相１０３とＳｎ相１０３中に分散したＺｎＯ分散相１０７とを備える。この実装基板は、はんだ接合部１０５により、電子部品のリード１０１ｂと基板１０２とが接合されている。

電子部品１０１としては、例えば、ＱＦＰ（Quad Flat Package）タイプの電子部品を挙げることができる。しかしながら、本発明は、これに限定されることなく、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Size Package）、ＬＧＡ（Land Grid Array）、ＱＦＮ（Quad Flat Non-leaded package）等のはんだ接合可能なあらゆるパッケージの電子部品に適用できる。
基板１０２としては、プリント配線板を挙げることができる。

はんだ接合部１０５は、Ｓｎ−Ｚｎ系Ｐｂフリーはんだから構成される。Ｓｎ−Ｚｎ系Ｐｂフリーはんだの組成としては、Ｓｎ−８％Ｚｎ−３％Ｂｉが好適であるが、他の組成のＳｎ−Ｚｎ系Ｐｂフリーはんだにも適用可能である。例えば、Ｓｎ−９％Ｚｎ共晶組成、Ｓｎ−７％Ｚｎ−微量Ａｌ等の組成も用いることができる。

また、上述の通り、はんだ接合部１０５は、Ｓｎ相１０３とＳｎ相１０３中に分散したＺｎＯ分散相１０７とを備える。ここで、ＺｎＯ分散相１０７の形状は、はんだ接合部１０５内部に均一に分散される形状であれば特に限定されず、球形状、棒状、板状等どのような形状でもよい。ＺｎＯ分散相１０７の分散の均一性は、均一であることが望ましい。しかしながら、電子部品のリード１０１ｂとはんだ接合部１０５との接合界面近傍、基板１０２とはんだ接合部１０５との接合界面近傍又ははんだ接合部１０５の表面近傍に凝集していなければ、特に限定されない。また、分散間隔も特に限定されないが、形成されるＺｎＯ分散相１０７のサイズ以上であることが望ましい。

また、図３に、ＺｎＯ分散相１０７の構造を示す。第１の実施の形態では、図３（ａ）に示すように、Ｚｎ相１０４が完全に酸化され、ＺｎＯ分散相１０７はＺｎＯのみから構成される。そのため、高温高湿環境下でも、これ以上Ｚｎ原子が酸化されることがない。ただし、本発明では、第２の実施の形態において後述するように、必ずしもＺｎＯ分散相１０７がＺｎＯのみからなることを要しない。すなわち、図３（ｂ）に示すように、未酸化のＺｎ相１０４が残留していてもよい。

本発明に係る実装基板では、Ｓｎ−Ｚｎ系Ｐｂフリーはんだ中のＺｎ相が均一に分散した状態のまま酸化され、ＺｎＯ分散相１０７が形成されている。そのため、高温高湿環境下でも、はんだ接合部１０５の表面やはんだ接合部１０５の界面近傍に、もろいＺｎＯが凝集することがなく、外部からの衝撃による破壊が生じにくくなる。

次に、図２を用いて、第１の実施の形態の製造方法を説明する。この製造工程は、リフロー工程Ｓ２０１、フロー工程Ｓ２０２及び加圧下での高湿度又は高酸素濃度熱処理Ｓ２０３の３工程からなる。

まず、従来同様、リフロー工程Ｓ２０１及びフロー工程Ｓ２０２により、電子部品１０１を基板１０２上に実装することにより、図６に示す実装基板が得られる。ここで、各工程は専用の炉内にて行われる。また、リフロー工程Ｓ２０１は複数回繰り返してもよい。さらに、フロー工程Ｓ２０２は省略することもできる。すなわち、所望の実装基板に応じて、リフロー工程Ｓ２０１及びフロー工程Ｓ２０２は適宜実施される。

次に、加圧下での高湿度又は高酸素濃度熱処理Ｓ２０３を行う。具体的には、大気圧より大きい圧力すなわち加圧下で、例えば、高湿度又は高酸素濃度の雰囲気の中で熱処理を行う。これにより、Ｓｎ相１０３の結晶粒界を介し、はんだ接合部１０５内部に水分子又は酸素原子を強制的に浸入せしめ、均一に分散した直径５〜２５μｍのＺｎＯ分散相１０７を形成することができる。この製造方法により、はんだ接合部１０５内部に均一なＺｎＯ分散相１０７が形成された図１の実装基板を得ることができる。

加圧下での高湿度熱処理は、大気圧より大きい圧力下すなわち加圧下で行う必要がある。この処理における雰囲気中の酸素濃度は高い方が望ましい。また、処理温度は１００℃以上であって、一般的な電子部品１０１及び基板１０２の耐熱限界温度である２３０℃以下であることが望ましい。湿度は、相対湿度５０％〜９９％であるのが望ましい。また、処理時間は、特に制限されないが、実用性を考えると２４時間以内で行うことが望ましい。処理条件は、１つに限定されるもではなく、処理対象である電子部品１０１や基板１０２の熱容量などに応じて、圧力、温度、湿度及び時間を最適な条件とすればよい。また、上記温度及び湿度範囲内において複数の条件を組み合わせて段階的に行うこともできる。

また、高湿度に代え高酸素濃度雰囲気中での熱処理でも同様の効果を得ることが可能である。酸素濃度は大気中の酸素濃度より高く、２１％以上の酸素濃度である必要がある。処理時間を数時間から数日の任意の範囲で処理することが可能であるが、実用性を考えると２４時間程度で熱処理を行うのが望ましい。この場合、高酸素濃度環境下に比べ、加圧度を低く抑えることができ、電子部品１０１や基板１０２に与えるストレスを低減することができる。上記高温高湿処理と組み合わせて処理することも可能である。

本発明では、はんだ接合部１０５内部にＺｎ相１０４が分散した状態で、ＺｎＯ分散相１０７を形成ことができる。そのため、高温高湿環境下であって、はんだ表面やはんだ接合界面近傍に、もろいＺｎＯが凝集することがなく、外部からの衝撃による破壊が生じにくくなる。

第２の実施の形態
第２の実施の形態では、図３（ｂ）に示すように、個々のＺｎＯ分散相１０７が、ＺｎＯと未酸化のＺｎ相１０４から構成されている。具体的には、ＺｎＯの中心部に未酸化のＺｎ相１０４が残留している。この場合も、第１の実施の形態と同様の効果を発揮する。すべてのＺｎ原子が酸化される必要がないため、第１の実施の形態に比べ、処理時間を短くすることが可能となり、プロセス面でのコスト削減の効果が期待できる。

第３の実施の形態
また、図４に示すように、Ｚｎ相１０４うち半分すなわち５０％以上が酸化され、はんだ接合部１０５内部に均一に分散されたＺｎＯ分散相１０７が形成されれば、第１の実施の形態と同様の効果を得ることが可能である。ＺｎＯ分散相１０７を形成しないＺｎ相１０４は、高温高湿環境下において、連鎖的にＺｎＯを形成し、鎖状のＺｎＯ層１０６を形成するが、強度に及ぼす影響は小さくなる。すべてのＺｎ原子が酸化される必要がないため、処理時間を短くすることが可能となり、プロセス面でのコスト削減の効果が期待できる。

第４の実施の形態
はんだ中に分散するＺｎＯ分散相１０７がある程度凝集し、図５に示すような第一の実施の形態に示したＺｎＯ分散相１０７の数倍に粗大化したＺｎＯ分散相１０７であっても、はんだ接合部１０５に均一に分散して形成されていれば、第１の実施の形態と同様の効果を得ることができる。加圧度を低くすることができるため、電子部品１０１や基板１０２に与えるストレスを低減することが可能となる。

上記の通り、加圧下で高温高湿処理することで、はんだ接合部１０５内部に均一に分散したＺｎＯ分散相１０７を形成することにより、高温多湿環境下での製品信頼性の向上を実現したＳｎ−Ｚｎはんだを用いた電子機器の実装構造及びその製造プロセスを提供することが可能となる。

本発明は、パーソナルコンピューター、携帯電話等の電子機器に利用可能である。特に、Ｓｎ−Ａｇ−Ｃｕなどの高融点のＰｂフリーはんだを使用できない低耐熱性の電子部品や基板を用いる電子機器の信頼性向上に有効である。

第１の実施の形態に係る実装基板のはんだ接合部を示す断面図である。第１の実施の形態に係る実装基板の製造方法を示すフローチャートである。第１及び第２の実施の形態に係るＺｎＯ分散相の構成を示す模式図である。第３の実施の形態に係る実装基板のはんだ接合部を示す断面図である。第４の実施の形態に係る実装基板のはんだ接合部を示す断面図である。関連技術に係る実装基板のはんだ接合部を示す断面図である。関連技術に係る実装基板の高温高湿試験後のはんだ接合部を示す断面図である。

符号の説明

１０１電子部品
１０１ａ電子部品の本体
１０１ｂ電子部品のリード
１０２基板
１０３Ｓｎ相
１０４Ｚｎ相
１０５はんだ接合部
１０６ＺｎＯ層
１０７ＺｎＯ分散相

Claims

電子部品がＳｎ−Ｚｎ系Ｐｂフリーはんだにより実装された実装基板であって、
前記はんだによる接合部のはんだ内部に、ＺｎＯ相が均一に分散されたＺｎＯ分散相が形成されている実装基板。
前記接合部のはんだに含まれるＺｎの５０％以上が酸化されていることを特徴とする請求項１に記載の実装基板。
前記接合部のはんだに含まれるＺｎの全てが酸化されていることを特徴とする請求項２に記載の実装基板。
前記ＺｎＯ分散相の直径が５μｍ以上２５μｍ以下であることを特徴とする請求項１から３のいずれか一項に記載の実装基板。
電子部品をＳｎ−Ｚｎ系Ｐｂフリーはんだにより実装する実装基板の製造方法であって、
前記電子部品を実装した後、加圧下において高湿度雰囲気中で熱処理を行う実装基板の製造方法。
前記熱処理を、１００℃以上２３０℃以下の温度範囲で行うことを特徴とする請求項５に記載の実装基板の製造方法。
前記熱処理を、相対湿度５０％以上９９％以下の湿度範囲で行うことを特徴とする請求項５又は６に記載の実装基板の製造方法。
電子部品をＳｎ−Ｚｎ系Ｐｂフリーはんだにより実装する実装基板の製造方法であって、
前記電子部品を実装した後、加圧下において高酸素濃度雰囲気中で熱処理を行う実装基板の製造方法。
前記熱処理を、１００℃以上２３０℃以下の温度範囲で行うことを特徴とする請求項８に記載の実装基板の製造方法。
前記熱処理を、酸素濃度２１％以上の雰囲気で行うことを特徴とする請求項８又は９に記載の実装基板の製造方法。