JP4982120B2 - 強誘電体メモリの試験方法及び強誘電体メモリ - Google Patents

強誘電体メモリの試験方法及び強誘電体メモリ Download PDF

Info

Publication number
JP4982120B2
JP4982120B2 JP2006184238A JP2006184238A JP4982120B2 JP 4982120 B2 JP4982120 B2 JP 4982120B2 JP 2006184238 A JP2006184238 A JP 2006184238A JP 2006184238 A JP2006184238 A JP 2006184238A JP 4982120 B2 JP4982120 B2 JP 4982120B2
Authority
JP
Japan
Prior art keywords
line
potential
bit line
block selection
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006184238A
Other languages
English (en)
Other versions
JP2008016091A (ja
Inventor
正 宮川
大三郎 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006184238A priority Critical patent/JP4982120B2/ja
Priority to US11/822,244 priority patent/US7486578B2/en
Publication of JP2008016091A publication Critical patent/JP2008016091A/ja
Application granted granted Critical
Publication of JP4982120B2 publication Critical patent/JP4982120B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、強誘電体メモリの試験方法及び強誘電体メモリに関し、特に強誘電体メモリの構成要素にストレス電圧を与えてストレス試験を行う技術に関する。
強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）は、フラッシュメモリのような不揮発性と、ＤＲＡＭ（Dynamic Random Access Memory）のような高速読み出しおよび書き換え可能な特性とを兼ね備えたメモリであり、高速動作可能な不揮発性のメモリとして注目を集めている。
このような強誘電体メモリとして、特許文献１は、ある程度の小さいメモリセルを実現しつつ、プレート線を共有化でき、且つメモリセルの直列接続による遅延を無くして高速動作が可能な半導体集積回路装置を開示している。
この半導体集積回路装置は、各々が、ゲート端子をワード線と接続されたセルトランジスタと、セルトランジスタのソース端子に一端を接続された強誘電体キャパシタと、を具備する複数の第１メモリセルを具備する。複数の第１メモリセルのそれぞれのセルトランジスタのドレイン端子を第１ローカルビット線ＬＢＬとし且つそれぞれの強誘電体キャパシタの他端を第１プレート線ＰＬとして、第１リセットトランジスタは、ソース端子を第１プレート線と接続され、且つドレイン端子を第１ローカルビット線と接続される。第１ブロック選択トランジスタＱＳは、ソース端子を第１ローカルビット線と接続され、且つドレイン端子を第１ビット線と接続される。
このような強誘電体メモリのストレス試験時においては、複数のメモリセルに同時にストレスを印加するために、複数のプレート線が同時に駆動されるが、プレート線に流れる信号の立ち上がりおよび立下りの遅延により、ストレス試験時間が長くなるという問題がある。
特開２００５−２０９３２４号公報
本発明は、ストレス試験を高速に行うことができる強誘電体メモリの試験方法及び強誘電体メモリを提供する。
本発明は、ビット線とローカルビット線との間に配置された、ブロック選択線の電位によってオン／オフするブロック選択トランジスタと、ローカルビット線とプレート線との間に配置され、ワード線の電位によりオン／オフするセルトランジスタと強誘電体キャパシタとが直列に接続されたメモリセルと、ローカルビット線とプレート線との間に配置され、リセット線の電位によりオン／オフするリセットトランジスタとから成るセルブロックを備え、セルトランジスタをオンにする電位をワード線に与え、リセットトランジスタをオフにする電位をリセット線に与え、ブロック選択トランジスタをオンにする電位をブロック選択線に与え、前記セルトランジスタをオンにする電位より高い電位を前記ワード線に与え、前記リセットトランジスタをオンにする電位を前記リセット線に与え、前記ブロック選択トランジスタをオンにする電位を前記ブロック選択線に与え、前記ビット線および前記プレート線の電位をグランドレベルにすることにより前記セルトランジスタにストレス電圧を与えることを特徴とする。
本発明によれば、複数のメモリセルに対して同時にストレス電圧を印加することができ、また、セルトランジスタをオンにする電位より高い電位をワード線に与え、リセットトランジスタをオンにする電位をリセット線に与え、ブロック選択トランジスタをオンにする電位をブロック選択線に与え、ビット線およびプレート線の電位をグランドレベルにすることによりセルトランジスタにストレス電圧を与える。即ち、ブロック選択トランジスタおよびリセットトランジスタのオン／オフを適宜制御することにより充放電の経路を形成してプレート線に流れる信号の立ち上がりおよび立下りの遅延を短くすることができるので、ストレス試験の高速化を実現できる。その結果、メモリデバイスの潜在的な欠陥を効果的に除去することができ、テストコストの削減された、信頼性の高いメモリデバイスを提供できる。
以下、本発明の実施の形態の図面を参照しながら詳細に説明する。なお、以下では、４個のメモリセルが並列に接続されたラダー構造を有する強誘電体メモリについて説明するが、メモリセルの数は４個に限らず任意である。
本発明の実施例１に係る強誘電体メモリの試験方法は、メモリセルを構成する強誘電体キャパシタに所定電圧を印加してストレス試験を行なう方法である。
図１は、本発明の実施例１に係る強誘電体メモリ（ＦｅＲＡＭ）の試験方法の対象となる強誘電体メモリの回路構成を部分的に示している。この強誘電体メモリは、ロウデコーダＲＤ、プレート線ドライバＰＬＤ、ビット線駆動回路ＳＡおよびセルブロックＣＢから構成されている。なお、図１では、図面の煩雑さを避けるために、セルブロックＣＢは１つのみを示している。
ロウデコーダＲＤは、このロウデコーダＲＤに接続されたワード線ＷＬ０〜ＷＬ３、リセット線ＲＳＴおよびブロック選択線ＢＳの電位を制御する。プレート線ドライバＰＬＤは、このプレート線ドライバに接続されたプレート線ＰＬを駆動する。ビット線駆動回路ＳＡはセンスアンプを含み、このビット線駆動回路ＳＡに接続されたビット線ＢＬを駆動するとともに、ビット線ＢＬに出力された信号を検出する。
セルブロックＣＢは、セルトランジスタＱ０〜Ｑ３と強誘電体キャパシタＣ０〜Ｃ３とがそれぞれ直列に接続された４個のメモリセルを備えている。各メモリセルは、並列に接続されてラダー構造を形成し、各メモリセルの一端は、プレート線ＰＬに接続され、他端はローカルビット線ＬＢＬに接続されている。セルトランジスタＱ０〜Ｑ３のゲートは、ワード線ＷＬ０〜ＷＬ３にそれぞれ接続されている。
プレート線ＰＬとローカルビット線ＬＢＬとの間にはリセットトランジスタＱＲが配置されており、このリセットトランジスタＱＲのゲートは、リセット線ＲＳＴに接続されている。ローカルビット線ＬＢＬとビット線ＢＬとの間には、ブロック選択トランジスタＱＳが配置されており、このブロック選択トランジスタＱＳのゲートは、ブロック選択線ＢＳに接続されている。
次に、上記のように構成される強誘電体メモリの動作を説明する。スタンドバイ時は、セルブロックＣＢ内のリセットトランジスタＱＲは、ロウデコーダＲＤからリセット線ＲＳＴに出力される電位によりオンされる。このため、セルブロックＣＢ内のローカルビット線ＬＢＬの電位とプレート線ＰＬの電位とは等しくなる。
また、セルブロックＣＢ内のセルトランジスタＱ０〜Ｑ３は、ロウデコーダＲＤからワード線ＷＬ０〜ＷＬ３に出力される電位によりオンされる。このため、プレート線ＰＬの電位は、セルノードＳＮ０〜ＳＮ３に伝わる。その結果、セルブロックＣＢ内のローカルビット線ＬＢＬの電位も、プレート線ＰＬの電位と等しい。
したがって、セルブロックＣＢ内のすべてのメモリセルの強誘電体キャパシタＣ０〜Ｃ３の両端の電位は、プレート線ＰＬの電位と同じになる。その結果、スタンドバイ時には、強誘電体キャパシタＣ０〜Ｃ３には、電圧は印加されない。
アクティブ時は、セルブロックＣＢ内のリセットトランジスタＱＲは、ロウデコーダＲＤからリセット線ＲＳＴに出力される電位によりオフされ、また、非選択セルのセルトランジスタ、例えば、セルトランジスタＱ０、Ｑ２およびＱ３は、ロウデコーダＲＤからワード線ＷＬ０、ＷＬ２およびＷＬ３に出力される電位によりオフされ、ブロック選択トランジスタＱＳは、ロウデコーダＲＤからブロック選択線ＢＳに出力される電位によりオンされる。この状態で、プレート線ＰＬが駆動される。
この結果、選択セルのセルトランジスタＱ１のみオンしているため、選択セルの強誘電体キャパシタＣ１の一端にはプレート線ＰＬの電位が印加され、他端にはビット線ＢＬの電位が印加される。したがって、強誘電体キャパシタＣ１の両端に電圧が印加される。この印加された電圧によって、強誘電体キャパシタＣ１からセル情報が読み出される。このセル情報はローカルビット線ＬＢＬを介してビット線ＢＬに読み出され、ビット線駆動回路ＳＡに含まれるセンスアンプによって増幅され、外部に出力される。
セル情報が読み出された後、読み出された情報が“０”データの場合、プレート線ＰＬの電位がハイレベルの状態でデータが強誘電体キャパシタＣ１に書き戻される。“１”データの場合、プレート線ＰＬの電位がローレベルにされた後に、書き戻される。この後、ブロック選択トランジスタＱＳがオフされ、リセットトランジスタＱＲおよびセルトランジスタＱ０〜Ｑ３がオンされることにより、スタンドバイ状態に移行する。
強誘電体メモリのストレス試験時は、セルブロックＣＢ内のリセットトランジスタＱＲは、ロウデコーダＲＤからリセット線ＲＳＴに出力される電位によりオフされ、セルトランジスタＱ０〜Ｑ３は、ロウデコーダＲＤからワード線ＷＬ０〜ＷＬ３に出力される電位によりオンされる。
また、ブロック選択トランジスタＱＳは、ロウデコーダＲＤからブロック選択線ＢＳに出力される電位によりオンされ、この状態でプレート線ＰＬが駆動される。これにより、ビット線ＢＬとプレート線ＰＬとの間にストレス電圧Ｖｓｔが印加される。この結果、すべてのメモリセルのセルトランジスタＱ０〜Ｑ３がオンしているため、すべての強誘電体キャパシタＣ０〜Ｃ３の一端にはローカルビット線ＬＢＬを介してビット線ＢＬの電位が印加され、他端にはプレート線ＰＬの電位が印加される。
図２は、実施例１に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はスタンドバイ時の状態（ハイレベル）のままであり、リセット線ＲＳＴはローレベルに、ブロック選択線ＢＳはハイレベルにされ、プレート線ＰＬにはグランドレベル（以下、「ＧＮＤレベル」という）、ビット線ＢＬにはストレス電位が印加される。この結果、すべての強誘電体キャパシタＣ０〜Ｃ３にストレス電圧Ｖｓｔが印加される。
さらに、ビット線ＢＬに印加するストレス電位をさらに高い電位にする場合には、ブロック選択トランジスタＱＳを制御するブロック選択線ＢＳと、セルトランジスタＱ０〜Ｑ３を制御するワード線ＷＬ１〜ＷＬ３に、ストレス電圧Ｖｓｔよりも閾値以上高い電圧を印加する必要がある。
以上のようなストレス試験状態に設定し、ビット線およびプレート線の各々に所定電位を与えるように設定して、例えば高温でのバーンイン試験を行うことによって、すべての強誘電体キャパシタＣ０〜Ｃ３に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例２に係る強誘電体メモリの試験方法は、メモリセルを構成する強誘電体キャパシタに所定電圧を印加してストレス試験を行なう方法である。実施例２に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時およびアクティブ時の動作は、実施例１のそれらと同じである。
強誘電体メモリのストレス試験時は、セルブロックＣＢ内のリセットトランジスタＱＲは、ロウデコーダＲＤからリセット線ＲＳＴに出力される電位によりオフされ、セルトランジスタＱ０〜Ｑ３は、ロウデコーダＲＤからワード線ＷＬ０〜ＷＬ３に出力される電位によりオンされる。
また、ブロック選択トランジスタＱＳは、ロウデコーダＲＤからブロック選択線ＢＳに出力される電位によりオンされ、ビット線ＢＬとプレート線ＰＬとの間にストレス電圧が印加される。この結果、すべてのメモリセルのセルトランジスタＱ０〜Ｑ３がオンしているため、すべての強誘電体キャパシタＣ０〜Ｃ３の一端にはローカルビット線ＬＢＬを介してビット線ＢＬの電位が印加され、他端にはプレート線ＰＬの電位が印加される。
図３は、実施例２に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はスタンドバイ時の状態（ハイレベル）のままであり、リセット線ＲＳＴはローレベルに、ブロック選択線ＢＳはハイレベルにされ、プレート線ＰＬにはストレス電位が印加され、ビット線ＢＬはＧＮＤレベルにされる。この結果、すべての強誘電体キャパシタＣ０〜Ｃ３にストレス電圧Ｖｓｔが印加される。このストレス試験では、強誘電体キャパシタＣ０〜Ｃ３には、プレート線ＰＬからセルノードＳＮ０〜ＳＮ３の方向に電界が印加される。
以上のようなストレス試験状態に設定し、ビット線およびプレート線の各々に所定電位を与え、例えば高温でのバーンイン試験を行うことによって、すべての強誘電体キャパシタＣ０〜Ｃ３に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例３に係る強誘電体メモリの試験方法は、メモリセルを構成する強誘電体キャパシタの分極反転を繰り返し発生させる疲労試験に係るストレス試験を行なう方法である。実施例３に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時およびアクティブ時の動作は、実施例１のそれらと同じである。
図４は、実施例３に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はスタンドバイ時の状態（ハイレベル）のままであり、リセット線ＲＳＴは、プレート線ＰＬにストレス電位を印加する区間Ｔｓｔｐとビット線ＢＬにストレス電位を印加する区間Ｔｓｔｂはローレベルにされ、ストレス電圧Ｖｓｔを切り替える区間Ｔｓｗはハイレベルにされる。また、ブロック選択線ＢＳはハイレベルにされ、プレート線ＰＬとビット線ＢＬとには一定周期でハイレベルとローレベルの電位が交互に印加される。
図４に示す区間Ｔｓｔｐおよび区間Ｔｓｔｂは強誘電体キャパシタＣ０〜Ｃ３にストレス電圧Ｖｓｔを印加する区間であり、リセット線ＲＳＴはローレベルにされる。区間Ｔｓｗはストレス電圧Ｖｓｔを反転させる区間であり、リセット線ＲＳＴはハイレベルにさせる。区間Ｔｓｔｐではプレート線ＰＬはストレス電位にされ、ビット線ＢＬはＧＮＤレベルにされる。区間Ｔｓｔｂではプレート線ＰＬはＧＮＤレベルにされ、ビット線ＢＬはストレス電位にされる。
つまり、区間Ｔｓｔｐでは強誘電体キャパシタＣ０〜Ｃ３には、プレート線ＰＬからセルノードＳＮ０〜ＳＮ３の方向へ電界が印加され、区間Ｔｓｔｂでは強誘電体キャパシタＣ０〜Ｃ３には、セルノードＳＮ０〜ＳＮ３からプレート線ＰＬの方向へ電界が印加される。区間Ｔｓｗではリセット線ＲＳＴの信号がハイレベルであり、プレート線ＰＬとローカルビット線ＬＢＬが短絡され、しかもセルトランジスタＱ０〜Ｑ３がオンであるので、セルノードＳＮ０〜ＳＮ３とプレート線ＰＬが短絡される。
区間Ｔｓｔｐから区間Ｔｓｗに移行した場合は、プレート線ＰＬの電位は、プレート駆動回路ＰＬＤで放電されるだけでなく、リセットトランジスタＱＲ、ローカルビット線ＬＢＬ、ブロック選択トランジスタＱＳおよびビット線ＢＬを介してビット線駆動回路ＳＡからも放電される。
また、区間Ｔｓｔｂから区間Ｔｓｗに移行した場合は、セルノードＳＮ０〜ＳＮ３の電位は、セルトランジスタＱ０〜Ｑ３、ローカルビット線ＬＢＬ、ブロック選択トランジスタＱＳおよびビット線ＢＬを介してビット線駆動回路ＳＡで放電されるだけでなく、ローカルビット線ＬＢＬからリセットトランジスタＱＲを介してプレート駆動回路ＰＬＤからも放電される。したがって、電圧の切り替え時は、高速な放電が可能になり、高速電圧切り替えの疲労試験を強誘電体キャパシタＣ０〜Ｃ３に対して行うことができる。
図５は、ビット線ＢＬおよびプレート線ＰＬを介して強誘電体キャパシタＣ０〜Ｃ３に印加される電圧の詳細な波形を示している。図示するように、一般的な強誘電体メモリのメモリセルでは、プレート線ＰＬの電圧の立ち下がりの高速化が実現でき、さらにビット線ＢＬの電圧の立下がりの高速化も合わせて実現できる。強誘電体キャパシタＣ０〜Ｃ３の両端に印加される電圧を切り替えるタイミングで、プレート線ＰＬとローカルビット線ＬＢＬを短絡することにより、強誘電体キャパシタＣ０〜Ｃ３の両端が短絡してイコライズし、ハイレベルの放電、ローレベルの充電を加速することができる。
以上のようなストレス試験状態に設定し、ビット線およびプレート線の各々に所定電位を与え、例えば高温でのバーンイン試験を行うことによって、すべての強誘電体キャパシタＣ０〜Ｃ３に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例４に係る強誘電体メモリの試験方法は、メモリセルを構成するセルトランジスタＱ０〜Ｑ３に所定電圧を印加するストレス試験を行なう方法である。実施例４に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時とアクティブ時の動作は、実施例１のそれらと同じである。
図６は、実施例４に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３にはスタンドバイ時より一定電圧だけ高い電圧が印加され、リセット線ＲＳＴはハイレベルにされる。ブロック選択線ＢＳはハイレベルにされ、プレート線ＰＬおよびビット線ＢＬはＧＮＤレベルにされる。
この結果、すべてのセルトランジスタＱ０〜Ｑ３にストレス電圧Ｖｓｔが印加される。このストレス試験では、セルトランジスタＱ０〜Ｑ３のゲートからソースおよびドレインのチャネル領域にストレス電圧が印加される。
以上のようなストレス試験状態に設定し、例えば高温でのバーンイン試験を行うことによって、すべてのセルトランジスタＱ０〜Ｑ３に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例５に係る強誘電体メモリの試験方法は、リセットトランジスタＱＲに所定電圧を印加するストレス試験を行なう方法である。実施例５に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時とアクティブ時の動作は、実施例１のそれらと同じである。
図７は、実施例５に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はローレベルにされ、リセット線ＲＳＴにはスタンドバイ時より一定電圧だけ高い電圧が印加される。ブロック選択線ＢＳはハイレベルにされ、プレート線ＰＬおよびビット線ＢＬはＧＮＤレベルにされる。
この結果、リセットトランジスタＱＲにストレス電圧Ｖｓｔが印加される。このストレス試験では、リセットトランジスタＱＲのゲートからソースおよびドレインのチャネル領域にストレス電圧が印加される。
以上のようなストレス試験状態に設定し、例えば高温でのバーンイン試験を行うことによって、リセットトランジスタＱＲに対し、ストレス試験を実施することが可能となる。
本発明の実施例６に係る強誘電体メモリの試験方法は、ブロック選択トランジスタＱＳに所定電圧を印加するストレス試験を行なう方法である。実施例６に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時とアクティブ時の動作は、実施例１のそれらと同じである。
図８は、実施例６に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はローレベルにされ、リセット線ＲＳＴにはハイレベルの電圧が印加される。ブロック選択線ＢＳはストレス電位にされ、プレート線ＰＬとおよびビット線ＢＬにはＧＮＤレベルの電圧が印加される。この結果、ブロック選択トランジスタＱＳにストレス電圧Ｖｓｔが印加される。このストレス試験では、ブロック選択トランジスタＱＳのゲートからソースおよびドレインのチャネル領域にストレス電圧が印加される。
以上のようなストレス試験状態に設定し、例えば高温でのバーンイン試験を行うことによって、ブロック選択トランジスタＱＳに対し、ストレス試験を実施することが可能となる。
本発明の実施例７に係る強誘電体メモリの試験方法は、セルトランジスタＱ０〜Ｑ３、リセットトランジスタＱＲおよびブロック選択トランジスタＱＳに同時に所定電圧を印加するストレス試験を行なう方法である。実施例７に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時とアクティブ時の動作は、実施例１のそれらと同じである。
図９は、実施例７に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３にはスタンドバイ時より一定電圧だけ高い電圧が印加され、リセット線ＲＳＴにはスタンドバイ時より一定電圧だけ高い電圧が印加される。また、ブロック選択線ＢＳはハイレベルにされ、プレート線ＰＬおよびビット線ＢＬはＧＮＤレベルにされる。この結果、すべてのセルトランジスタＱ０〜Ｑ３、リセットトランジスタＱＲおよびブロック選択トランジスタＱＳにストレス電圧Ｖｓｔが印加される。このストレス試験では、各セルトランジスタのゲートからソースおよびドレインのチャネル領域にストレス電圧が印加される。
以上のようなストレス試験状態に設定し、例えば高温でのバーンイン試験を行うことによって、すべてのセルトランジスタＱ０〜Ｑ３、リセットトランジスタＱＲおよびブロック選択トランジスタＱＳに対し、同時にストレス試験を実施することが可能となる。
本発明の実施例８に係る強誘電体メモリの試験方法は、２つのセルブロックの強誘電体メモリの強誘電体キャパシタに所定電圧を同時に印加してストレス試験を行なう方法である。
図１０は、本発明の実施例８に係る強誘電体メモリの試験方法の対象となる強誘電体メモリの回路構成を部分的に示している。この強誘電体メモリは、ロウデコーダＲＤ、プレート線ドライバＰＬＤ、ビット線駆動回路ＳＡ、第１セルブロックＣＢ０および第２セルブロックＣＢ１から構成されている。
第１セルブロックＣＢ０および第２セルブロックＣＢ１は、図１に示したセルブロックＣＢと同じ構成を有し、第１ビット線／ＢＬと第２ビット線ＢＬ（ビット線対）に対応させてそれぞれ設けられている。第１ビット線／ＢＬおよび第２ビット線ＢＬはビット線駆動回路ＳＡに接続されている。また、第１セルブロックＣＢ０および第２セルブロックＣＢ１は、プレート線ＰＬを共有している。
ロウデコーダＲＤは、このロウデコーダＲＤに接続されたワード線ＷＬ０〜ＷＬ３、第１リセット線ＲＳＴ０、第２リセット線ＲＳＴ１、第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１の電位を制御する。プレート線ドライバＰＬＤは、このプレート線ドライバに接続されたプレート線ＰＬを駆動する。ビット線駆動回路ＳＡはセンスアンプを含み、該ビット線駆動回路ＳＡに接続された第１ビット線／ＢＬおよび第２ビット線ＢＬを駆動するとともに、第１ビット線／ＢＬおよび第２ビット線ＢＬに出力された信号を検出する。
第１セルブロックＣＢ０は、第１セルトランジスタＱ０〜Ｑ３、第１強誘電体キャパシタＣ０〜Ｃ３、第１リセットトランジスタＱＲ０、第１ブロック選択トランジスタＱＳ０および第１ローカルビット線／ＬＢＬから構成されている。この第１セルブロックＣＢ０は、第１セルトランジスタＱ０〜Ｑ３と第１強誘電体キャパシタＣ０〜Ｃ３とがそれぞれ直列に接続された４個のメモリセルを備えている。各メモリセルは、並列に接続されてラダー構造を形成し、各メモリセルの一端は、プレート線ＰＬに接続され、他端は第１ローカルビット線／ＬＢＬに接続されている。第１セルトランジスタＱ０〜Ｑ３のゲートは、ワード線ＷＬ０〜ＷＬ３にそれぞれ接続されている。
プレート線ＰＬと第１ローカルビット線／ＬＢＬとの間には第１リセットトランジスタＱＲ０が接続されており、この第１リセットトランジスタＱＲ０のゲートは、第１リセット線ＲＳＴ０に接続されている。第１ローカルビット線／ＬＢＬと第１ビット線／ＢＬとの間には、第１ブロック選択トランジスタＱＳ０が接続されており、この第１ブロック選択トランジスタＱＳ０のゲートは、第１ブロック選択線ＢＳ０に接続されている。
第２セルブロックＣＢ１は、第２セルトランジスタＱ４〜Ｑ７、第２強誘電体キャパシタＣ４〜Ｃ７、第２リセットトランジスタＱＲ１、第２ブロック選択トランジスタＱＳ１および第２ローカルビット線ＬＢＬから構成されている。この第２セルブロックＣＢ１は、第２セルトランジスタＱ４〜Ｑ７と第２強誘電体キャパシタＣ４〜Ｃ７とがそれぞれ直列に接続された４個のメモリセルを備えている。各メモリセルは、並列に接続されてラダー構造を形成し、各メモリセルの一端は、プレート線ＰＬに接続され、他端は第２ローカルビット線ＬＢＬに接続されている。第２セルトランジスタＱ０〜Ｑ３のゲートは、ワード線ＷＬ０〜ＷＬ３にそれぞれ接続されている。
プレート線ＰＬと第２ローカルビット線ＬＢＬとの間には第２リセットトランジスタＱＲ１が接続されており、この第２リセットトランジスタＱＲ１のゲートは、第２リセット線ＲＳＴ１に接続されている。第２ローカルビット線ＬＢＬと第２ビット線ＢＬとの間には、第２ブロック選択トランジスタＱＳ１が接続されており、この第２ブロック選択トランジスタＱＳ１のゲートは、第２ブロック選択線ＢＳ１に接続されている。
次に、図１０に示す強誘電体メモリの動作を説明する。第１セルブロックＣＢ０および第２セルブロックＣＢ１の各々の動作は、実施例１のセルブロックＣＢの動作と同じである。第１セルブロックＣＢ０内のメモリセルの読み出しの場合、第１ブロック選択トランジスタＱＳ０がオンされ、第２ブロック選択トランジスタＱＳ１はオフされる。この状態で、プレート線ＰＬが駆動される。
この結果、第１ビット線／ＢＬにセル情報が読み出される。この場合、ビット線駆動回路ＳＡにおいて、第２ビット線ＢＬの電位は、参照電位として用いられる。第１ビット線／ＢＬの電位および第２ビット線ＢＬの電位は、ビット線駆動回路ＳＡの内部のセンスアンプにより増幅される。第２セルブロックＣＢ１内のメモリセルの読み出しの場合も同様である。
以上のような強誘電体メモリは、ビット線駆動回路ＳＡを構成するセンスアンプの面積の削減、メモリセルアレイのノイズを低減することができる。
強誘電体メモリのストレス試験時は、第１セルブロックＣＢ０および第２セルブロックＣＢ１内のセルトランジスタＱ０〜Ｑ７はオンされる。また、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１はオフされ、第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１はオンされる。この状態で、第１ビット線／ＢＬおよび第２ビット線ＢＬとプレート線ＰＬとの間にストレス電圧Ｖｓｔが印加される。
この結果、すべてのメモリセルのセルトランジスタＱ０〜Ｑ７がオンしているため、すべての強誘電体キャパシタＣ０〜Ｃ７の一端には、第１ローカルビット線／ＬＢＬおよび第２ローカルビット線ＬＢＬを介して第１ビット線／ＢＬおよび第２ビット線ＢＬの電位がそれぞれ印加され、他端にはプレート線ＰＬの電位が印加される。
図１１は、実施例８に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はスタンドバイ時の状態（ハイレベル）のままで、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１はローレベルに、第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１はハイレベルにされ、プレート線ＰＬにはＧＮＤレベルが、第１ビット線／ＢＬおよび第２ビット線ＢＬにはストレス電位がそれぞれ印加される。この結果、すべての強誘電体キャパシタＣ０〜Ｃ７にストレス電圧Ｖｓｔが印加される。
さらに、第１ビット線／ＢＬおよび第２ビット線ＢＬに印加するストレス電圧Ｖｓｔをさらに高い電位にする場合には、第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１を制御する第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１と、第１および第２セルトランジスタＱ０〜Ｑ７を制御するワード線ＷＬ０〜ＷＬ３を、ストレス電圧Ｖｓｔよりも閾値以上高い電圧に設定する必要がある。
以上のようなストレス試験状態に設定し、第１ビット線／ＢＬおよび第２ビット線ＢＬ並びにプレート線ＰＬに所定電位を与え、例えば高温でのバーンイン試験を行うことによって、すべての強誘電体キャパシタＣ０〜Ｃ７に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例９に係る強誘電体メモリの試験方法は、メモリセルを構成する強誘電体キャパシタに所定電圧を印加してストレス試験を行なう方法である。実施例９に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時およびアクティブ時の動作は、実施例８に係るそれらと同じである。
強誘電体メモリのストレス試験時は、第１セルブロックＣＢ０および第２セルブロックＣＢ１内のセルトランジスタＱ０〜Ｑ７はオンされる。また、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１はオフされ、第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１はオンされ、第１ビット線／ＢＬおよび第２ビット線ＢＬとプレート線ＰＬとの間にストレス電圧Ｖｓｔが印加される。この結果、すべてのメモリセルのセルトランジスタＱ０〜Ｑ７がオンしているため、すべての強誘電体キャパシタＣ０〜Ｃ７の一端には第１ローカルビット線／ＬＢＬおよび第２ローカルビット線ＬＢＬを介して第１ビット線／ＢＬおよび第２ビット線ＢＬの電位がそれぞれ印加され、他端にはプレート線ＰＬの電位が印加される。
図１２は、実施例９に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はスタンドバイ時の状態（ハイレベル）のままであり、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１はローレベルに、第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１はハイレベルにされ、プレート線ＰＬはストレス電位にされ、第１ビット線／ＢＬおよび第２ビット線ＢＬはＧＮＤレベルにされる。
この結果、すべての強誘電体キャパシタＣ０〜Ｃ７にストレス電圧Ｖｓｔが印加される。このストレス試験では、強誘電体キャパシタＣ０〜Ｃ７には、プレート線ＰＬからセルノードＳＮ０〜ＳＮ７の方向に電界が印加される。
以上のようなストレス試験状態に設定し、ビット線およびプレート線の各々に所定電位を与え、例えば高温でのバーンイン試験を行うことによって、すべての強誘電体キャパシタＣ０〜Ｃ７に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例１０に係る強誘電体メモリの試験方法は、メモリセルを構成する強誘電体キャパシタの分極反転を繰り返し発生させる疲労試験に係るストレス試験を行なう方法である。実施例１０に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時およびアクティブ時の動作は、実施例８のそれらと同じである。
図１３は、実施例１０に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はスタンドバイ時の状態（ハイレベル）のままであり、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１は、プレート線ＰＬにストレス電位を印加する区間Ｔｓｔｐと第１ビット線／ＢＬおよび第２ビット線ＢＬにストレス電位を印加する区間Ｔｓｔｂはローレベルにされ、ストレス電圧を切り替える区間Ｔｓｗはハイレベルにされる。第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１はハイレベルにされ、プレート線ＰＬと第１ビット線／ＢＬおよび第２ビット線ＢＬは、一定周期でハイレベルとローレベルの電位が交互に印加される。
図１３における区間Ｔｓｔｐと区間Ｔｓｔｂは強誘電体キャパシタＣ０〜Ｃ７にストレス電圧を印加する区間であり、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１はローレベルにされる。区間Ｔｓｗはストレス電圧を反転させる区間であり、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１はハイレベルにさせる。区間Ｔｓｔｐではプレート線ＰＬはストレス電圧Ｖｓｔに、第１ビット線／ＢＬおよび第２ビット線ＢＬはＧＮＤレベルにされる。区間Ｔｓｔｂではプレート線ＰＬはＧＮＤレベルに、第１ビット線／ＢＬおよび第２ビット線ＢＬはストレス電位にされる。
つまり、区間Ｔｓｔｐでは強誘電体キャパシタＣ０〜Ｃ７には、プレート線ＰＬからセルノードＳＮ０〜ＳＮ７の方向の電界が印加され、区間Ｔｓｔｂでは強誘電体キャパシタＣ０〜Ｃ７には、セルノードＳＮ０〜ＳＮ７からプレート線ＰＬの方向へ電界が印加される。区間Ｔｓｗでは第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１がハイレベルにされ、プレート線ＰＬと第１ローカルビット線／ＬＢＬおよび第２ローカルビット線ＬＢＬとが短絡され、しかもセルトランジスタＱ０〜Ｑ７がオンであるので、セルノードＳＮ０〜ＳＮ７とプレート線ＰＬが短絡される。
区間Ｔｓｔｐから区間Ｔｓｗに移行した場合は、プレート線ＰＬの電位は、プレート駆動回路ＰＬＤで放電されるだけでなく、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１、第１ローカルビット線／ＬＢＬおよび第２ローカルビット線ＬＢＬ、第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１並びに第１ビット線／ＢＬおよび第２ビット線ＢＬをそれぞれ介してビット線駆動回路ＳＡからも放電される。
また、区間Ｔｓｔｂから区間Ｔｓｗに移行した場合は、セルノードＳＮ０〜ＳＮ７の電位は、セルトランジスタＱ０〜Ｑ７、第１ローカルビット線／ＬＢＬおよび第２ローカルビット線ＬＢＬ並びに第１ビット線／ＢＬおよび第２ビット線ＢＬをそれぞれ介してビット線駆動回路ＳＡで放電されるだけでなく、第１ローカルビット線／ＬＢＬおよび第２ローカルビット線ＬＢＬから第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１をそれぞれ介してプレート駆動回路ＰＬＤから放電される。
したがって、電圧の切り替え時は、高速な放電が可能になり、高速電圧切り替えの疲労試験を強誘電体キャパシタＣ０〜Ｃ７に与えることが可能となる。この実施例１０に係る強誘電体メモリの試験方法において、強誘電体キャパシタＣ０〜Ｃ７に印加される電圧の詳細な波形は、図５に示した波形と同じである。
以上のようなストレス試験状態に設定し、ビット線およびプレート線の各々に所定電位を与え、例えば高温でのバーンイン試験を行うことによって、すべての強誘電体キャパシタＣ０〜Ｃ７に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例１１に係る強誘電体メモリの試験方法は、メモリセルを構成するセルトランジスタＱ０〜Ｑ７に所定電圧を印加するストレス試験を行なう方法である。実施例１１に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時およびアクティブ時の動作は、実施例８のそれらと同じである。
図１４は、実施例１１に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３にはスタンドバイ時より一定電圧だけ高い電圧が印加され、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１はハイレベルにされる。第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１はハイレベルにされ、プレート線ＰＬと第１ビット線／ＢＬおよび第２ビット線ＢＬとはＧＮＤレベルにされる。
この結果、すべてのセルトランジスタＱ０〜Ｑ７にストレス電圧Ｖｓｔが印加される。このストレス試験では、すべてのセルトランジスタＱ０〜Ｑ７のゲートからソースおよびドレインのチャネル領域にストレス電圧が印加される。
以上のようなストレス試験状態に設定し、例えば高温でのバーンイン試験を行うことによって、すべてのセルトランジスタＱ０〜Ｑ７に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例１２に係る強誘電体メモリの試験方法は、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１に所定電圧を印加するストレス試験を行なう方法である。実施例１２に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時とアクティブ時の動作は、実施例８のそれらと同じである。
図１５は、実施例１２に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はローレベルにされ、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１にはスタンドバイ時より一定電圧だけ高い電圧が印加される。第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１はハイレベルにされ、プレート線ＰＬと第１ビット線／ＢＬおよび第２ビット線ＢＬとはＧＮＤレベルにされる。
この結果、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１にストレス電圧Ｖｓｔが印加される。このストレス試験では、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１のゲートからソースおよびドレインのチャネル領域にストレス電圧が印加される。
以上のようなストレス試験状態に設定し、例えば高温でのバーンイン試験を行うことによって、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例１３に係る強誘電体メモリの試験方法は、第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１に所定電圧を印加するストレス試験を行なう方法である。実施例１３に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時およびアクティブ時の動作は、実施例８のそれらと同じである。
図１６は、実施例１３に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３はローレベルにされ、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１にはハイレベルが印加される。第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１はストレス電位にされ、プレート線ＰＬと第１ビット線／ＢＬおよび第２ビット線ＢＬとはＧＮＤレベルにされる。
この結果、第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１にストレス電位が印加される。このストレス試験では、第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１のゲートからソースおよびドレインのチャネル領域にストレス電圧が印加される。
以上のようなストレス試験状態に設定し、例えば高温でのバーンイン試験を行うことによって、第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１に対し、同時にストレス試験を実施することが可能となる。
本発明の実施例１４に係る強誘電体メモリの試験方法は、セルトランジスタＱ０〜Ｑ７と、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１、並びに第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１に同時に所定電圧を印加するストレス試験を行なう方法である。実施例１４に係る強誘電体メモリの試験方法で使用される強誘電体メモリの回路構成と、スタンドバイ時およびアクティブ時の動作は、実施例８のそれらと同じである。
図１７は、実施例１４に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示している。ワード線ＷＬ０〜ＷＬ３にはスタンドバイ時より一定電圧だけ高い電圧が印加され、第１リセット線ＲＳＴ０および第２リセット線ＲＳＴ１にはスタンドバイ時より一定電圧だけ高い電圧が印加される。また、第１ブロック選択線ＢＳ０および第２ブロック選択線ＢＳ１はハイレベルにされ、プレート線ＰＬと第１ビット線／ＢＬおよび第２ビット線ＢＬとはＧＮＤレベルにされる。
この結果、すべてのセルトランジスタＱ０〜Ｑ７、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１、並びに第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１にストレス電圧Ｖｓｔが印加される。このストレス試験では、各セルトランジスタのゲートからソースおよびドレインのチャネル領域にストレス電圧が印加される。
以上のようなストレス試験状態に設定し、例えば高温でのバーンイン試験を行うことによって、すべてのセルトランジスタＱ０〜Ｑ７、第１リセットトランジスタＱＲ０および第２リセットトランジスタＱＲ１、並びに第１ブロック選択トランジスタＱＳ０および第２ブロック選択トランジスタＱＳ１に対し、同時にストレス試験を実施することが可能となる。
本発明は、例えばバーンイン試験においてストレス試験を行う必要のある強誘電体メモリの試験方法に適用可能である。
本発明の実施例１に係る強誘電体メモリの試験方法の対象となる強誘電体メモリの回路構成を部分的に示す図である。 本発明の実施例１に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例２に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例３に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例３に係る強誘電体メモリの試験方法におけるストレス試験時に強誘電体キャパシタに印加される電圧の詳細な波形を示す図である。 本発明の実施例４に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例５に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例６に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例７に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例８に係る強誘電体メモリの試験方法の対象となる強誘電体メモリの回路構成を部分的に示す図である。 本発明の実施例８に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例９に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例１０に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例１１に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例１２に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例１３に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。 本発明の実施例１４に係る強誘電体メモリの試験方法におけるストレス試験時の動作波形を示す図である。
符号の説明
ＲＤ ロウデコーダ
ＷＬ０〜ＷＬ３ ワード線
ＲＳＴ リセット線
ＲＳＴ０ 第１リセット線
ＲＳＴ２ 第２リセット線
ＢＳ ブロック選択線
ＢＳ１ 第１ブロック選択線
ＢＳ２ 第２ブロック選択線
ＰＬＤ プレート線ドライバ
ＰＬ プレート線
ＳＡ ビット線駆動回路
ＢＬ ビット線、第２ビット線
／ＢＬ 第１ビット線
ＬＢＬ ローカルビット線、第２ローカルビット線
／ＬＢＬ 第１ローカルビット線
ＣＢ セルブロック
ＣＢ０ 第１セルブロック
ＣＢ１ 第２セルブロック
Ｑ０〜Ｑ３ セルトランジスタ、第１セルトランジスタ
Ｑ４〜Ｑ７ 第２セルトランジスタ
Ｃ０〜Ｃ３ 強誘電体キャパシタ、第１強誘電体キャパシタ
Ｃ４〜Ｃ７ 第２強誘電体キャパシタ
ＱＲ リセットトランジスタ
ＱＲ０ 第１リセットトランジスタ
ＱＲ１ 第２リセットトランジスタ
ＱＳ ブロック選択トランジスタ
ＱＳ０ 第１ブロック選択トランジスタ
ＱＳ１ 第２ブロック選択トランジスタ
ＳＮ０〜ＳＮ７ セルノード

Claims (5)

  1. ビット線とローカルビット線との間に配置された、ブロック選択線の電位によってオン／オフするブロック選択トランジスタと、
    前記ローカルビット線とプレート線との間に配置され、各々がワード線の電位によりオン／オフするセルトランジスタと強誘電体キャパシタとが直列に接続されて成る複数のメモリセルと、
    前記ローカルビット線と前記プレート線との間に配置され、リセット線の電位によりオン／オフするリセットトランジスタと
    から成るセルブロックを備え、
    前記セルトランジスタをオンにする電位より高い電位を前記ワード線に与え、前記リセットトランジスタをオンにする電位を前記リセット線に与え、前記ブロック選択トランジスタをオンにする電位を前記ブロック選択線に与え、前記ビット線および前記プレート線の電位をグランドレベルにすることにより前記セルトランジスタにストレス電圧を与える
    ことを特徴とする強誘電体メモリの試験方法。
  2. ビット線とローカルビット線との間に配置された、ブロック選択線の電位によってオン／オフするブロック選択トランジスタと、
    前記ローカルビット線とプレート線との間に配置され、各々がワード線の電位によりオン／オフするセルトランジスタと強誘電体キャパシタとが直列に接続されて成る複数のメモリセルと、
    前記ローカルビット線と前記プレート線との間に配置され、リセット線の電位によりオン／オフするリセットトランジスタと
    から成るセルブロックとを備え、
    前記セルトランジスタをオンにする電位より高い電位を前記ワード線に与え、前記リセットトランジスタをオンにする電位を前記リセット線に与え、前記ブロック選択トランジスタをオンにする電位を前記ブロック選択線に与え、前記ビット線および前記プレート線の電位をグランドレベルにすることにより前記セルトランジスタにストレス電圧を与える
    ことが可能な強誘電体メモリ。
  3. 前記ビット線にハイレベルとローレベルの電位を交互に与え、前記プレート線に前記ビット線と逆のレベルの電位を交互に与えることにより前記強誘電体キャパシタにストレス電圧を与えることを特徴とする請求項２記載の強誘電体メモリ。
  4. 前記ビット線と前記プレート線に与える電位を変化させる所定区間において、前記リセットトランジスタをオンにする電位を前記リセット線に与えることを特徴とする請求項３記載の強誘電体メモリ。
  5. 前記セルトランジスタをオフにする電位を前記ワード線に与え、前記リセットトランジスタをオンにする電位より高い電位を前記リセット線に与え、前記ブロック選択トランジスタをオンにする電位を前記ブロック選択線に与え、前記ビット線および前記プレート線の電位をグランドレベルにすることにより前記リセットトランジスタにストレス電圧を与えることを特徴とする請求項２記載の強誘電体メモリ。
JP2006184238A 2006-07-04 2006-07-04 強誘電体メモリの試験方法及び強誘電体メモリ Expired - Fee Related JP4982120B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006184238A JP4982120B2 (ja) 2006-07-04 2006-07-04 強誘電体メモリの試験方法及び強誘電体メモリ
US11/822,244 US7486578B2 (en) 2006-07-04 2007-07-03 Test method for ferroelectric memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006184238A JP4982120B2 (ja) 2006-07-04 2006-07-04 強誘電体メモリの試験方法及び強誘電体メモリ

Publications (2)

Publication Number Publication Date
JP2008016091A JP2008016091A (ja) 2008-01-24
JP4982120B2 true JP4982120B2 (ja) 2012-07-25

Family

ID=38949084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006184238A Expired - Fee Related JP4982120B2 (ja) 2006-07-04 2006-07-04 強誘電体メモリの試験方法及び強誘電体メモリ

Country Status (2)

Country Link
US (1) US7486578B2 (ja)
JP (1) JP4982120B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010218630A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 半導体記憶装置およびその試験方法
KR20120010052A (ko) * 2010-07-23 2012-02-02 삼성전자주식회사 이퀄라이징 기능을 갖는 저항성 메모리 및 이를 포함하는 3차원 반도체 장치
US10978169B2 (en) * 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
JP7332343B2 (ja) * 2019-05-28 2023-08-23 キオクシア株式会社 半導体記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315598A (en) * 1991-04-04 1994-05-24 Texas Instruments Incorporated Method to reduce burn-in time and inducing infant failure
JP3441154B2 (ja) * 1994-04-20 2003-08-25 株式会社東芝 半導体記憶装置
US6094370A (en) * 1996-06-10 2000-07-25 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
JP3961680B2 (ja) * 1998-06-30 2007-08-22 株式会社東芝 半導体記憶装置
US6618284B2 (en) * 2001-03-30 2003-09-09 Matsushita Electric Industrial Co., Ltd. Semiconductor memory and method for driving the same
JP2002313100A (ja) 2001-04-17 2002-10-25 Toshiba Corp 強誘電体メモリ及びそのテスト方法
JP4074279B2 (ja) * 2003-09-22 2008-04-09 株式会社東芝 半導体集積回路装置、デジタルカメラ、デジタルビデオカメラ、コンピュータシステム、携帯コンピュータシステム、論理可変ｌｓｉ装置、ｉｃカード、ナビゲーションシステム、ロボット、画像表示装置、光ディスク記憶装置
JP4119412B2 (ja) * 2004-09-24 2008-07-16 株式会社東芝 集積回路装置及びその試験方法

Also Published As

Publication number Publication date
JP2008016091A (ja) 2008-01-24
US7486578B2 (en) 2009-02-03
US20080013361A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
KR100824798B1 (ko) 에지 서브 어레이에 전체 데이터 패턴을 기입할 수 있는 오픈 비트 라인 구조를 가지는 메모리 코어, 이를 구비한 반도체 메모리 장치, 및 에지 서브 어레이 테스트 방법
JP2002216488A (ja) 半導体記憶装置
US7768845B2 (en) Memory having circuitry to directly change voltages applied to bit lines and word lines in response to transitions between a read operation, first rewrite operation, and second rewrite operation
JP4982120B2 (ja) 強誘電体メモリの試験方法及び強誘電体メモリ
JP2008171525A (ja) 半導体記憶装置
KR100567994B1 (ko) 스트레스 시험을 실행하는 다이나믹 메모리 디바이스
US6611450B2 (en) Ferroelectric random access memory
KR100605275B1 (ko) 반도체 기억 장치
US8248835B2 (en) Semiconductor memory and test method for the semiconductor memory
JP2005520275A (ja) 強誘電体メモリにおける読み取り信号の増強
US7218546B2 (en) Integrated circuit device provided with series-connected TC parallel unit ferroelectric memory and method for testing the same
KR100384559B1 (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
US7411809B2 (en) Ferroelectric memory to be tested by applying disturbance voltage to a plurality of ferroelectric capacitors at once in direction to weaken polarization, and method of testing the same
US8125816B2 (en) Semiconductor storage device
US6885598B2 (en) Shared sense amplifier scheme semiconductor memory device and method of testing the same
US6707736B2 (en) Semiconductor memory device
KR20080047157A (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
US6584009B1 (en) Memory integrated circuit with improved reliability
US6944046B2 (en) Ferroelectric memory and method of testing the same
JP2011204339A (ja) 差動増幅型センスアンプ回路及びその駆動方法、並びに、半導体記憶装置及びその評価手法
JP2016040749A (ja) 半導体装置及びその試験方法
KR20060084104A (ko) 오픈 비트라인 구조를 갖는 반도체 메모리 장치 및 그것의불량 셀 스크린 방법
JP2003208798A (ja) 不揮発性半導体メモリ装置およびストレス印加方法
JP2013008419A (ja) 半導体記憶装置
KR100466974B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees