JP4976881B2 - センサ閾値回路 - Google Patents

Description

本発明は、各種センサに適応可能なセンサ閾値回路に関し、特にセンサ出力インピーダンスとバイアス電流との積によりセンサ出力のデジタル出力化の為の閾値を決めるセンサ閾値回路に関する。

図５に、従来のセンサ閾値回路を示す。このセンサ閾値回路は、４端子型センサ１０と、電圧比較器２０と、センサ駆動電流検出回路３０と、センサバイアス電流発生回路５５と、バイアス電流切り替え回路９５とを具備し、外部から印加される例えば磁場のようなセンサ入力ＢＩＮに対して、センサ出力ＶＳＯ（＝ＶＰ−ＶＮ）を得る。ここで、バイアス電流切り替え回路９５で抵抗器ＲＯ、ＲＲを切り替え、バイアス電流ＩＢを変化させることにより、センサ入力ＢＩＮに対して、図６に示すようなヒステリシス特性をもつデジタル出力ＶＯを得ることができる回路である（例えば、特許文献１参照）。

図６はヒステリシス特性をもつセンサ閾値回路のセンサ入力ＢＩＮと出力電圧ＶＯの関係を示す図である。センサ入力ＢＩＮを増加させると閾値ＢＯＰにおいて出力電圧ＶＯはＶＯＨからＶＯＬに減少する。一方、センサ入力ＢＩＮを減少させると閾値ＢＯＰより小さい閾値ＢＲＰにおいて出力電圧ＶＯは逆にＶＯＬからＶＯＨに増加し、ヒステリシス幅｜ＢＨ｜を備えたヒステリシス特性をもつデジタル出力ＶＯを得る。

次に、従来のセンサ閾値回路の動作を、図５を参照して説明する。
始めに、図５におけるバイアス電流切り替え回路９５のスイッチＳＷＯが導通し、スイッチＳＷＲが開放している時の閾値点について、図７を参照して説明する。図７は、説明を簡単にするために、図５に示すバイアス電流切り替え回路９５のスイッチＳＷＯが導通し、スイッチＳＷＲが開放している状態で、４端子型センサ１０、電圧比較器２０、バイアス電流ＩＢＯを取り出した回路構成を示す図である。

まず、解析しやすくするため、センサ駆動電流を検出する抵抗器ＲＳの抵抗値をセンサ抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値に比べて非常に小さいと考え、それによりセンサの駆動端子電圧ＶＣＣ２はＶＣＣに等しいとする。後で導かれる結果から、センサ駆動電圧ＶＣＣに閾値点が依存しないことがわかるので、センサ駆動電流検出抵抗器ＲＳの抵抗値は、任意の値でかまわない。
このとき、センサバイアス電流発生回路５５が発生する電流ＩＢＯはセンサ駆動電流ＩＳを用いて次式（１）となる。
ＩＢＯ＝ＩＳ×ＲＳ／ＲＯ …（１）
ここで簡単にする為に、次のように電流ミラー比１／ＫＯを定義する。
１／ＫＯ＝ＲＳ／ＲＯ …（２）

このとき、図７に示すように、センサ抵抗器Ｒ１に流れる電流をＩ１、センサ抵抗器Ｒ３及びＲ４に流れる電流をＩ２とし、センサ抵抗器Ｒ１、Ｒ２の接続点の電位をＶＰ、センサ抵抗器Ｒ３、Ｒ４の接続点の電位をＶＮとすると、次式（３ａ）〜（３ｃ）が成立する。
Ｉ１＝（ＶＣＣ−ＶＰ）／Ｒ１ …（３ａ）
Ｉ２＝ＶＣＣ／（Ｒ３＋Ｒ４） …（３ｂ）
ＶＰ／Ｒ２＝Ｉ１＋（Ｉ１＋Ｉ２）／ＫＯ …（３ｃ）
ＶＰについて解くと、
ＶＰ＝ＶＣＣ×（（１＋１／ＫＯ）／Ｒ１＋１／（ＫＯ×（Ｒ３＋Ｒ４）））／（１／Ｒ２＋（１＋１／ＫＯ）／Ｒ１） …（４）
となる。電圧比較器２０は、ＶＰ＝ＶＮとなる電圧でスイッチするので、次式（５）が成立する。
ＶＣＣ×（（１＋１／ＫＯ）／Ｒ１＋１／（ＫＯ×（Ｒ３＋Ｒ４）））／（１／Ｒ２＋（１＋１／ＫＯ）／Ｒ１）＝Ｒ４×ＶＣＣ／（Ｒ３＋Ｒ４） …（５）

４端子型センサ１０は、外部から印加されるセンサ入力ＢＩＮに応じて、抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４がバランスを崩し、Ｒ１＝Ｒ４＝Ｒ＋ΔＲ、Ｒ２＝Ｒ３＝Ｒ−ΔＲ、または、Ｒ１＝Ｒ４＝Ｒ−ΔＲ、Ｒ２＝Ｒ３＝Ｒ＋ΔＲとなりセンサ出力電圧ＶＳＯを発生すると考えることができる。これより、Ｒ１＝Ｒ４＝Ｒ＋ΔＲ、Ｒ２＝Ｒ３＝Ｒ−ΔＲとすると、
（（１＋１／ＫＯ）／（Ｒ＋ΔＲ）＋１／（ＫＯ×（Ｒ−ΔＲ＋Ｒ＋ΔＲ）））／（１／（ Ｒ−ΔＲ）＋（１＋１／ＫＯ）／（ Ｒ＋ΔＲ）＝（ Ｒ＋ΔＲ）／（ Ｒ−ΔＲ ＋ Ｒ＋ΔＲ） …（６）

上式（６）が成立するΔＲ／Ｒを求める。
ΔＲ／Ｒ＝１／（２×ＫＯ×（１＋１／（２×ＫＯ））
≒１／（２×ＫＯ） ≡ＢＯＰ …（７）
すなわち、上式（７）が成り立つΔＲ／Ｒが閾値ＢＯＰとなる。ここで、通常のセンサ出力電圧は数百μＶから数十ｍＶ程度であり、センサ駆動電圧は１Ｖから５Ｖ程度である。これより、ＫＯは十分に大きい値として近似をおこなっている。

同様にして、図５における電流切り替え回路９５のスイッチＳＷＯが開放し、スイッチＳＷＲが導通している時の閾値点について、図８を参照して説明する。図８は、説明を簡単にするために、図５のバイアス電流切り替え回路９５のスイッチＳＷＯが開放し、スイッチＳＷＲが導通している状態で、４端子型センサ１０、電圧比較器２０、バイアス電流ＩＢＯを取り出した回路構成を示す図である。

このとき、センサバイアス電流発生回路５５が発生する電流ＩＢＲは次式（８）となる。
ＩＢＲ＝ＩＳ×ＲＳ／ＲＲ …（８）
ここで簡単にする為に、次のように電流ミラー比１／ＫＲを定義する。
１／ＫＲ＝ＲＳ／ＲＲ …（９）
このとき、図８に示すように電流を定めバイアス電流ＩＢＲの時の電流ミラー比１／ＫＯを１／ＫＲとすることで同様に考えることができ、ＶＰ＝ＶＮが成り立つときのΔＲ／Ｒは次の式（１０）で与えられる。
ΔＲ／Ｒ≒１／（２×ＫＲ）≡ＢＲＰ …（１０）
すなわち、上式（１０）が成り立つΔＲ／Ｒが閾値ＢＲＰとなる。

次に、電流切り替え回路９５のスイッチＳＷＯ、スイッチＳＷＲの切り替えによってつくられるヒステリシス幅｜ＢＨ｜について説明する。
ヒステリシス幅｜ＢＨ｜は以下の式（１１）で書ける。
｜ＢＨ｜＝｜ＢＯＰ−ＢＲＰ｜＝｜１／（２×ＫＯ）−１／（２×ＫＲ）｜
＝｜ＲＳ×（１／ＲＡ−１／ＲＢ）／２｜ …（１１）
上式（７）、（１０）、（１１）から得られる閾値ＢＯＰ及びＢＲＰ、ヒステリシス幅｜ＢＨ｜とセンサ駆動電流検出抵抗器ＲＳの関係を図９に示す。
この図９に示すように、従来のセンサ閾値回路においては、センサ駆動電流検出回路３０の抵抗器ＲＳを変化させることで閾値点を変化させた場合、ヒステリシス幅｜ＢＨ｜も同様に変化することが分かる。これは、上式（１１）からも分かる。
特開２００１−１０８４８０号公報

しかし、従来のセンサ閾値回路においては、上記のように抵抗器ＲＳを変化させることで閾値点を変化させた際に、これと同様に変化するヒステリシス幅｜ＢＨ｜は、センサ出力ノイズによる出力のばらつきを軽減させる働きをする。このため、閾値点を変化させた場合には、ヒステリシス幅｜ＢＨ｜の変化によりセンサ出力ノイズによるばらつきの影響が異なることが生じる問題があった。
本発明は、このような課題に鑑みてなされたものであり、閾値点の変化に依存しないヒステリシス幅を与えることができるセンサ閾値回路を提供することを目的としている。

上記目的を達成するために、本発明の請求項１によるセンサ閾値回路は、センサの入力に対しヒステリシス特性をもったデジタル信号を出力するセンサ閾値回路において、前記センサの出力電圧を２値化する電圧比較器と、前記センサの駆動電流を検出するセンサ駆動電流検出回路と、該センサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ｋ倍（Ｋ＞０）の閾値電流を発生する閾値電流発生回路と、前記センサと同じ温度特性をもつ温度補償抵抗器と、前記温度補償抵抗器に流れる温度補償電流を検出する温度補償電流検出回路と、該温度補償電流検出回路で検出された温度補償電流の１／Ａ倍（Ａ＞０）のヒステリシス電流を発生するヒステリシス電流発生回路と、前記電圧比較器により２値化された信号に基づいて前記ヒステリシス電流を制御すると共に、前記閾値電流と前記制御されたヒステリシス電流に基づいたバイアス電流を、前記センサの出力電圧を出力する端子に供給するバイアス電流演算回路と、を具備し、前記バイアス電流演算回路は、第１及び第２のスイッチを備え、前記第１及び第２のスイッチを切り替えることにより前記ヒステリシス電流を制御し、前記閾値電流と前記ヒステリシス電流との減算を行い、前記バイアス電流を発生させることを特徴とする。

また、本発明の請求項２によるセンサ閾値回路は、センサの入力に対しヒステリシス特性をもったデジタル信号を出力するセンサ閾値回路において、 前記センサの出力電圧を２値化する電圧比較器と、前記センサの駆動電流を検出するセンサ駆動電流検出回路と、該センサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ｋ倍（Ｋ＞０）の閾値電流を発生する閾値電流発生回路と、前記センサと同じ温度特性をもつ温度補償抵抗器と、前記温度補償抵抗器に流れる温度補償電流を検出する温度補償電流検出回路と、該温度補償電流検出回路で検出された温度補償電流の１／Ａ倍（Ａ＞０）のヒステリシス電流を発生するヒステリシス電流発生回路と、前記電圧比較器により２値化された信号に基づいて前記ヒステリシス電流を制御すると共に、前記閾値電流と前記制御されたヒステリシス電流に基づいたバイアス電流を、前記センサの出力電圧を出力する端子に供給するバイアス電流演算回路と、を具備し、前記バイアス電流演算回路は、第１及び第２のスイッチを備え、前記第１及び第２のスイッチを切り替えることにより前記ヒステリシス電流を制御し、前記閾値電流と前記ヒステリシス電流との加算を行い、バイアス電流を発生させることを特徴とする。
また、本発明の請求項３によるセンサ閾値回路は、請求項１又は２において、前記センサは、４端子型のセンサであって、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサのいずれか１つであることを特徴とする。

以上説明したように本発明によれば、バイアス電流ＩＢをセンサ駆動電流ＩＳと温度補償電流ＩＴで発生することにより、ヒステリシス幅｜ＢＨ｜は抵抗比Ａ、Ｂにより与えられるので、Ａ、Ｂが決定されればヒステリシス幅｜ＢＨ｜はセンサ電流検出抵抗器ＲＳによらず、一定に保たれる。また、定数Ａ、Ｂが決定されれば、ヒステリシス幅｜ＢＨ｜はひとつの値にきまり、ばらつきや温度変動、経時変化がない。従って、本発明によれば、センサ駆動電流検出抵抗器ＲＳに依存しないヒステリシス幅｜ＢＨ｜を得ることを可能としたセンサ閾値回路を提供することができるという効果がある。

以下、本発明の実施形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
但し、本発明の構成回路として２つの実施形態があるので、これらを第１及び第２の実施形態として各々説明し、この後に双方の作用及び効果を纏めて説明する。

（第１の実施形態の構成）
図１は、本発明の第１の実施形態におけるセンサ閾値回路の構成を示す回路図である。
このセンサ閾値回路は、４端子型センサ１０と、電圧比較器２０と、センサ駆動電流検出回路３０と、閾値電流発生回路５０と、温度補償抵抗器８０と、温度補償電流検出回路７０と、ヒステリシス電流発生回路６０と、バイアス電流演算回路１９０とを備えて構成されている。なお、４端子型センサ１０は、例えばホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサのいずれかである。

また、このセンサ閾値回路は、４端子型センサ１０の出力端子にバイアス電流演算回路１９０で発生したセンサバイアス電流ＩＢを流し込み、センサバイアス電流ＩＢと４端子型センサ１０の出力端子ＶＰのインピーダンスＲＯＵＴとの積ＩＢ×ＲＯＵＴによる電圧ドロップを利用し、出力ＶＳＯ（＝ＶＰ−ＶＮ）にヒステリシス特性を有している。
このような構成のセンサ閾値回路において、センサ駆動電流検出回路３０の抵抗器ＲＳを用いてセンサ駆動電流ＩＳを検出し、抵抗器ＲＳ、抵抗器ＲＯ、演算増幅器５１及びＰＭＯＳトランジスタ５２から成る閾値電流発生回路５０で、センサ駆動電流ＩＳの１／Ｋ倍（Ｋ＞０）の閾値電流ＩＯを発生する。

また、４端子型センサ１０と同じ温度特性を持つ温度補償抵抗器ＲＴ１を用いて温度補償電流ＩＴを発生する。この温度補償電流ＩＴを温度補償電流検出回路７０の抵抗器ＲＴ２で検出し、抵抗器ＲＨと演算増幅器６１及びＰＭＯＳトランジスタ６２から成るヒステリシス電流発生回路６０で温度補償電流ＩＴの１／Ａ倍（Ａ＞０）のヒステリシス電流ＩＨを発生する。また、バイアス電流演算回路１９０のスイッチ切り替えにより、閾値電流ＩＯを用いてバイアス電流ＩＢＯを発生し、閾値電流ＩＯとヒステリシス電流ＩＨを減算することによりバイアス電流ＩＢＲを発生する。

（第２の実施形態の構成）
図２は、本発明の第２の実施形態におけるセンサ閾値回路の構成を示す回路図である。
このセンサ閾値回路は、４端子型センサ１０と、電圧比較器２０と、センサ駆動電流検出回路３０と、閾値電流発生回路５０と、温度補償抵抗器８０と、温度補償電流検出回路７０と、ヒステリシス電流発生回路６０と、バイアス電流演算回路２９０とを備えて構成されている。
また、このセンサ閾値回路は、４端子型センサ１０の出力端子にバイアス電流演算回路１９０で発生したセンサバイアス電流ＩＢを流し込み、センサバイアス電流ＩＢと４端子型センサ１０の出力端子ＶＰのインピーダンスＲＯＵＴとの積ＩＢ×ＲＯＵＴによる電圧ドロップを利用し、出力ＶＳＯ（＝ＶＰ−ＶＮ）にヒステリシス特性を有している。

本実施形態のセンサ閾値回路では、センサ駆動電流検出回路３０の抵抗器ＲＳを用いてセンサ駆動電流ＩＳを検出し、抵抗器ＲＳと抵抗器ＲＯと演算増幅器５１とＰＭＯＳトランジスタ５２からなる閾値電流発生回路５０でセンサ駆動電流ＩＳの１／Ｋ倍（Ｋ＞０）の閾値電流ＩＯを発生する。また、４端子型センサ１０と同じ温度特性をもつ温度補償抵抗器ＲＴ１を用いて温度補償電流ＩＴを発生する。この温度補償電流ＩＴを温度補償電流検出回路７０の抵抗器ＲＴ２で検出し、抵抗器ＲＨと演算増幅器６１とＰＭＯＳトランジスタ６２からなるヒステリシス電流発生回路６０で温度補償電流ＩＴの１／Ａ倍（Ａ＞０）のヒステリシス電流ＩＨを発生する。また、バイアス電流演算回路２９０のスイッチ切り替えにより、閾値電流ＩＯとヒステリシス電流ＩＨを加算することによりバイアス電流ＩＢＯを発生し、閾値電流ＩＯを用いてバイアス電流ＩＢＲを発生する。

（第１及び第２の実施形態の作用及び効果）
本発明のセンサ閾値回路の要点は、従来技術において与えられるバイアス電流ＩＢを、閾値電流ＩＯとヒステリシス電流ＩＨとを演算することによって発生させるようにしたことである。
本発明を理解する為に、まず、図１におけるヒステリシス電流ＩＨと閾値電流ＩＯとについて考察する。また、理解を簡単にする為に、センサ駆動電流を検出する抵抗器ＲＳの抵抗値をセンサ抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値に比べて非常に小さいと考え、それによりセンサの駆動端子電圧ＶＣＣ２はＶＣＣに等しいとした。同様に、温度補償電流を検出する温度補償電流検出抵抗器ＲＴ２の抵抗値を温度補償抵抗器ＲＴ１の抵抗値に比べ非常に小さいと考え、それにより温度補償抵抗駆動電圧ＶＣＣ３はＶＣＣに等しいとした。後で導かれる結果から、センサ駆動電圧ＶＣＣに閾値点が依存しないことがわかるので、センサ駆動電流検出抵抗器の抵抗値と温度補償電流検出抵抗器の抵抗値は、任意の値でかまわない。

まず、温度補償電流ＩＴは次式（１２）で表される。
ＩＴ＝ＶＣＣ／ＲＴ１ …（１２）
１／Ａ倍のヒステリシス電流発生回路６０により次式（１３）のヒステリシス電流ＩＨを発生する。
ＩＨ＝ＩＴ／Ａ
＝ＶＣＣ／（ＲＴ１×Ａ） …（１３）
また、閾値電流ＩＯは図５に示した従来回路と同様であり次式（１４）で表される。
ＩＯ＝ＩＳ×ＲＳ／ＲＯ …（１４）
ここで簡単にする為に、次式（１５ａ）及び（１５ｂ）のように電流ミラー比１／Ｋを定義する。
１／Ｋ＝ＲＳ／ＲＯ …（１５ａ）
ＩＯ＝ＩＳ／Ｋ …（１５ｂ）

次に、図３に示すように電流を定める。図３はセンサ閾値回路の説明を簡単にするために、図１に示すセンサ閾値回路の内、４端子型センサ１０と、バイアス電流演算回路１９０と、電圧比較器２０とを取り出し、これに閾値電流ＩＯとヒステリシス電流ＩＨが流れる構成の回路図である。
図３に示すバイアス電流演算回路の第１のスイッチＳＷ１が導通し、第２のスイッチＳＷ２が開放している時の閾値点を考える。
この時、バイアス電流ＩＢＯは次式（１６）で表される。
ＩＢＯ＝ＩＯ …（１６）

この時の閾値点は、図５に示した従来回路の抵抗器ＲＡ又は抵抗器ＲＢを抵抗器ＲＯとし、センサバイアス電流発生回路５５の電流ミラー比１／ＫＯ又は１／ＫＲを１／Ｋと置き換えることにより、従来回路と同様に求めることができる。
ΔＲ／Ｒ≒１／（２×Ｋ） ≡ＢＯＰ …（１７）
すなわち、上式（１７）が成り立つΔＲ／Ｒが閾値ＢＯＰとなる。

次に、図３において、電流演算回路１９０の第２のスイッチＳＷ２が導通し、第１のスイッチＳＷ１が開放している時の閾値点を考える。
ここで、簡単にする為にバイアス電流演算回路のＮＭＯＳ１９２、ＮＭＯＳ１９３のサイズ比を１倍とし、電流ミラー比を１倍として扱う。このミラー比をＣ倍（Ｃ＞０）とする時には、以下の式において１／ＡをＣ／Ａとして扱うことで同様に考えることができる。

この時、バイアス電流ＩＢＲは次式（１８）で表される。
ＩＢＲ＝ＩＯ−ＩＨ …（１８）
このとき、次の式（１９ａ）〜（１９ｃ）が成り立つ。
Ｉ１＝（ＶＣＣ−ＶＰ）／Ｒ１ …（１９ａ）
Ｉ２＝ＶＣＣ／（Ｒ３＋Ｒ４） …（１９ｂ）
ＶＰ／Ｒ２＝Ｉ１＋（（Ｉ１＋Ｉ２）／Ｋ−ＶＣＣ／（ＲＴ１×Ａ）） …（１９ｃ）
ＶＰについて解くと、
ＶＰ＝ＶＣＣ×（（１＋１／Ｋ）／Ｒ１＋１／（Ｋ×（Ｒ３＋Ｒ４））−１／（ＲＴ１×Ａ））／（１／Ｒ２＋（１＋１／Ｋ）／Ｒ１） …（２０）
となる。電圧比較器２０は、ＶＰ＝ＶＮとなる電圧でスイッチするので、次式（２１）が成り立つ。
ＶＣＣ×（（１＋１／Ｋ）／Ｒ１＋１／（Ｋ×（Ｒ３＋Ｒ４））−１／（ＲＴ１×Ａ））／（１／Ｒ２＋（１＋１／Ｋ）／Ｒ１）＝Ｒ４×ＶＣＣ／（Ｒ３＋Ｒ４） …（２１）

４端子型センサ１０は、外部から印加されるセンサ入力ＢＩＮに応じて抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４がバランスを崩しＲ１＝Ｒ４＝Ｒ＋ΔＲ、Ｒ２＝Ｒ３＝Ｒ−ΔＲ、または、Ｒ１＝Ｒ４＝Ｒ−ΔＲ、Ｒ２＝Ｒ３＝Ｒ＋ΔＲとなりセンサ出力電圧ＶＳＯ（＝ＶＰ−ＶＮ）を発生すると考えることができる。これより、Ｒ１＝Ｒ４＝Ｒ＋ΔＲ、Ｒ２＝Ｒ３＝Ｒ−ΔＲとすると、
（（１＋１／Ｋ）／（Ｒ＋ΔＲ）＋１／（Ｋ×（Ｒ−ΔＲ＋Ｒ＋ΔＲ））−１／（ＲＴ１×Ａ））／（１／（ Ｒ−ΔＲ）＋（１＋１／Ｋ）／（ Ｒ＋ΔＲ））＝（ Ｒ＋ΔＲ）／（ Ｒ−ΔＲ ＋ Ｒ＋ΔＲ） …（２２）

上式（２２）が成り立つΔＲ／Ｒを求める。
ΔＲ／Ｒ≒（２／Ｋ−２／（ＲＴ×Ａ／Ｒ））／（４＋２／Ｋ） …（２３）
ここで、通常センサ出力電圧は数百μＶから数十ｍＶ程度であり、センサ駆動電圧は１Ｖから５Ｖ程度であることを利用し、ΔＲ／Ｒは０.１以下の十分小さい値として近似をおこなった。また、温度補償抵抗器ＲＴ１をセンサ抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４を用いて置き換えるために定数Ｂを次の式（２４）で定義する。
Ｂ＝ＲＴ１／Ｒ …（２４）

この式（２４）を用いてΔＲ／Ｒを書き直すと次式（２５）になる。
ΔＲ／Ｒ＝ （２／Ｋ−２／（Ｂ×Ａ））／（４＋２／Ｋ）
≒１／（２×Ｋ）−１／（２×Ａ×Ｂ）≡ＢＲＰ …（２５）
すなわち、上式（２３）が成り立つΔＲ／Ｒが閾値ＢＲＰとなる。ここで、今考えている範囲では定数Ｋは十分に大きい値として扱えることを利用し近似をおこなった。

次に、バイアス電流演算回路１９０の第１のスイッチＳＷ１、第２のスイッチＳＷ２を切り替えることにより作られるヒステリシス幅｜ＢＨ｜について考える。
この時、ヒステリシス幅｜ＢＨ｜は次式（２６）で表される。
｜ＢＨ｜＝｜ＢＯＰ−ＢＲＰ｜＝｜１／（２×Ｋ）−（１／（２×Ｋ）−１／（２×Ａ×Ｂ））｜
＝｜１／（２×Ａ×Ｂ）｜ …（２６）
また、上式（１７）、（２５）の比較により、ヒステリシス電流ＩＨを減算することで、閾値点を１／（２×Ａ×Ｂ）移動させることができるということがわかる。

これより、図２に示すように閾値電流ＩＯとヒステリシス電流ＩＨを加算することによりバイアス電流ＩＢＯを発生し、閾値電流ＩＯを用いてバイアス電流ＩＢＲを発生した場合のヒステリシス幅｜ＢＨ｜は次式（２７）の様に表される。
｜ＢＨ｜＝｜ＢＯＰ−ＢＲＰ｜＝｜１／（２×Ｋ）＋１／（２×Ａ×Ｂ）−１／（２×Ｋ）｜
＝｜１／（２×Ａ×Ｂ）｜ …（２７）
上式（１７）、（２３）、（２６）、（２７）から得られる閾値ＢＯＰ及びＢＲＰ、ヒステリシス幅｜ＢＨ｜とセンサ駆動電流検出抵抗器ＲＳの関係を図４に示す。

第１及び第２の実施形態で求められた上式（２６）及び（２７）、図４において重要なことは、閾値ＢＯＰ及びＢＲＰをセンサ電流検出回路３０の抵抗器ＲＳを用いて変化させた場合に、ヒステリシス幅｜ＢＨ｜がヒステリシス電流発生回路６０の電流ミラー比係数Ａと、センサ抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４と、温度補償抵抗器ＲＴの比の係数Ｂに依存して変化するということである。また、上式（２６）及び（２７）から、センサ駆動電圧、温度補償駆動電圧ＶＣＣにヒステリシス幅｜ＢＨ｜が依存しないことがわかる。
上記の定数Ａ、Ｂは、抵抗比によって与えられるので、定数Ａ、Ｂが決まればヒステリシス幅｜ＢＨ｜はひとつの値に決まり、ばらつきや温度変動、経時変化がない。
従って、第１及び第２のセンサ閾値回路によれば、閾値点の変化に依存しないヒステリシス幅を与えることができる。

本発明の第１の実施形態におけるセンサ閾値回路の構成を示す回路図である。 本発明の第２の実施形態におけるセンサ閾値回路の構成を示す回路図である。 図１の４端子型センサとバイアス電流演算回路、電圧比較器、閾値電流ＩＯ及びヒステリシス電流ＩＨを取り出した回路構成を示す回路図である。 第１及び第２の実施の形態における閾値点とセンサ電流検出抵抗器ＲＳの関係を示す図である。 従来のセンサ閾値回路の構成を示す回路図である。 ヒステリシス特性をもつセンサ閾値回路のセンサ入力と出力電圧の関係を示す図である。 図５のバイアス電流切り替え回路の第１のスイッチが導通状態、第２のスイッチＳＷ２が開放状態において４端子型センサ、バイアス電流ＩＢＯ及び電圧比較器を取り出した回路構成を示す回路図である。 図５のバイアス電流切り替え回路の第１のスイッチが開放状態、第２のスイッチＳＷ２が導通状態において４端子型センサｍバイアス電流ＩＢＲ及び電圧比較器を取り出した回路構成を示す回路図である。 従来のセンサ閾値回路における閾値点とセンサ電流検出抵抗器の関係を示す図である。

符号の説明

１０ ４端子型センサ
２０ 電圧比較器
３０ センサ駆動電流検出回路
４０ センサ駆動電圧源
５０ 閾値電流発生回路
５５ センサバイアス電流発生回路
６０ ヒステリシス電流発生回路
７０ 温度補償電流検出回路
８０ 温度補償回路
１９０、２９０ バイアス電流演算回路
９５ バイアス電流切り替え回路
１５１、１６１、２５１、２６１ 演算増幅器
ＳＷ１、ＳＷ２ スイッチ
５２、５６、６２ ＰＭＯＳトランジスタ
１９２、１９３ ＮＭＯＳトランジスタ
９６、１９１、２９１ インバータ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、ＲＳ、ＲＯ、ＲＨ、ＲＴ１、ＲＴ２、ＲＡ、ＲＢ 抵抗器

Claims (3)

1. センサの入力に対しヒステリシス特性をもったデジタル信号を出力するセンサ閾値回路において、
   前記センサの出力電圧を２値化する電圧比較器と、
   前記センサの駆動電流を検出するセンサ駆動電流検出回路と、
   該センサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ｋ倍（Ｋ＞０）の閾値電流を発生する閾値電流発生回路と、
   前記センサと同じ温度特性をもつ温度補償抵抗器と、
   前記温度補償抵抗器に流れる温度補償電流を検出する温度補償電流検出回路と、
   該温度補償電流検出回路で検出された温度補償電流の１／Ａ倍（Ａ＞０）のヒステリシス電流を発生するヒステリシス電流発生回路と、
   前記電圧比較器により２値化された信号に基づいて前記ヒステリシス電流を制御すると共に、前記閾値電流と前記制御されたヒステリシス電流に基づいたバイアス電流を、前記センサの出力電圧を出力する端子に供給するバイアス電流演算回路と、
   を具備し、
   前記バイアス電流演算回路は、第１及び第２のスイッチを備え、前記第１及び第２のスイッチを切り替えることにより前記ヒステリシス電流を制御し、前記閾値電流と前記ヒステリシス電流との減算を行い、前記バイアス電流を発生させることを特徴とするセンサ閾値回路。
2. センサの入力に対しヒステリシス特性をもったデジタル信号を出力するセンサ閾値回路において、
   前記センサの出力電圧を２値化する電圧比較器と、
   前記センサの駆動電流を検出するセンサ駆動電流検出回路と、
   該センサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ｋ倍（Ｋ＞０）の閾値電流を発生する閾値電流発生回路と、
   前記センサと同じ温度特性をもつ温度補償抵抗器と、
   前記温度補償抵抗器に流れる温度補償電流を検出する温度補償電流検出回路と、
   該温度補償電流検出回路で検出された温度補償電流の１／Ａ倍（Ａ＞０）のヒステリシス電流を発生するヒステリシス電流発生回路と、
   前記電圧比較器により２値化された信号に基づいて前記ヒステリシス電流を制御すると共に、前記閾値電流と前記制御されたヒステリシス電流に基づいたバイアス電流を、前記センサの出力電圧を出力する端子に供給するバイアス電流演算回路と、
   を具備し、
   前記バイアス電流演算回路は、第１及び第２のスイッチを備え、前記第１及び第２のスイッチを切り替えることにより前記ヒステリシス電流を制御し、前記閾値電流と前記ヒステリシス電流との加算を行い、バイアス電流を発生させることを特徴とするセンサ閾値回路。
3. 前記センサは、４端子型のセンサであって、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサのいずれか１つであることを特徴とする請求項１又は２に記載のセンサ閾値回路。

Images