JP4973654B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4973654B2 JP4973654B2 JP2008510735A JP2008510735A JP4973654B2 JP 4973654 B2 JP4973654 B2 JP 4973654B2 JP 2008510735 A JP2008510735 A JP 2008510735A JP 2008510735 A JP2008510735 A JP 2008510735A JP 4973654 B2 JP4973654 B2 JP 4973654B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- groove
- semiconductor substrate
- wiring
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
101 シリコン基板
102、102A、102B 配線層
103 アナログ回路ブロック
104 デジタル回路ブロック
105 溝
106 メタル配線
107A、107B パッド
108 絶縁膜
110 第1の実施例に係る半導体装置
111 第一回路ブロック
112 第二回路ブロック
120 第2の実施例に係る半導体装置
130 第3の実施例に係る半導体装置
131 第二溝
140 第4の実施例に係る半導体装置
150 第5の実施例に係る半導体装置
151 ボンディングワイヤ
160 第6の実施例に係る半導体装置
161 シールリング
162 メタル配線層
163 ビア
170 第7の実施例に係る半導体装置
180 第8の実施例に係る半導体装置
190 第9の実施例に係る半導体装置
191 絶縁膜
200 第10の実施例に係る半導体装置
Claims (19)
- 半導体基板と、それぞれが前記半導体基板上に形成された配線層を備える複数の回路ブロックと、前記回路ブロック間を電気的に接続する回路ブロック間配線と、を備える半導体装置において、
前記回路ブロック間配線が形成されていない領域において、前記配線層を貫通し、前記半導体基板の内部に到達する溝が形成されており、前記溝の前記半導体基板の内部における深さは10μm以上であり、
前記半導体基板の内部における前記溝の体積が前記配線層の内部における前記溝の体積よりも大きいことを特徴とする半導体装置。 - 前記溝の前記半導体基板の内部における深さは50μm以上であることを特徴とする請求項1に記載の半導体装置。
- 半導体基板と、それぞれが前記半導体基板上に形成された配線層を備える複数の回路ブロックと、前記回路ブロック間を電気的に接続する回路ブロック間配線と、を備える半導体装置において、
前記回路ブロック間配線が形成されていない領域において、前記配線層を貫通し、前記半導体基板の内部に到達する溝が形成されており、前記溝の前記半導体基板の内部における深さは前記半導体基板の厚さの1/2よりも大きいことを特徴とする請求項1に記載の半導体装置。 - 前記溝の前記半導体基板の内部における深さは前記半導体基板の厚さの9/10よりも大きいことを特徴とする請求項3に記載の半導体装置。
- 半導体基板と、それぞれが前記半導体基板上に形成された配線層を備える複数の回路ブロックと、前記回路ブロック間を電気的に接続する回路ブロック間配線と、を備える半導体装置において、
前記回路ブロック間配線が形成されていない領域において、前記複数の回路ブロック間のクロストークノイズを低減するために、前記配線層及び前記半導体基板を貫通する溝が形成されていることを特徴とする半導体装置。 - 半導体基板と、それぞれが前記半導体基板上に形成された配線層を備える複数の回路ブロックと、前記回路ブロック間を電気的に接続する回路ブロック間配線と、を備える半導体装置において、
前記回路ブロック間配線が形成されていない領域において、前記配線層の表面から前記配線層を貫通し、前記半導体基板の内部に到達する溝と、前記半導体基板の裏面から、前記溝と干渉しない範囲内において、前記溝に向かって延びる第二溝と、が形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記半導体基板の厚さは100μm以下であることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
- 前記回路ブロックには、少なくとも一つのアナログ回路ブロックと少なくとも一つのデジタル回路ブロックが含まれており、前記溝は前記アナログ回路ブロックと前記デジタル回路ブロックとの間に形成されていることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
- 前記回路ブロック間配線は前記半導体装置内には形成しないことを特徴とする請求項1乃至8のいずれか一項に記載の半導体装置。
- 前記回路ブロック間配線は、前記回路ブロック間を電気的に接続するボンディングワイヤからなるものであることを特徴とする請求項9に記載の半導体装置。
- 前記回路ブロックの各々の前記配線層の内部には、前記溝に面して、不純物が前記配線層に侵入することを防止するシールリングが形成されていることを特徴とする請求項1乃至10のいずれか一項に記載の半導体装置。
- 前記シールリングは、前記溝の深さ方向に配置された複数のメタル配線層と、隣接する前記メタル配線層を相互に電気的に接続するビアと、からなり、前記メタル配線層の各々は前記溝に平行に延びるものであり、かつ、前記回路ブロック内の信号配線とは電気的に絶縁されていることを特徴とする請求項11に記載の半導体装置。
- 前記シールリングは前記回路ブロックの各々の周囲を全て囲うことを特徴とする請求項11または12に記載の半導体装置。
- 前記溝の内壁及び底面を覆う絶縁膜を有することを特徴とする請求項1乃至13のいずれか一項に記載の半導体装置。
- 前記絶縁膜はシリコン酸化膜またはシリコン窒化膜からなることを特徴とする請求項14に記載の半導体装置。
- 前記絶縁膜は有機物の膜からなることを特徴とする請求項14に記載の半導体装置。
- 前記半導体基板の内部における前記溝の体積が前記配線層の内部における前記溝の体積よりも大きいことを特徴とする請求項1乃至16のいずれか一項に記載の半導体装置。
- 前記配線層の内部における前記溝の内壁は前記半導体基板の法線に対して平行であり、前記半導体基板の内部における前記溝の内壁の少なくとも一部は前記半導体基板の法線に対して傾斜していることを特徴とする請求項1乃至17のいずれか一項に記載の半導体装置。
- 前記半導体基板の内部における前記溝の縦断面形状は六角形であることを特徴とする請求項17または18に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008510735A JP4973654B2 (ja) | 2006-03-17 | 2007-01-30 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074586 | 2006-03-17 | ||
JP2006074586 | 2006-03-17 | ||
PCT/JP2007/051475 WO2007119278A1 (ja) | 2006-03-17 | 2007-01-30 | 半導体装置 |
JP2008510735A JP4973654B2 (ja) | 2006-03-17 | 2007-01-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007119278A1 JPWO2007119278A1 (ja) | 2009-08-27 |
JP4973654B2 true JP4973654B2 (ja) | 2012-07-11 |
Family
ID=38609099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008510735A Expired - Fee Related JP4973654B2 (ja) | 2006-03-17 | 2007-01-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4973654B2 (ja) |
WO (1) | WO2007119278A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010013286A1 (ja) * | 2008-07-28 | 2010-02-04 | 株式会社アドバンテスト | 半導体装置および製造方法 |
JPWO2011086612A1 (ja) * | 2010-01-15 | 2013-05-16 | パナソニック株式会社 | 半導体装置 |
WO2015145507A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社ソシオネクスト | 半導体集積回路 |
CN208028042U (zh) * | 2016-09-16 | 2018-10-30 | 株式会社村田制作所 | 半导体器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154753A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体集積回路装置 |
JPH05335529A (ja) * | 1992-05-28 | 1993-12-17 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH07201971A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 素子分離構造を改良した半導体装置及びその製造方法、及び半導体基板の製造方法 |
JPH1022336A (ja) * | 1996-06-28 | 1998-01-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2002050709A (ja) * | 2000-08-04 | 2002-02-15 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002083866A (ja) * | 2000-09-07 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-01-30 WO PCT/JP2007/051475 patent/WO2007119278A1/ja active Application Filing
- 2007-01-30 JP JP2008510735A patent/JP4973654B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154753A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体集積回路装置 |
JPH05335529A (ja) * | 1992-05-28 | 1993-12-17 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH07201971A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 素子分離構造を改良した半導体装置及びその製造方法、及び半導体基板の製造方法 |
JPH1022336A (ja) * | 1996-06-28 | 1998-01-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2002050709A (ja) * | 2000-08-04 | 2002-02-15 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002083866A (ja) * | 2000-09-07 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2007119278A1 (ja) | 2009-08-27 |
WO2007119278A1 (ja) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7709890B2 (en) | Insulated gate semiconductor device | |
US7652344B2 (en) | Semiconductor device | |
US6972458B2 (en) | Horizontal MOS transistor | |
JP2008509557A (ja) | 陥没トレンチを用いた表面側ドレインを有する半導体電力素子 | |
JP2008085278A (ja) | 半導体装置及びその製造方法 | |
US20130062690A1 (en) | Semiconductor device, and manufacturing method for same | |
CN103985722B (zh) | 半导体装置及其制造方法、以及搭载了半导体装置的系统 | |
US7339249B2 (en) | Semiconductor device | |
KR100785980B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP6009139B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100355084B1 (ko) | 반도체 장치 및 이의 제조방법 | |
JP4973654B2 (ja) | 半導体装置 | |
JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
CN112713124A (zh) | 半导体装置 | |
US6661095B2 (en) | Semiconductor device | |
JPH07273184A (ja) | 半導体装置およびその製造方法 | |
JP2020013902A (ja) | 半導体装置及びその製造方法 | |
JP5996893B2 (ja) | 半導体装置の製造方法 | |
US7560800B1 (en) | Die seal with reduced noise coupling | |
JP2008311285A (ja) | 半導体装置、テスト回路およびそれを用いた評価方法 | |
JP5544708B2 (ja) | 半導体装置およびその製造方法 | |
US5814887A (en) | Semiconductor device and production method thereof | |
JP5228287B2 (ja) | 半導体装置およびその製造方法 | |
US5279979A (en) | Semiconductor having diffusion region separated from the gap electrode and wiring layer | |
JP5070751B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091214 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |