JP4968662B2 - 画像処理装置 - Google Patents

画像処理装置 Download PDF

Info

Publication number
JP4968662B2
JP4968662B2 JP2005371818A JP2005371818A JP4968662B2 JP 4968662 B2 JP4968662 B2 JP 4968662B2 JP 2005371818 A JP2005371818 A JP 2005371818A JP 2005371818 A JP2005371818 A JP 2005371818A JP 4968662 B2 JP4968662 B2 JP 4968662B2
Authority
JP
Japan
Prior art keywords
light receiving
pixel signals
image
receiving cells
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005371818A
Other languages
English (en)
Other versions
JP2007174481A (ja
Inventor
隆司 松谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2005371818A priority Critical patent/JP4968662B2/ja
Priority to US11/609,504 priority patent/US7808539B2/en
Publication of JP2007174481A publication Critical patent/JP2007174481A/ja
Application granted granted Critical
Publication of JP4968662B2 publication Critical patent/JP4968662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/84Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843Demosaicing, e.g. interpolating colour pixel values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713Transfer or readout registers; Split readout registers or multiple readout registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1575Picture signal readout register, e.g. shift registers, interline shift registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00Details of colour television systems
    • H04N2209/04Picture signal generators
    • H04N2209/041Picture signal generators using solid-state devices
    • H04N2209/042Picture signal generators using solid-state devices having a single pick-up sensor
    • H04N2209/045Picture signal generators using solid-state devices having a single pick-up sensor using mosaic colour filter
    • H04N2209/046Colour interpolation to calculate the missing colour values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/907Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Image Signal Generators (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、撮像素子から出力された画像を処理する画像処理装置に関する。
カラー画像を取得可能なデジタルスチルカメラでは一般に、撮像素子が備える複数の受光セル(受光画素)のそれぞれには例えばRGBの色成分に対応するフィルタのいずれかのみが付されている。したがって、一つの受光セルでは、RGBのうちの一つの色成分の値のみを示す画素信号が取得される。このため、周辺の画素信号に基づいた補間処理によって、欠落している色成分の値を生成する色補間処理が行われ、各画素信号がRGBの全ての色成分の値を有する画像を得るようになっている(例えば、特許文献1参照。)。
特開2004−180059号公報
ところで近年、撮像素子の高画素化に伴い、全ての画素信号の出力完了までに長時間を要するようになってきており、このような出力時間の大幅な短縮が要望されている。このため、撮像素子の各受光セルを複数のグループに区分し、各グループに属する受光セルの画素信号を並列的に読み出し、それぞれ部分画像として出力する撮像素子が提案されている。またさらには、グループによっては、受光セルの二次元配列において水平あるいは垂直に並ぶ順序のいずれか一つについて反対の順序で順次に画素信号が出力される撮像素子も提案されている。
このような撮像素子からグループごとに出力された複数の部分画像は、最終的には一つの画像に合成する必要がある。特に、上記の色補間処理を行うためには周辺の画素信号が必要となるため、色補間処理を行う前に、画素信号を得る順序がこれに対応する受光セルの並ぶ順序と同一となる画像を生成する必要がある。
本発明は、上記課題に鑑みてなされたものであり、画素信号を受光セルの二次元配列に整合した順序で得て、その後の画像処理を容易にすることができる画像処理装置を提供することを目的とする。
上記課題を解決するため、請求項1の発明は、それぞれ複数のグループのいずれかに属する複数の受光セルを第1方向及び第2方向の二次元配列に配置して有し、前記複数の受光セルから出力された画素信号を前記複数のグループごとに出力し、前記複数のグループのうちの一に属する前記複数の受光セルからの前記画素信号は、自身に対応する前記複数の受光セルが前記二次元配列において前記第1方向に並ぶ順序及び前記第2方向に並ぶ順序の少なくともいずれか一つについて反対の順序で順次に出力される撮像素子と、アドレスと対応付けて前記画素信号を記憶するメモリと、の間で前記画素信号の転送を制御する画像処理装置であって、前記撮像素子では、各水平ラインにおいて、当該水平ラインに存在する複数の受光セルが、当該受光セルが属するグループが順番に繰り返して変化するように配置されており、前記複数の受光セルからの前記画素信号を、前記アドレスを操作しながら、前記複数のグループごとに、当該画素信号に対応する前記複数の受光セルが前記二次元配列において前記第1方向に並ぶ順序もしくは前記第2方向に並ぶ順序に従って順次に転送する転送手段と、前記二次元配列における前記複数のグループの配列順序に従って、前記画素信号を選択的に順次に出力する選択手段と、を備えている。
また、請求項2の発明は、請求項1に記載の画像処理装置において、前記転送手段は、前記複数のグループに係る部分画像を前記メモリから読み出す手段である。
また、請求項3の発明は、請求項1に記載の画像処理装置において、前記転送手段は、前記複数のグループに係る部分画像を前記メモリに書き込む手段である。
また、請求項4の発明は、それぞれ複数のグループのいずれかに属する複数の受光セルを第1方向及び第2方向の二次元配列に配置して有し、前記複数の受光セルから出力された画素信号を前記複数のグループごとに出力し、前記複数のグループのうちの一に属する前記複数の受光セルからの前記画素信号は、自身に対応する前記複数の受光セルが前記二次元配列において前記第1方向に並ぶ順序及び前記第2方向に並ぶ順序の少なくともいずれか一つについて反対の順序で順次に出力される撮像素子と、アドレスと対応付けて前記画素信号を記憶するメモリと、の間で前記画素信号の転送を制御する画像処理装置であって、前記複数の受光セルからの前記画素信号を、前記アドレスを操作しながら、前記複数のグループごとに、当該画素信号に対応する前記複数の受光セルが前記二次元配列において前記第1方向に並ぶ順序もしくは前記第2方向に並ぶ順序に従って順次に転送する転送手段と、前記二次元配列における前記複数のグループの配列順序に従って、前記画素信号を選択的に順次に出力する選択手段と、を備え、前記転送手段は、前記複数のグループに係る部分画像を前記メモリから読み出す手段であって、前記撮像素子の任意の隣接する2つの水平ラインにおいて、前記複数のグループのうちの半数のグループに属する受光セルは一方の水平ラインに存在し、残りの半数のグループに属する受光セルは他方の水平ラインに存在しており、前記転送手段は、前記グループの数の半数のチャネル装置を有し、それぞれのチャネル装置は、2つのグループに係る部分画像の一の水平ライン分の画素信号を交互に転送する。
請求項1ないし4の発明によれば、一のグループに属する受光セルからの画素信号が、二次元配列において第1方向に並ぶ順序及び第2方向に並ぶ順序の少なくともいずれか一つについて反対の順序で順次に出力される場合、当該画素信号は転送手段によって転送される順序が、対応する受光セルが二次元配列において第1方向に並ぶ順序もしくは第2方向に並ぶ順序に従う。そして、グループ毎に出力された画素信号は、選択手段によって当該グループの配列順序に従って選択される。従って、請求項1に記載された撮像素子が採用される場合であっても、画素信号は受光セルの二次元配列に整合した順序で選択手段から得ることができ、以てその後の画像処理を容易にする。
また、特に請求項4の発明によれば、チャネル装置が2つのグループに兼用されるため、転送手段のチャネル装置の数を少なくすることができる。
以下では、本発明の実施の形態に係る画像処理装置が適用される装置の一例として撮像装置であるデジタルスチルカメラについて説明する。
<1.デジタルスチルカメラの概要>
図1は、デジタルスチルカメラ1の概略構成を示すブロック図である。このデジタルスチルカメラ1は、被写体を撮影してデジタルの画像を取得し、可搬性の記録媒体であるメモリカード9に記録する機能を有している。
図に示すように、デジタルスチルカメラ1は、光学系31と撮像素子10とアナログ信号処理回路32とを、画像を取得するための画像取得手段として備えている。
光学系31は、入射した光線を結像し、撮像素子10の受光部19に被写体の光像を形成する。撮像素子10は、CCDセンサで構成され、その受光部19は二次元に配列された複数の受光セル(受光画素)11で構成されている。フォトダイオードで構成される受光セル11では、光電変換により受光量に応じた大きさの電荷としての画素信号が取得される。受光部19に形成された光像はこれらの受光セル11によってアナログの画像に変換され、かかるアナログの画像が撮像素子10から出力される。
複数の受光セル11のそれぞれにはRGBのいずれかの色成分のフィルタが付されており、各受光セル11では付された色成分のみに係る画素信号が取得される。図中に例示する如く、これらのフィルタのRGBの配列はベイヤー配列となっている。また、撮像素子10は、画像の出力時間の短縮のため、1回の露光によって得られた1つの画像を4つの部分画像に分離して出力するようになっているが詳細は後述する。
アナログ信号処理回路32は、撮像素子10から出力されたアナログの画像に対してノイズの除去や信号レベルの調整などを行う。また、アナログ信号処理回路32は、A/D変換機能を有し、各画素信号の大きさをデジタル値に変換する。これにより、アナログの画像がデジタルの画像に変換される。
また、デジタルスチルカメラ1は、このようにして取得されるデジタルの画像を処理する画像処理装置2と、デジタルの画像を記憶する主メモリ34とを備えている。
画像処理装置2は、画像処理に係る各種の機能回路をチップ化したLSIで構成されている。図中に示す単一画素処理部21、色補間部22及び画像圧縮部23は、画像処理装置2が備える主たる画像処理機能を示している。
単一画素処理部21は、画素信号単位で画像を処理するものであり、画像に対してシェーディング補正処理などを行う。色補間部22は、画像の各画素信号がRGBの3つの色成分を有するように、各画素信号に欠落している色成分の値を周辺の画素信号の値に基づいて補間により生成する色補間処理を行う。また、画像圧縮部23は、画像を圧縮してJPEG形式などに変換し、画像のデータ量を削減する圧縮処理を行う。
主メモリ34は、DRAMで構成されており、画像処理装置2によって処理された画像の各画素信号をアドレスと対応付けて記録する。画像処理装置2との主メモリ34との間の画像の転送には、バス39が利用される。
さらに、デジタルスチルカメラ1は、装置全体を制御するMPU33と、各種情報を表示するLCDなどの表示装置37と、メモリカード9への画像の記録や読み出しをするカードI/F35と、表示装置37に画像を表示させる表示I/F36とを備えている。MPU33、カードI/F35及び表示I/F36もバス39に接続されており、主メモリ34に記録された画像等を取り扱うことが可能となっている。また、図示は省略するが、デジタルスチルカメラ1は、シャッタボタンや設定ボタンなど一般的なデジタルスチルカメラが通常備える操作部材も備えている。
ここで、デジタルスチルカメラ1の動作について簡単に説明する。図2は、デジタルスチルカメラ1の撮影動作の流れを示す図である。この動作は、ユーザのシャッタボタンの押下に応答して開始される。
まず、撮像素子10で露光がなされ(ステップS1)、撮像素子10からアナログの画像が出力される。このアナログの画像は、アナログ信号処理回路32により所定の処理がなされてデジタルの画像に変換された後、画像処理装置2に出力される(ステップS2)。
次に、アナログ信号処理回路32から出力された画像は、画像処理装置2の単一画素処理部21に直接入力される。そして、画像は、単一画素処理部21によりシェーディング補正処理などがなされた後、バス39を介して主メモリ34に書き込まれる(ステップS3)。
次に、画像は、バス39を介して主メモリ34から読み出され、色補間部22に入力される。色補間部22では画像に色補間処理がなされ、処理後の画像はバス39を介して主メモリ34に書き込まれる(ステップS4)。
次に、画像は、バス39を介して主メモリ34から読み出され、画像圧縮部23に入力される。画像圧縮部23では画像に圧縮処理がなされ、処理後の画像はバス39を介して主メモリ34に書き込まれる(ステップS5)。
このようにして画像処理装置2により処理された画像は記録可能な画像形式となっており、カードI/F35によりメモリカード9に記録される(ステップS6)。メモリカード9に記憶された画像は、適宜メモリカード9から読み出して、表示I/F36を介して表示装置37に表示することも可能となる。
<2.撮像素子>
前述のように撮像素子10は、1回の露光によって得られた1つの画像(全体画像)を4つの部分画像に分離して出力する。以下、この撮像素子10について説明する。
図3は、撮像素子10の構成を示す図である。撮像素子10の受光部19を構成する複数の受光セル11のそれぞれは、Aグループ、Bグループ、Cグループ、Dグループの4つのグループに区分されている。図中のA,B,C,Dの記号は、各受光セルが属するグループを示している。
図に示すように、水平ライン(受光セル11の水平方向の列)に注目すると、図中左からAグループ,Bグループ,Cグループ,Dグループがこの順で繰り返されるように各グループに属する受光セル11が配置されている。したがって、水平ラインには4つの受光セル11に1つの割合で同一グループに属する受光セル11が存在している。また、受光セル11の垂直方向の列にはそれぞれ、同一グループに属する受光セル11のみが配置される。撮像素子10は、これら4つのグループに属する受光セル11の画素信号を並列的に出力できるように、それぞれのグループに対応して独立した4つの出力系統を備えている。
第1の出力系統は、Aグループの受光セル11の画素信号を出力するものであり、垂直転送部12aと水平転送部13aとを備えて構成される。垂直転送部12aは、Aグループに属する受光セル11からなる垂直方向の列にそれぞれ配置され、各受光セル11から画素信号を読み出して図中上方向に転送する。また、水平転送部13aは、各垂直転送部12aによって転送された画素信号をさらに図中左方向に転送する。
第2の出力系統は、Bグループの受光セル11の画素信号を出力するものであり、垂直転送部12bと水平転送部13bとを備えて構成される。垂直転送部12bは、Bグループに属する受光セル11からなる垂直方向の列にそれぞれ配置され、各受光セル11から画素信号を読み出して図中上方向に転送する。また、水平転送部13bは、各垂直転送部12bによって転送された画素信号をさらに図中右方向に転送する。
第3の出力系統は、Cグループの受光セル11の画素信号を出力するものであり、垂直転送部12cと水平転送部13cとを備えて構成される。垂直転送部12cは、Cグループに属する受光セル11からなる垂直方向の列にそれぞれ配置され、各受光セル11から画素信号を読み出して図中下方向に転送する。また、水平転送部13cは、各垂直転送部12cによって転送された画素信号をさらに図中左方向に転送する。
第4の出力系統は、Dグループの受光セル11の画素信号を出力するものであり、垂直転送部12dと水平転送部13dとを備えて構成される。垂直転送部12dは、Dグループに属する受光セル11からなる垂直方向の列にそれぞれ配置され、各受光セル11から画素信号を読み出して図中下方向に転送する。また、水平転送部13dは、各垂直転送部12dによって転送された画素信号をさらに図中右方向に転送する。
これらの4つの出力系統は、相互に独立して画素信号を転送可能となっている。4つの出力系統からそれぞれ出力される画素信号は一つの部分画像を構成する。したがって、撮像素子10からは4つのグループにそれぞれ対応する4つの部分画像が独立して出力されることになる。
また、4つの出力系統は、受光セル11の配列を基準としての画素信号の転送方向が互い異なる。これにより、4つの部分画像のうち3つは、対応する受光セル11の水平方向に並ぶ順序及び垂直方向の並ぶ順序の少なくともいずれか一つについて反対の順序で画素信号が出力される。
図4は、各部分画像51a〜51dを概念的に示す図である。なお、以下の図中においては、画像の水平方向をX軸方向で示し、垂直方向をY軸方向で示すこととする。図4では、画素信号が出力される順序に従って、画素信号を並べて得られる画像として部分画像51a〜51dを示した。本実施の形態では、画素信号を画像として表現する場合には、左上端部から右端部に向かい、次に1つ下の水平ライン(画素信号の水平方向の列)において同様に左端部から右端部に向かい、さらに1つ下の水平ラインにおいても同様に左端部から右端部に向かう…という順序に、連続する画素信号を順次に並べるものとする。以下、このような画像として表現した場合の画素信号の並びを単に「画素信号の並び」と称する。また、信号列として表現した場合の画素信号の順序を「画素信号の信号順序」と称する。
図中の中央部の画像は、受光部19を構成する全ての受光セル11で得られる全体画像50である。この全体画像50の画素信号の水平及び垂直方向に並ぶ順序には、対応する受光セル11が水平及び垂直方向に並ぶ順序がそのまま反映される。本実施の形態では、受光部19が水平M×垂直N(例えば、水平2880×垂直2160)の受光セル11で構成されている。このため、全体画像50も水平M×垂直Nの画素信号で構成される。また、上述のように水平方向において4つに1つの割合で同一グループに属する受光セル11が存在することから、m=M/4とすると、各部分画像51a〜51dは水平m×垂直Nの画素信号で構成されることになる。
図に示すように、Aグループに係る部分画像51aは、画素信号の並ぶ順序が全体画像50の対応する画素信号と同一に出力される。しかしながら、Bグループに係る部分画像51bは、画素信号の並ぶ順序は全体画像50の対応する画素信号に対して水平方向で反対に出力される。また、Cグループに係る部分画像51cは、画素信号の並ぶ順序が全体画像50の対応する画素信号に対して垂直方向で反対に出力される。さらに、Dグループに係る部分画像51cは、画素信号の並ぶ順序が全体画像50の対応する画素信号に対して水平及び垂直の双方向に関して反対に出力される。
以下、このように出力される原理を図5のモデルを用いて説明する。図5の中央部分は、全体画像50のモデルを示している。この全体画像50は水平12×垂直3の36の画素信号で構成されている。これらの画素信号は記号を付して識別する。具体的には、Aグループに係る画素信号にはAk(k=1〜9)、Bグループに係る画素信号にはBk、Cグループに係る画素信号にはCk、Dグループに係る画素信号にはDkの記号をそれぞれ付している。各グループの記号のk(k=1〜9)は、上述した画素信号を並べる順序で増加するようにしている。
図に示すように、Aグループに係る画素信号は左上から順に「A1,A2,A3,A4,A5,A6,A7,A8,A9」の信号順序で出力される。このため、この信号順序の部分画像51aは図6のように示され、部分画像51aの画素信号の水平及び垂直方向に並ぶ順序は、全体画像50の対応する画素信号と同一である。
また、Bグループに係る画素信号は右上から順に「B3,B2,B1,B6,B5,B4,B9,B8,B7」の信号順序で出力される。このため、この信号順序の部分画像51bは図7のように示される。図に示すように、この部分画像51bの画素信号の水平及び垂直方向に並ぶ順序は、全体画像50の対応する画素信号に対して水平方向で逆となる。
また、Cグループに係る画素信号は左下から順に「C7,C8,C9,C4,C5,B6,C1,C2,C3」の信号順序で出力される。このため、この信号順序の部分画像51cは図8のように示される。図に示すように、この部分画像51cの画素信号の水平及び垂直方向に並ぶ順序は、全体画像50の対応する画素信号に対して垂直方向で逆となる。
また、Dグループに係る画素信号は右下から順に「D9,D8,D7,D6,D5,D4,D3,D2,D1」の信号順序で出力される。このため、この信号順序の部分画像51dは図9のように示される。図に示すように、この部分画像51dの画素信号の水平及び垂直方向に並ぶ順序は、全体画像50の対応する画素信号に対して水平及び垂直方向の双方で逆となる。
前述した図2のステップS4の色補間処理には、ある画素信号に欠落している色成分の値を求めるのに、当該画素信号の周辺の8つの画素信号が必要となる。この周辺の画素信号とは、画素信号を受光セル11に対応させた場合にその受光セル11の周辺に配置された受光セル11で得られた画素信号のことである。このため、色補間処理を行うまでに、4つの部分画像51aを合成し、受光セル11の配置を直接的に反映した全体画像50と同一の合成画像を生成する必要がある。デジタルスチルカメラ1では、この合成画像を生成する機能を画像処理装置2が有している。
<3.合成画像の生成>
図10は、合成画像を生成する機能に関連する構成を示す図である。図に示すように、画像処理装置2は、単一画素処理部21で処理された画像を主メモリ34に書き込むデータ書込部24と、主メモリ34から画像を読み出すデータ読出部25とを有している。
撮像素子10からグループ毎に出力された4つの部分画像51a〜51dは、それぞれ独立してアナログ信号処理回路32と単一画素処理部21とで処理され、データ書込部24には4つの部分画像51a〜51dが並列的に入力される。このため、データ書込部24は、4つの部分画像51a〜51dをそれぞれ並列して主メモリ34に転送できるように、4つのチャネル装置24a〜24dを備えている。
チャネル装置24a〜24dのそれぞれは、一つのDMAチャンネルを形成し、主メモリ34との間で画像のDMA転送(図1に示したMPU33の処理を介さないデータ転送)を行う。各チャネル装置24a〜24dには、データ転送用のバッファメモリとなるFIFOが設けられており、このFIFOに格納されたデータが図1に示したバス39を介して順次に転送される。
これらのチャネル装置24a〜24dによる転送により、部分画像51a〜51dはそれぞれ主メモリ34に予め確保されたバッファ34a〜34dに書き込まれる。具体的には、Aグループに係る部分画像51aはチャネル装置24aによりAバッファ34aに、Bグループに係る部分画像51bはチャネル装置24bによりBバッファ34bに、Cグループに係る部分画像51cはチャネル装置24cによりCバッファ34cに、Dグループに係る部分画像51dはチャネル装置24dによりDバッファ34dにそれぞれ格納される。
主メモリ34のいずれのアドレスに書き込むか等の転送に必要な情報を示す転送情報は、予めMPU33によりチャネル装置24a〜24dに与えられ、各チャネル装置24a〜24dが備えるレジスタに記憶されている。この転送情報には、転送時に主メモリ34のアドレスを増加(インクリメント)するか減少(デクリメント)するかの方向(以下、「アドレス方向」という。)も指定される。チャネル装置24a〜24dへの転送情報では、アドレス方向が「インクリメント」に指定される。このため、アドレスが増加する方向に従って順次にその記憶内容をみれば各部分画像51a〜51dにおける画素信号の信号順序はそのまま維持される。
このようにして主メモリ34に書き込まれた部分画像51a〜51dは、データ読出部25により読み出される。データ読出部25も、4つの部分画像51a〜51dをそれぞれ並列して主メモリ34から転送できるように、4つのチャネル装置25a〜25dを備えている。
これらのチャネル装置25a〜25dのそれぞれも、一つのDMAチャンネルを形成し、主メモリ34との間で画像のDMA転送を行う。各チャネル装置25a〜25dには、データ転送用のバッファメモリとなるFIFOが設けられており、バス39を介して転送されたデータはこのFIFOに順次に格納される。
これらのチャネル装置25a〜25dによる転送により、部分画像51a〜51dはそれぞれ主メモリ34のバッファ34a〜34dから読み出される。この読み出しの際には、部分画像51b〜51dの画素信号については、全体画像50の対応する画素信号の水平及び垂直方向に並ぶ順序(対応する受光セル11が水平及び垂直方向に並ぶ順序)に従って読み出され、画素信号の信号順序が変更される。これにより、各部分画像51a〜51dの画素信号の水平及び垂直方向に並ぶ順序が、全体画像50の対応する画素信号の水平及び垂直方向に並ぶ順序と一致されるようになっている。この転送に必要な始点アドレスやアドレス方向等を示す転送情報は、予めMPU33によりチャネル装置25a〜25dに与えられ、各チャネル装置25a〜25dが備えるレジスタに記憶されている。そして、各チャネル装置25a〜25dが、かかる転送情報に従ったアドレスの操作を伴う転送を行うことで、画素信号の信号順序を制御することになる。
Aグループに対応するチャネル装置25aでは、部分画像51aのデータの先頭のアドレスが始点アドレスに指定され、アドレス方向に「インクリメント」が指定されて、部分画像51aの全ての画素信号が読み出される。
この読み出しを、上記モデルの部分画像51a(図6参照。)を用いて説明する。図11の左側は、このモデルの部分画像51aがAバッファ34aに格納された状態を示している。チャネル装置25aにより、データの先頭のアドレスAaを始点として、アドレスが増加する方向に順次に全ての画素信号が読み出される(ステップSa)。これにより、部分画像51aはその画素信号の信号順序が変更されずに読み出される。したがって、図11の右側に示すように、この部分画像51aの画素信号の水平及び垂直方向に並ぶ順序は、全体画像50の対応する画素信号と一致する。
Bグループに対応するチャネル装置25bでは、部分画像51bのデータの先頭のアドレスにm個(m=水平ラインの画素信号数)の画素信号分のアドレスを加算した結果が始点アドレスに指定され、アドレス方向に「デクリメント」が指定されて、m個の画素信号(つまり、一の水平ライン)が読み出される。続いて、その最終アドレスにm×2個の画素信号分のアドレスが加算された結果が次の始点アドレスに指定され、アドレス方向に「デクリメント」が指定されて、次の水平ラインが読み出される。以降、水平ラインごとに同様の読み出しが繰り返され、部分画像51bの全ての画素信号が読み出される。
この読み出しを、上記モデルの部分画像51b(図7参照。)を用いて説明する。図12の左側は、このモデルの部分画像51bがBバッファ34bに格納された状態を示している。チャネル装置25bにより、まず、データの先頭のアドレスAb0に3画素信号分(この場合、m=3)のアドレスを加算したアドレスAb1を始点とし、アドレスが減少する方向に、最初の水平ラインである3個の画素信号(B1,B2,B3)が読み出される(ステップSb1)。
次に、この読み出しの最終アドレスAb0に3×2画素信号分のアドレスを加算したアドレスAb2を始点とし、アドレスが減少する方向に、次の水平ラインである3個の画素信号(B4,B5,B6)が読み出される(ステップSb2)。さらに、この読み出しの最終アドレスAb1に3×2画素信号分のアドレスを加算したアドレスAb3を始点とし、アドレスが減少する方向に、次の水平ラインである3個の画素信号(B7,B8,B9)が読み出される(ステップSb3)。
これにより、部分画像51bの画素信号の信号順序は「B1,B2,B3,B4,B5,B6,B7,B8,B9」に変更される。図12の右側に示すように、この部分画像51bの画素信号の水平及び垂直方向に並ぶ順序は、全体画像50の対応する画素信号と一致することになる。
Cグループに対応するチャネル装置25cでは、部分画像51cのデータの最終のアドレスからm個の画素信号分のアドレスを減算した結果が始点アドレスに指定され、アドレス方向に「インクリメント」が指定されて、m個の画素信号(つまり、一の水平ライン)が読み出される。続いて、その最終アドレスからm×2個の画素信号分のアドレスが減算された結果が次の始点アドレスに指定され、アドレス方向に「インクリメント」が指定されて、次の水平ラインが読み出される。以降、水平ラインごとに同様の読み出しが繰り返され、部分画像51cの全ての画素信号が読み出される。
この読み出しを、上記モデルの部分画像51c(図8参照。)を用いて説明する。図13の左側は、このモデルの部分画像51cがCバッファ34cに格納された状態を示している。チャネル装置25cにより、まず、データの最終のアドレスAc0から3画素信号分のアドレスを減算したアドレスAc1を始点とし、アドレスが増加する方向に、最初の水平ラインである3個の画素信号(C1,C2,C3)が読み出される(ステップSc1)。
次に、この読み出しの最終アドレスAc0から3×2画素信号分のアドレスを減算したアドレスAc2を始点とし、アドレスが増加する方向に、次の水平ラインである3個の画素信号(C4,C5,C6)が読み出される(ステップSc2)。さらに、この読み出しの最終アドレスAc1から3×2画素信号分のアドレスを減算したアドレスAc3を始点とし、アドレスが増加する方向に、次の水平ラインである3個の画素信号(C7,C8,C9)が読み出される(ステップSc3)。
これにより、部分画像51cの画素信号の信号順序は「C1,C2,C3,C4,C5,C6,C7,C8,C9」に変更される。図13の右側に示すように、この部分画像51cの画素信号の水平及び垂直方向に並ぶ順序は、全体画像50の対応する画素信号と一致することになる。
Dグループに対応するチャネル装置25dでは、部分画像51dのデータの最終のアドレスが始点アドレスに指定され、アドレス方向に「デクリメント」が指定されて、部分画像51dの全ての画素信号が読み出される。
この読み出しを、上記モデルの部分画像51a(図9参照。)を用いて説明する。図14の左側は、このモデルの部分画像51dがDバッファ34dに格納された状態を示している。チャネル装置25dにより、データの最終のアドレスAdを始点として、アドレスが減少する方向に順次に全ての画素信号が読み出される(ステップSd)。これにより、部分画像51dの画素信号の信号順序は反転され、「D1,D2,D3,D4,D5,D6,D7,D8,D9」に変更される。図14の右側に示すように、この部分画像51dの画素信号の水平及び垂直方向に並ぶ順序は、全体画像50の対応する画素信号と一致することになる。
以上のような読み出しにより、A〜Dグループに係る部分画像51a〜51dの全ての画素信号の水平及び垂直方向の並ぶ順序は全体画像50の対応する画素信号の並ぶ順序と一致する。これらの部分画像51a〜51dの読み出しは並列してなされる。この際、A,Dグループに関しては画素信号の全てを一度に読み出すことができ、また、B,Cグループに関しては画素信号を水平ライン分ごとに読み出すことができる。つまり、部分画像51a〜51dの読み出しにおいては、少なくとも水平ラインごとのアドレスの操作を行えばよいことになる。これは、撮像素子10から読み出された部分画像51b〜51dと全体画像50との画素信号の配列の相違が、回転ではなく、水平及び垂直方向に並ぶ順序であることに起因する。
図10に戻り、全体画像50と画素信号の並ぶ順序が一致した後の4つの部分画像51a〜51dは、その信号順序を維持したままそれぞれ画像処理装置2が備えるセレクタ26に入力される。画像処理装置2はさらに、セレクタ26を制御するセレクタ制御部27を備えている。セレクタ26は、セレクタ制御部27からの制御信号に基づいて、部分画像51a〜51dの画素信号のうちから一画素信号ずつ選択して出力する。これにより、選択された画素信号は連結されていき、一の合成画像52を形成することになる。
また、セレクタ制御部27は、レジスタ28を備えており、このレジスタ28には撮像素子10の受光部19において各受光セル11が属するグループの配列順序を示すグループ情報がMPU33から予め与えられて記録されている。具体的には、グループ情報には、「A,B,C,D,A,B,C,D…」という内容が記録されている。
セレクタ制御部27は、このグループ情報に従ったグループに係る部分画像に含まれる画素信号を選択するようにセレクタ26に指示を行う。このような制御により、セレクタ26からは、全体画像50と画素信号の信号順序が同一となる合成画像52が出力されることになる。
図15は、このようなセレクタ26の処理を上記モデルを用いて説明する図である。前述のように、セレクタ26には4つの部分画像51a〜51dが入力され、これらの画素信号の水平及び垂直方向の並ぶ順序は全て全体画像50の対応する画素信号と一致している。
セレクタ26は、これらの部分画像51a〜51の画素信号を先頭の画素信号から順に選択する。この選択の順序は、「A,B,C,D…」というグループ情報に従うものとなる。このため、図に示すように、「A1,B1,C1,D1,A2,B2,C2,D2,A3,B3,C3,D3…」と画素信号が連結されていくことになる。このようにして生成される合成画像52の画素信号の信号順序は、図5に示す全体画像50と一致している。つまり、実質的に全体画像50が再構成されることになり、画素信号の信号順序が受光セル11の二次元配列に整合した合成画像52が得られることになる。
生成された合成画像52は、色補間部22に入力され色補間処理がなされた後、別途に画像処理装置2が備えるチャネル装置29によって主メモリ34に転送されることになる(図10参照。)。
以上のように、本実施の形態の画像処理装置2では、まず、一のグループに属する受光セル11からの画素信号が、二次元配列において水平方向に並ぶ順序及び垂直方向に並ぶ順序の少なくともいずれか一つについて反対の順序で順次に出力される場合、当該画素信号はデータ読出部25によって転送される順序が、対応する受光セル11が二次元配列において水平方向に並ぶ順序及び垂直方向に並ぶ順序に従う。そして、グループ毎に出力された画素信号は、セレクタ26によって当該グループの配列順序に従って選択される。従って、図3に示すような撮像素子10が採用される場合であっても、画素信号は受光セル11の二次元配列に整合した順序でセレクタ26から得ることができ、以てその後の色補間処理などの画像処理を容易にすることができる。
また、データ読出部25による主メモリ34からの読出しにおいては、少なくとも水平ラインごとのアドレスの操作を行えばよい。また、A〜Dグループに係る部分画像51a〜51d読み出しは、チャネル装置25a〜25dにより並列して行われる。このため、4つの部分画像51a〜51dに含まれる画素信号のうちから、一の画素信号毎にアドレスを指定してランダムアクセス的に読み出す場合と比較して、読出時間を大幅に短縮することが可能となる。したがって、受光セル11の二次元配列に整合した順序の合成画像を迅速に生成できる。
<4.他の実施の形態>
以上、本発明の実施の形態について説明してきたが、この発明は上記実施の形態(以下、「代表形態」という。)に限定されるものではなく様々な変形が可能である。以下では、このような他の実施の形態について説明する。
<4−1.書き込み時の並び替え>
代表形態では、データ読出部25が部分画像51a〜51dを主メモリ34から読み出す際にその画素信号の信号順序を変更すると説明を行ったが、データ書込部24が部分画像51a〜51dを主メモリ34に書き込む際にその画素信号の信号順序を変更するようにしてもよい。この場合も、データ書込部24のチャネル装置24a〜24dに転送情報を予め与え、各チャネル装置24a〜24dが備えるレジスタに記憶しておく。そして、各チャネル装置24a〜24dが、かかる転送情報に従ったアドレスの操作を伴う転送を行うことで、画素信号の信号順序を変更することができる。
具体的には、Aグループに対応するチャネル装置24aでは、画素信号の信号順序を変更する必要はないため、部分画像51aを記録すべき領域の先頭のアドレスを始点アドレスに指定し、アドレス方向に「インクリメント」を指定して、部分画像51aの全ての画素信号を書き込めばよい。
また、Bグループに対応するチャネル装置24bでは、部分画像51bを記録すべき領域の先頭のアドレスにm個の画素信号分のアドレスを加算した結果を始点アドレスに指定し、アドレス方向に「デクリメント」を指定して、一の水平ラインを書き込む。続いて、その最終アドレスにm×2個の画素信号分のアドレスを加算した結果を次の始点アドレスに指定し、アドレス方向に「デクリメント」を指定して、次の水平ラインを書き込む。以降、水平ラインごとに同様の書き込みを繰り返せばよい。
また、Cグループに対応するチャネル装置24cでは、部分画像51cを記録すべき領域の最終のアドレスからm個の画素信号分のアドレスを減算した結果を始点アドレスに指定し、アドレス方向に「インクリメント」を指定して、一の水平ラインを書き込む。続いて、その最終アドレスからm×2個の画素信号分のアドレスを減算した結果を次の始点アドレスに指定し、アドレス方向に「インクリメント」を指定して、次の水平ラインを書き込む。以降、水平ラインごとに同様の書き込みを繰り返せばよい。
また、Dグループに対応するチャネル装置24dでは、部分画像51dを記録すべき領域の最終のアドレスを始点アドレスに指定し、アドレス方向に「デクリメント」を指定して、部分画像51dの全ての画素信号を書き込めばよい。
そして一方でこの場合には、データ読出部25のチャネル装置25a〜25dのそれぞれは、部分画像のデータの先頭のアドレスを始点アドレスに指定し、アドレス方向に「インクリメント」を指定して、部分画像の全ての画素信号を読み出せばよい。このようにしても、代表形態と同様の効果を得ることが可能である。
また、読み出し時に信号順序を変更する場合でも、書き込み時に信号順序を変更する場合でも上述の説明で「インクリメント」と「デクリメント」とを入れ替えてもよい。
<4−2.出力手法>
代表形態では、B〜Dグループに係る3つの部分画像51b〜51dについて、対応する受光セル11の並ぶ順序と反対の順序で画素信号が出力されていたが、少なくとも1つのグループに係る部分画像について、対応する受光セル11の並ぶ順序と反対の順序で画素信号が出力されていれば、代表形態にて説明した技術を好適に適用可能である。
例えば、図16に示した撮像素子10bでは、A及びBグループの受光セル11の画素信号は、垂直転送部12a,12bにより図中上方向に転送された後、水平転送部13a,13bにより図中左方向に転送される。一方、C及びDグループの受光セル11の画素信号は、垂直転送部12c,12cにより図中下方向に転送された後、水平転送部13c,13dにより図中左方向に転送される。
したがって、AグループとBグループとの双方については、画素信号の並ぶ順序が全体画像50の対応する画素信号と同一に出力される。また一方で、CグループとDグループとの双方については、画素信号の並ぶ順序が全体画像50の対応する画素信号に対して垂直方向で反対に出力される。この場合には、A,Bグループに係る部分画像に関しては代表形態のAグループの部分画像51aと同様の取扱いを行い、C,Dグループに係る部分画像に関しては代表形態のCグループの部分画像51cと同様の取扱いを行えばよいことになる。
なお、図17に示した撮像素子10cのように、全てのグループに係る部分画像について、対応する受光セル11の並ぶ順序と同一の順序で画素信号が出力される場合であっても、その撮像素子から出力された部分画像を代表形態にて説明した技術で取り扱うことが可能であることはもちろんである。
<4−3.グループの配置>
代表形態では、A,B,C,Dグループがこの順で並んでいたが、グループの数や配置はこれに限定されるものではない。例えば、撮像素子の任意の隣接する2つの水平ラインにおいて、複数のグループのうちの半数のグループに属する受光セルを一方の水平ラインに存在させ、残りの半数のグループに属する受光セルを他方の水平ラインに存在させるようにしてもよい。
より具体的に説明すると、図18に示した撮像素子10dでは、A,B,C,Dの4つのグループに属する受光セル11が存在している。そして、A,Bグループに属する受光セル11は上端から奇数番目となる水平ラインのみに配置され、C,Dグループに属する受光セル11は上端から偶数番目となる水平ラインのみに配置されている。このような場合も、4つのグループにそれぞれ対応する4つの部分画像が独立して出力されれば、その後は、代表形態にて説明した技術を好適に適用可能である。
また、この場合には、撮像素子10dの一つの水平ラインには4つのグループのうちの半数の2つのグループのみしか存在しない。このため、データ読出部25が備えるチャネル装置の数を代表形態よりも少なくすることが可能である。以下、この点について説明する。
図19は、この場合における合成画像を生成する機能に関連する構成を示す図である。図19に示す構成は、データ読出部25が2つのチャネル装置25e,25fのみを備えている点で図10に示す構成と相違している。
セレクタ26において、図18に示した撮像素子10dで得られる全体画像と同一の合成画像52を生成する場面を想定する。合成画像52の奇数番目の水平ラインを生成する時点には、A,Bグループの部分画像がセレクタ26に入力される必要があるが、C,Dグループの部分画像は入力される必要はない。逆に、合成画像52の偶数番目の水平ラインを生成する時点には、C,Dグループの部分画像がセレクタ26に入力される必要があるが、A,Bグループの部分画像は入力される必要はない。したがって、データ読出部25からは、同時には、2つのグループに係る部分画像のみをセレクタ26に入力すればよいことになる。
このようなことから、図19のデータ読出部25は、2つのチャネル装置25e,25fのみを備えており、チャネル装置25eはA,Cの2つのグループの部分画像の読み出しに兼用され、チャネル装置25fはB,Dの2つのグループの部分画像の読み出しに兼用されるようになっている。
より具体的には、合成画像52の奇数番目の水平ラインを生成する時点には、チャネル装置25eはAグループの部分画像の読み出しを行い、チャネル装置25fはBグループの部分画像の読み出しを行う。そして、合成画像52の偶数番目の水平ラインを生成する時点には、チャネル装置25fはCグループの部分画像の読み出しを行い、チャネル装置25fはDグループの部分画像の読み出しを行う。つまり、各チャネル装置25e,25fは、2つのグループに係る部分画像の一の水平ライン分の画素信号を交互に転送することになる。この際、代表形態と同様に、各チャネル装置25e,25fにより、部分画像の画素信号の信号順序が変更される。
このように、チャネル装置を2つのグループに兼用しデータ読出部25のチャネル装置の数を少なくすることが可能であり、これにより、画像処理装置2の構成を簡単にすることができる。
<4−4.その他の変形例>
代表形態では、フィルタの色成分の配置とグループの配置とは相関関係がなかったが、同一グループには同一色成分に係る受光セル11のみが属するようにグループを配置してもよい。なお、グループの配置が図18に示すものとなる場合において、フィルタの配置がベイヤー配列であれば、同一グループには同一色成分に係る受光セル11のみが属することになる。このような場合は、部分画像には同一色成分に係る画素信号のみが含まれるため、合成画像を生成する前に色成分ごとに必要な画像処理を行うことも可能である。
また、代表形態では撮像素子がCCDセンサで構成されるとしていたが、撮像素子がC−MOSセンサで構成されていても上記同様の技術を適用することが可能である。
また、代表形態では、デジタルスチルカメラについて画像処理装置が適用される例について説明を行ったが、ビデオカメラやスキャナ装置などの他の撮像素子を備える撮像装置においても上記同様の画像処理装置を好適に適用することが可能である。
デジタルスチルカメラの概略構成を示すブロック図である。 デジタルスチルカメラの撮影動作の流れを示す図である。 撮像素子の構成の一例を示す図である。 部分画像に含まれる画素信号の並ぶ順序を概念的に示す図である。 全体画像のモデルを示す図である。 Aグループに係る部分画像のモデルを示す図である。 Bグループに係る部分画像のモデルを示す図である。 Cグループに係る部分画像のモデルを示す図である。 Dグループに係る部分画像のモデルを示す図である。 合成画像を生成する機能に関連する構成を示す図である。 Aグループに係る部分画像の読み出しの手法を説明する図である。 Bグループに係る部分画像の読み出しの手法を説明する図である。 Cグループに係る部分画像の読み出しの手法を説明する図である。 Dグループに係る部分画像の読み出しの手法を説明する図である。 セレクタの処理を説明する図である。 撮像素子の構成の一例を示す図である。 撮像素子の構成の一例を示す図である。 撮像素子の構成の一例を示す図である。 合成画像を生成する機能に関連する他の構成を示す図である。
符号の説明
2 画像処理装置
10 撮像素子
11 受光セル
24 データ書込部
25 データ読出部
25a〜25f チャネル装置
26 セレクタ
27 セレクタ制御部
34 主メモリ
50 全体画像
51a〜51d 部分画像

Claims (4)

  1. それぞれ複数のグループのいずれかに属する複数の受光セルを第1方向及び第2方向の二次元配列に配置して有し、
    前記複数の受光セルから出力された画素信号を前記複数のグループごとに出力し、前記複数のグループのうちの一に属する前記複数の受光セルからの前記画素信号は、自身に対応する前記複数の受光セルが前記二次元配列において前記第1方向に並ぶ順序及び前記第2方向に並ぶ順序の少なくともいずれか一つについて反対の順序で順次に出力される撮像素子と、
    アドレスと対応付けて前記画素信号を記憶するメモリと、
    の間で前記画素信号の転送を制御する画像処理装置であって、
    前記撮像素子では、各水平ラインにおいて、当該水平ラインに存在する複数の受光セルが、当該受光セルが属するグループが順番に繰り返して変化するように配置されており、
    前記複数の受光セルからの前記画素信号を、前記アドレスを操作しながら、前記複数のグループごとに、当該画素信号に対応する前記複数の受光セルが前記二次元配列において前記第1方向に並ぶ順序もしくは前記第2方向に並ぶ順序に従って順次に転送する転送手段と、
    前記二次元配列における前記複数のグループの配列順序に従って、前記画素信号を選択的に順次に出力する選択手段と、
    を備えることを特徴とする画像処理装置。
  2. 請求項1に記載の画像処理装置において、
    前記転送手段は、前記複数のグループに係る部分画像を前記メモリから読み出す手段であることを特徴とする画像処理装置。
  3. 請求項1に記載の画像処理装置において、
    前記転送手段は、前記複数のグループに係る部分画像を前記メモリに書き込む手段であることを特徴とする画像処理装置。
  4. それぞれ複数のグループのいずれかに属する複数の受光セルを第1方向及び第2方向の二次元配列に配置して有し、
    前記複数の受光セルから出力された画素信号を前記複数のグループごとに出力し、前記複数のグループのうちの一に属する前記複数の受光セルからの前記画素信号は、自身に対応する前記複数の受光セルが前記二次元配列において前記第1方向に並ぶ順序及び前記第2方向に並ぶ順序の少なくともいずれか一つについて反対の順序で順次に出力される撮像素子と、
    アドレスと対応付けて前記画素信号を記憶するメモリと、
    の間で前記画素信号の転送を制御する画像処理装置であって、
    前記複数の受光セルからの前記画素信号を、前記アドレスを操作しながら、前記複数のグループごとに、当該画素信号に対応する前記複数の受光セルが前記二次元配列において前記第1方向に並ぶ順序もしくは前記第2方向に並ぶ順序に従って順次に転送する転送手段と、
    前記二次元配列における前記複数のグループの配列順序に従って、前記画素信号を選択的に順次に出力する選択手段と、
    を備え、
    前記転送手段は、前記複数のグループに係る部分画像を前記メモリから読み出す手段であって、
    前記撮像素子の任意の隣接する2つの水平ラインにおいて、前記複数のグループのうちの半数のグループに属する受光セルは一方の水平ラインに存在し、残りの半数のグループに属する受光セルは他方の水平ラインに存在しており、
    前記転送手段は、前記グループの数の半数のチャネル装置を有し、
    それぞれのチャネル装置は、2つのグループに係る部分画像の一の水平ライン分の画素信号を交互に転送することを特徴とする画像処理装置。
JP2005371818A 2005-12-26 2005-12-26 画像処理装置 Active JP4968662B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005371818A JP4968662B2 (ja) 2005-12-26 2005-12-26 画像処理装置
US11/609,504 US7808539B2 (en) 2005-12-26 2006-12-12 Image processor that controls transfer of pixel signals between an image sensor and a memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371818A JP4968662B2 (ja) 2005-12-26 2005-12-26 画像処理装置

Publications (2)

Publication Number Publication Date
JP2007174481A JP2007174481A (ja) 2007-07-05
JP4968662B2 true JP4968662B2 (ja) 2012-07-04

Family

ID=38193146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371818A Active JP4968662B2 (ja) 2005-12-26 2005-12-26 画像処理装置

Country Status (2)

Country Link
US (1) US7808539B2 (ja)
JP (1) JP4968662B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007027463B4 (de) * 2007-06-14 2021-03-25 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
JP5203692B2 (ja) * 2007-12-26 2013-06-05 三星電子株式会社 撮像方法、撮像装置及びプログラム
JP5582945B2 (ja) * 2010-09-28 2014-09-03 キヤノン株式会社 撮像システム
JP5839998B2 (ja) * 2012-01-10 2016-01-06 キヤノン株式会社 固体撮像装置
JP6016424B2 (ja) * 2012-04-10 2016-10-26 キヤノン株式会社 撮像装置及び画像処理方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539596A (en) * 1984-10-10 1985-09-03 Rca Corporation CCD Imagers with interleaved image registers using opposed directions of charge transfer
GB8610483D0 (en) * 1986-04-29 1986-09-17 British Aerospace Imaging apparatus
JPH0474071A (ja) * 1990-07-13 1992-03-09 Ricoh Co Ltd 固体撮像装置
JPH04144473A (ja) * 1990-10-05 1992-05-18 Nippon Telegr & Teleph Corp <Ntt> 画像検出装置
JP2845289B2 (ja) * 1991-03-14 1999-01-13 株式会社アドバンテスト 画像データの高速合成方法
JPH1098648A (ja) * 1996-09-25 1998-04-14 Nec Corp 固体撮像装置
JPH10224692A (ja) * 1997-02-04 1998-08-21 Matsushita Electron Corp 固体撮像装置
US6091851A (en) * 1997-11-03 2000-07-18 Intel Corporation Efficient algorithm for color recovery from 8-bit to 24-bit color pixels
US6731338B1 (en) * 2000-01-10 2004-05-04 Canon Kabushiki Kaisha Reducing discontinuities in segmented SSAs
JP2003309771A (ja) * 2002-04-17 2003-10-31 Sharp Corp Ccd撮像素子および画像反転機能付撮影システム
JP4302391B2 (ja) 2002-11-28 2009-07-22 株式会社メガチップス 画素補間装置及び画素補間方法並びにデジタルカメラ
JP4837239B2 (ja) * 2003-01-20 2011-12-14 ソニー株式会社 固体撮像素子
JP4161309B2 (ja) * 2003-06-25 2008-10-08 富士フイルム株式会社 固体撮像素子および撮像装置
US7236199B2 (en) * 2003-07-07 2007-06-26 Toshikazu Hori Multi-tap camera
JP4549040B2 (ja) * 2003-08-19 2010-09-22 キヤノン株式会社 撮像装置
JP2005333265A (ja) * 2004-05-18 2005-12-02 Olympus Corp 固体撮像素子および装置

Also Published As

Publication number Publication date
JP2007174481A (ja) 2007-07-05
US7808539B2 (en) 2010-10-05
US20070146515A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
JP4131052B2 (ja) 撮像装置
JP4968662B2 (ja) 画像処理装置
JP5068158B2 (ja) 撮像装置
US6593965B1 (en) CCD data pixel interpolation circuit and digital still camera equipped with it
JP2000092361A (ja) 撮像装置
JP4245139B2 (ja) 画像処理装置
US9645957B2 (en) Data processing device and data transfer control device
JP6016423B2 (ja) 信号処理装置、撮像装置及び信号処理方法
KR100771299B1 (ko) 색 보간용 라인 버퍼 및 라인 데이터 제공 방법
JP6013247B2 (ja) 撮像装置
JP3902525B2 (ja) 画像信号処理装置
US7499597B2 (en) Image processing device
JP3939457B2 (ja) 電子スチルカメラ及びその制御方法
JP4048615B2 (ja) 画素数変換装置およびディジタルカメラ装置
JP3396038B2 (ja) 画像取込装置
JP2010028758A (ja) 画像処理装置及び方法、プログラム、並びに撮像装置
JP5090899B2 (ja) 撮像装置
JP4464325B2 (ja) 画像処理装置
JP7094454B2 (ja) 撮像装置、撮像素子、撮像装置の作動方法、撮像素子の作動方法、及びプログラム
JP2000092349A (ja) 画像処理装置
US10475158B2 (en) Image processing device
JP4279910B2 (ja) ディジタルスチルカメラ用信号処理装置
JP3718239B2 (ja) 画像信号処理装置
JPWO2020174978A1 (ja) 撮像装置、撮像装置の画像データ処理方法、及びプログラム
JP4070550B2 (ja) 画像信号処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4968662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250