以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
〈第1の実施の形態〉
本発明に係る歪み検出素子は、ゲート電極と、ソース電極と、ドレイン電極と、チャネルが形成される圧電材料からなる層とを有するトランジスタにより構成される。具体的には、例えば、電界効果トランジスタ(FET)、絶縁ゲート型バイポーラ・トランジスタ(IGBT)、ヘテロ構造電界効果型トランジスタ(HFET)、変調ドープ電界効果型トランジスタ(MODFET)、高電子移動度トランジスタ(HEMT)等により構成される。チャネルが形成される層を構成する圧電材料としては、例えば、AlGaN、GaN等のIII−V族半導体等を用いることができる。
上記に列挙したトランジスタは、所定のVgs−Ids特性を有する。ここで、Vgsは、ゲート電極とソース電極との間に印加される電圧、Idsは、ドレイン電極とソース電極との間に流れる電流である。又、電圧Vgsが所定値を超えると電流Idsが流れ始めるが、この所定値のことを閾値電圧Vthという。
本発明に係る歪み検出素子に圧縮歪みが印加された場合には、閾値電圧Vthは負の方向にシフトし、電流Idsが増加する。又、本発明に係る歪み検出素子に引張り歪みが印加された場合には、閾値電圧Vthは正の方向にシフトし、電流Idsが減少する。すなわち、電圧Vgsが印加された状態で、加えられる歪み量に対応して、電流Idsが変化する。
本発明に係る歪み検出素子に圧縮歪み又は引張り歪みが印加される前のドレイン電極とソース電極との間に流れる電流をIds1、圧縮歪み又は引張り歪みが印加されたときのドレイン電極とソース電極との間に流れる電流をIds2、電流変化量ΔIds=Ids2−Ids1、圧縮歪み又は引張り歪みにより生じる歪み量をεとすると、ゲージ率Kは電流変化率ΔIds/Ids1及び歪み量εにより、K=(ΔIds/Ids1)/εと表される。ゲージ率Kは電圧Vgsの関数となり、所定の電圧でピークとなる。従って、電圧Vgsを所定の範囲内に調整することにより、所望のゲージ率Kを得ることができる。
以下、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)を用いた歪み検出素子を例にとり、本発明について詳しく説明する。又、係る歪み検出素子を有する歪み検出装置を例にとり、本発明について詳しく説明する。本発明の第1の実施の形態では、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときに、ドレイン電極とソース電極との間に流れる電流の電流変化率ΔIds/Ids1と歪み量εとの間に所定の関係があることを利用して歪み量εを検出する例を示す。
図1は、本発明に係る歪み検出素子を模式的に例示する断面図である。図1を参照するに、歪み検出素子10は、基板11と、バッファ層12と、チャネル層13と、キャリア供給層14と、絶縁膜15と、ゲート電極16と、ソース電極17と、ドレイン電極18とを有する高電子移動度トランジスタである。
歪み検出素子10は、サファイアからなる基板11上に、LT−AlN(低温窒化アルミニウム)からなるバッファ層12、圧電材料であるGaN(窒化ガリウム)からなるチャネル層13(厚さ3μm)、圧電材料であるAl0.25Ga0.75N(窒化アルミニウムガリウム)からなるキャリア供給層14(厚さ25nm)が順次積層された構造である。
キャリア供給層14上に、Ti(チタン)厚さ20nm、Al(アルミニウム)厚さ3μm程度を積層した2層構造からなるソース電極17及びドレイン電極18が形成されている。又、キャリア供給層14上にSiO2(二酸化珪素)からなる絶縁膜15(厚さ50nm)を介してp−Si(ポリシリコン)厚さ250nm、Ti(チタン)厚さ20nm、Al(アルミニウム)厚さ3μm程度を積層した3層構造からなるゲート電極16が形成されている。図1に示す歪み検出素子10において、チャネル層13とキャリア供給層14との接合界面近傍には、ポテンシャル井戸からなる電子移動度が極めて大きい電子伝導層(2次元電子ガス:2DEG)が発生する。
図2は、本発明の第1の実施の形態に係る歪み検出装置の概略の構成を例示する図である。同図中、図1と同一構成部分には同一符号を付し、その説明は省略する場合がある。図2を参照するに、歪み検出装置20は、歪み検出素子10と、電圧印加手段21と、電圧検出手段22と、電流検出手段23と、歪み量検出手段24と、電圧源25とを有する。
図2において、電圧印加手段21は、例えば、出力電圧を可変できる電圧源であり、出力電圧を所定の値に調整して、歪み検出素子10のゲート電極16とソース電極17(接地)との間に電圧Vgsを印加する機能を有する。電圧検出手段22は、歪み検出素子10のゲート電極16とソース電極17(接地)との間の電圧Vgsを検出する機能を有する。電流検出手段23は、歪み検出素子10のドレイン電極18とソース電極17(接地)との間に流れる電流Idsを検出する機能を有する。又、電流検出手段23は、図示しない記憶手段等を有し、ある時点の電流Ids1と他の時点の電流Ids2とを検出し、電流変化量ΔIds=Ids2−Ids1や電流変化率ΔIds/Ids1等を算出する機能を有する。
歪み量検出手段24は、電流検出手段23等と接続されており、電流検出手段23の検出する電流等に基いて、歪み量を検出する機能を有する。電流検出手段23及び歪み量検出手段24は、例えば、CPU、ROM、メインメモリなどを含むIC等に含まれ、電流検出手段23及び歪み量検出手段24の各種機能は、ROM等に記録されたプログラムがメインメモリに読み出されてCPUにより実行されることによって実現される。ただし、電流検出手段23及び歪み量検出手段24の一部又は全部は、ハードウェアのみにより実現されてもよい。電圧源25は、例えば、出力電圧を可変できる電圧源であり、歪み検出素子10のドレイン電極18とソース電極17(接地)との間に電圧Vdsを印加する機能を有する。なお、図2において、ソース電極17は接地されている。
図2における電圧Vgsと電流Idsとの関係を図3に示す。図3は、本発明に係る歪み検出素子のVgs−Ids特性を例示する図である。図3において、Vthは閾値電圧、Isatは飽和電流である。図3に示すように、電圧Vgsとして閾値電圧Vth以下の電圧を印加すると、電子伝導層(2次元電子ガス:2DEG)が空乏化し、電流Idsは流れなくなる。電圧Vgsが閾値電圧Vthを超えると電流Idsが流れ始め、電圧Vgsの増加とともに電流Idsも増加し、やがて飽和電流Isatで飽和する。
図4は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みが印加される様子を模式的に例示する断面図である。同図中、図1と同一構成部分には同一符号を付し、その説明は省略する場合がある。図5は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときのVgs−Ids特性を例示する図である。
歪み検出素子10に、チャネル層13等の層厚方向と垂直な水平面内に圧縮歪み又は引張り歪みが印加されると、チャネル層13及びキャリア供給層14において、圧電効果による分極が発生し、図5に示すように、圧縮歪みが印加されると閾値電圧Vthは負の方向に、引張り歪みが印加されると閾値電圧Vthは正の方向にシフトする。すなわち、電圧Vgsを一定とした状態で圧縮歪み又は引張り歪みが印加されると、電流Idsが増加又は減少する。又、圧縮歪みよる歪み量が大きくなれば電流Idsの増加量は大きくなり、引張り歪みによる歪み量が大きくなれば、電流Idsの減少量は大きくなるという関係がある。従って、電流Idsの増加量又は減少量(以降、電流変化量ΔIdsという)を検出することにより、印加された圧縮歪みにより生じる歪み量又は引張り歪みにより生じる歪み量を検出することができる。
図6は、本発明に係る歪み検出素子にVgs=Vthを印加したときのエネルギーバンドを例示する図である。図6において、Ecは伝導帯、Evは価電子帯、Efはフェルミ準位、qφM、qφOX、qφAlGaN、ΔEc1、ΔEc2は所定のエネルギーを示している。閾値電圧Vthは、GaN表面の伝導帯Ecの底がフェルミ準位Efと一致する状態にするための電圧であり、閾値電圧Vthは、式(数1)で与えられる。歪み検出素子10が理想的な素子であると仮定すれば、電圧Vgs=閾値電圧Vthの状態では、チャネル層13とキャリア供給層14との接合界面には電荷は存在せず、電流Ids=0[A]となる。
図7は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときのVgs−ΔIds特性を例示する図である。図7において、電流変化量ΔIdsは、圧縮歪み又は引張り歪み印加前の歪み検出素子10のドレイン電極18とソース電極17との間に流れる電流をIds1、圧縮歪み又は引張り歪み印加時の歪み検出素子10のドレイン電極18とソース電極17との間に流れる電流をIds2としたときの、ΔIds=Ids2−Ids1である。
図7に示すように、電流変化量ΔIdsは、ゲート電極16とソース電極17との間に印加される電圧Vgsの関数である。又、電流変化量ΔIdsは、電圧Vgsが所定の値のときにピーク又はボトムを持つ特性である。このことは、電圧Vgsを、所定の歪み量が印加されたときの電流変化量ΔIdsがピーク又はボトムとなる付近に調整することにより、大きなゲージ率Kを得ることが可能となり、微小な歪みを検出できることを示している。
一例として、圧縮歪み−200×10−6、引張り歪み200×10―6を印加した場合に電流変化量ΔIds>|20[mA]|となる電圧Vgsの調整範囲について示す。表1に示すように、電圧Vds=2.0[V]時に、電圧Vgsを−25.48〜−22.44[V]の範囲内に調整することで、圧縮歪み−200×10−6、又は、引張り歪み200×10−6が印加された場合の電流変化量ΔIdsを±20[mA]よりも大きくすることができる。
なお、ここで示した調整範囲はあくまでも一例であり、例えば、より大きなゲージ率で測定したい場合には、例えば圧縮歪み−200×10
−6、又は、引張り歪み200×10
−6が印加された場合の電流変化量ΔIds>|25[mA]|となる範囲に電圧Vgsを調整すればよい。
図8は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときの歪み量εと電流変化率ΔIds/Ids1との関係を例示する図である。図8において、ΔIdsは図7に示す電流変化量ΔIds=Ids2−Ids1である。縦軸のΔIds/Ids1は電流変化率を示している。横軸の歪み量εは歪み検出素子10に圧縮歪み又は引張り歪みを印加したときの歪み量であり、マイナス側が圧縮歪み、プラス側が引張り歪みに対応する。
図8に示すように、歪み検出素子10に圧縮歪みを印加すると、歪み量εに比例して電流変化率ΔIds/Ids1は増加し、引張り歪みを印加すると歪み量εに比例して電流変化率ΔIds/Ids1は減少する。又、電流変化率ΔIds/Ids1の傾きは、電圧Vgsにより異なる。このように、電流変化率ΔIds/Ids1と歪み量εとは比例関係にあるため、所定の電圧Vgsに調整し、その状態で電流変化率ΔIds/Ids1を求めることにより、圧縮ひずみ及び引張り歪みの両方向の歪み量εを検出することができる。
図9は、本発明の第1の実施の形態に係る歪み検出方法を例示する図である。図9を参照しながら、歪み量εを検出する方法の例について説明する。なお、歪み量εは、例えば図2に例示する歪み検出装置20を用いて検出することができる。
始めにステップ100では、予め図7に例示するようなVgs−ΔIds特性及び図8に例示するような電圧Vgsをパラメータとする歪み量εと電流変化率ΔIds/Ids1との関係を求めておく(S100)。ここで、Ids1は歪み検出素子10に歪みを印加していない状態の電流Idsの検出値、ΔIdsは歪み検出素子10に歪みを印加している状態の電流Idsの検出値をIds2としたときのIds2−Ids1である。
次いでステップ101では、ステップ100で予め求めたVgs−ΔIds特性(例えば、図7)に基づいて、歪み検出素子10に所定の歪み(例えば、圧縮歪み:−200×10―6)を印加した場合の電流変化量ΔIdsがピーク又はボトム近傍になるように、電圧印加手段21により電圧Vgsを調整する(S101)。例えば、表1に示すように、電圧Vds=2.0[V]時に、電圧Vgsを−25.48〜−22.44[V]の範囲内に調整する。以降、後述するステップ104において歪み量εが求まるまで、電圧Vgsの調整値は一定にしておく。
次いでステップ102では、歪みを印加していない状態で、電流検出手段23により電流Idsを検出する(S102)。このときの電流Idsの検出値をIds1とする。次いでステップ103では、測定すべき歪み(圧縮ひずみ又は引張り歪み)を印加し、電流検出手段23により電流Idsを検出して(このときの電流Idsの検出値をIds2とする)電流変化量ΔIds=Ids2−Ids1を算出する(S103)。
次いでステップ104では、電流検出手段23により電流変化率ΔIds/Ids1を算出する。そして、歪み量検出手段24により、ステップ100で予め求めた電圧Vgsをパラメータとする歪み量εと電流変化率ΔIds/Ids1との関係(例えば、図8)に基づいて、測定すべき歪み量εを求める(S104)。このように、電流変化率ΔIds/Ids1と歪み量εとの間に所定の関係があることを利用して歪み量εを求めることができる。
本発明の第1の実施の形態によれば、ゲート電極と、ソース電極と、ドレイン電極と、チャネルが形成される圧電材料からなる層を有する歪み検出素子10に圧縮歪み又は引張り歪みが印加されると、ドレイン電極とソース電極との間に流れる電流Idsが変化し、電流変化率ΔIds/Ids1と圧縮歪み又は引張り歪みにより生じる歪み量εとの間に所定の関係があることを利用して、電流変化率ΔIds/Ids1を算出することにより対応する歪み量εを求めることができる。このとき、予め電流変化量ΔIdsがピーク又はボトム付近になるように電圧Vgsを調整しているので、高いゲージ率で歪み量εを求めることができるため、微小な歪みの検出が可能である。又、電流変化量ΔIdsをモニタすることによりゲージ率を容易に調整することができる。
又、測定すべき歪みを印加したときの抵抗値の変化を測定せずに、電流Ids1及びIds2のみを測定するだけで歪み量εを求めることができる。その結果、例えば高精度の測定回路であるブリッジ回路等を用いて微少な抵抗値の変化を高精度で検出することが不要となり、歪み量εの検出を従来よりも容易に実現することができる。
〈第2の実施の形態〉
本発明の第2の実施の形態では、本発明の第1の実施の形態と同様に、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)を用いた歪み検出素子を例にとり、本発明について詳しく説明する。又、係る歪み検出素子を有する歪み検出装置を例にとり、本発明について詳しく説明する。
本発明の第2の実施の形態では、圧縮歪み又は引張り歪みを印加したときに、電流変化量ΔIds=0となるように電圧Vgsを調整することにより、圧縮歪み又は引張り歪みにより生じる歪み量εを検出する例を示す。本発明の第2の実施の形態に係る歪み検出素子は、図1に示す歪み検出素子10と同様であるためその説明は省略する。
図10は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときのVds−Ids特性を例示する図である。前述の図5に例示したように、歪み検出素子10に圧縮歪みが印加されると閾値電圧Vthは負の方向に、引張り歪みが印加されると閾値電圧Vthは正の方向にシフトする。ここで、電圧Vgsが一定である状態で歪み検出素子10に圧縮歪み又は引張り歪みが印加される場合を考えると、図10に示すように、電圧VdsをVaに固定した場合には電流Idsが変化し、電流IdsをIaに固定した場合には電圧Vdsが変化する。
図11は、図5に例示するVgs−Ids特性の一部を拡大して例示する図である。電圧Vdsを一定値に固定しておき、歪み検出素子10に例えば歪み量εの圧縮歪みが印加されると、図11(1)に示すように電流IdsはΔIds増加する。この状態で、図11(2)に示すように電圧Vgsをマイナス方向にΔVgs調整すると、図11(3)に示すように電流Idsは圧縮歪みを印加する前の電流値に戻る(ΔIds=0となる)。同様に、歪み検出素子10に例えば歪み量εの引張り歪みが印加された場合には、電圧Vgsをプラス方向にΔVgs調整することにより、電流Idsは引張り歪みを印加する前の電流値に戻る(ΔIds=0となる)。ここで、電圧調整量ΔVgsと歪み量εには所定の関係がある。
図12は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときの電圧調整量ΔVgsと歪み量εとの関係を例示する図である。図12において、縦軸の歪み量εは圧縮歪み又は引張り歪みを印加したときの歪み量であり、マイナス側が圧縮歪み、プラス側が引張り歪みに対応する。横軸の電圧調整量ΔVgsは圧縮歪み又は引張り歪みを印加したときに生じる電流変化量ΔIds=0となるように電圧Vgsを調整したときの調整量である。
図12に示すように、電圧調整量ΔVgsと歪み量εとは比例関係にあるため、電圧調整量ΔVgsを求めることにより、圧縮ひずみ及び引張り歪みの両方向の歪み量εを検出することができる。
図13は、本発明の第2の実施の形態に係る歪み検出装置の概略の構成を例示する図である。同図中、図2と同一構成部分には同一符号を付し、その説明は省略する場合がある。図13を参照するに、歪み検出装置30は、歪み検出素子10と、電圧印加手段21と、電圧検出手段22と、電流検出手段33と、歪み量検出手段34と、電圧源25と、電圧調整手段36とを有する。図13において、Gは歪み検出素子10のゲート電極を、Dは歪み検出素子10のドレイン電極を、Sは歪み検出素子10のソース電極を示している。
図13において、電流検出手段33は、歪み検出素子10のドレイン電極Dとソース電極S(接地)との間に流れる電流Idsを検出する機能を有する。又、電流検出手段33は、図示しない記憶手段等を有し、ある時点の電流Ids1と他の時点の電流Ids2とを検出し、電流変化量ΔIds=Ids2−Ids1や電流変化率ΔIds/Ids1等を算出する機能を有する。又、電流検出手段33は、算出した電流変化量ΔIdsに関する情報を、電圧調整手段36に出力する機能を有する。電圧調整手段36は、電流検出手段33から入力された電流変化量ΔIdsに関する情報に基づいて、電流変化量ΔIds=0となるように電圧Vgsを調整する機能を有する。
歪み量検出手段34は、電圧検出手段22等と接続されており、電圧検出手段22により検出された電圧調整手段36による調整値であるΔVgsに基づいて、歪み検出素子10に印加された歪み量を検出する機能を有する。電流検出手段33、電圧調整手段36及び歪み量検出手段34は、例えば、CPU、ROM、メインメモリなどを含むIC等に含まれ、電流検出手段33、電圧調整手段36及び歪み量検出手段34の各種機能は、ROM等に記録されたプログラムがメインメモリに読み出されてCPUにより実行されることによって実現される。ただし、電流検出手段33、電圧調整手段36及び歪み量検出手段34の一部又は全部は、ハードウェアのみにより実現されてもよい。電圧源25は、例えば、出力電圧を可変できる電圧源であり、歪み検出素子10のドレイン電極Dとソース電極S(接地)との間に電圧Vdsを印加する機能を有する。なお、図13において、ソース電極Sは接地されている。
図14は、本発明の第2の実施の形態に係る歪み検出方法を例示する図である。図14を参照しながら、歪み量εを検出する方法の例について説明する。同図中、図9と同一構成部分には同一符号を付し、その説明は省略する場合がある。なお、歪み量εは、例えば図13に例示する歪み検出装置30を用いて検出することができる。
始めにステップ200では、予め図7に例示するようなVgs−ΔIds特性及び図12に例示するような電圧調整量ΔVgsと歪み量εとの関係を求めておく(S200)。次いでステップ101では、ステップ200で予め求めたVgs−ΔIds特性(例えば、図7)に基づいて、所定の歪み(例えば、圧縮歪み:−200×10―6)を印加した場合の電流変化量ΔIdsがピーク又はボトム近傍になるように、電圧印加手段21により電圧Vgsを調整する(S101)。例えば、表1に示すように、電圧Vds=2.0[V]時に、電圧Vgsを−25.48〜−22.44[V]の範囲内に調整する。電圧Vgsは、電圧検出手段22により検出される。このときの電圧Vgsの検出値をVgs1とする。
次いでステップ102では、歪みを印加していない状態で、電流検出手段33により電流Idsを検出する(S102)。このときの電流Idsの検出値をIds1とする。次いでステップ103では、測定すべき歪み(圧縮ひずみ又は引張り歪み)を印加し、電流検出手段33により電流Idsを検出して(このときの電流Idsの検出値をIds2とする)電流変化量ΔIds=Ids2−Ids1を算出する(S103)。
次いでステップ204では、電圧調整手段36は、電流検出手段33から入力された電流変化量ΔIdsに関する情報に基づいて、電流変化量ΔIds=0となるように電圧Vgsを調整する(S204)。すなわち、測定すべき歪み(圧縮ひずみ又は引張り歪み)を印加した状態の電流Idsの検出値Ids2が、歪みを印加していない状態における電流Idsの検出値Ids1と等しくなるように電圧Vgsを調整する(S204)。電圧Vgsは、電圧検出手段22により検出される。このときの電圧Vgsの検出値をVgs2とする。
次いでステップ205では、歪み量検出手段34は、電圧検出手段22の検出値に基づいて電圧調整量ΔVgs=Vgs2−Vgs1を算出する。そして、ステップ200で予め求めた電圧調整量ΔVgsと歪み量εとの関係(例えば、図12)に基づいて、測定すべき歪み量εを求める(S205)。このように、電圧調整量ΔVgsと歪み量εとの間に所定の関係があることを利用して歪み量εを求めることができる。
本発明の第2の実施の形態によれば、ゲート電極と、ソース電極と、ドレイン電極と、チャネルが形成される圧電材料からなる層を有する歪み検出素子10に圧縮歪み又は引張り歪みが印加されると、ドレイン電極とソース電極との間に流れる電流Idsが変化するが、電圧Vgsを調整することにより電流変化量ΔIds=0とすることができ、電圧調整量ΔVgsと歪み量εとの間に所定の関係があることを利用して、電圧調整量ΔVgsから対応する歪み量εを求めることができる。このとき、予め電流変化量ΔIdsがピーク又はボトム付近になるように電圧Vgsを調整しているので、高いゲージ率で歪み量εを求めることができるため、微小な歪みの検出が可能である。又、電流変化量ΔIdsをモニタすることによりゲージ率を容易に調整することができる。
又、測定すべき歪みを印加したときの抵抗値の変化を測定せずに、電流変化量ΔIds及び電圧調整量ΔVgsのみを測定するだけで歪み量εを求めることができる。その結果、例えば高精度の測定回路であるブリッジ回路等を用いて微少な抵抗値の変化を高精度で検出することが不要となり、歪み量εの検出を従来よりも容易に実現することができる。
又、歪みが印加されても電流変化量ΔIds=0となるように電圧Vgsを調整するので、電流Idsは一定となり歪み検出素子10の発熱量を一定とすることができる。その結果、自己発熱の変化による特性の変化を抑えることができ、精度の良い歪み量の検出が可能となる。
〈第3の実施の形態〉
本発明の第3の実施の形態では、本発明の第1の実施の形態及び第2の実施の形態と同様に、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)を用いた歪み検出素子を例にとり、本発明について詳しく説明する。又、係る歪み検出素子を有する歪み検出装置を例にとり、本発明について詳しく説明する。
本発明の第3の実施の形態では、圧縮歪み又は引張り歪みを印加したときに、ドレイン電極とソース電極との間の電圧変化率ΔVds/Vds1と歪み量εとの間に所定の関係があることを利用して歪み量εを検出する例を示す。本発明の第3の実施の形態に係る歪み検出素子は、図1に示す歪み検出素子10と同様であるためその説明は省略する。
図15は、本発明の第3の実施の形態に係る歪み検出装置の概略の構成を例示する図である。同図中、図2及び図13と同一構成部分には同一符号を付し、その説明は省略する場合がある。図15を参照するに、歪み検出装置40は、歪み検出素子10と、電圧印加手段21と、電圧検出手段22と、電圧検出手段43と、歪み量検出手段44と、定電流源45とを有する。
図15において、電圧検出手段43は、歪み検出素子10のドレイン電極Dとソース電極S(接地)との間の電圧Vdsを検出する機能を有する。又、電圧検出手段43は、図示しない記憶手段等を有し、ある時点の電圧Vds1と他の時点の電圧Vds2とを検出し、電圧変化量ΔVds=Vds2−Vds1や電圧変化率ΔVds/Vds1等を算出する機能を有する。
歪み量検出手段44は、電圧検出手段43等と接続されており、電圧検出手段43の検出する電圧等に基いて、歪み量を検出する機能を有する。電圧検出手段43及び歪み量検出手段44は、例えば、CPU、ROM、メインメモリなどを含むIC等に含まれ、電圧検出手段43及び歪み量検出手段44の各種機能は、ROM等に記録されたプログラムがメインメモリに読み出されてCPUにより実行されることによって実現される。ただし、電圧検出手段43及び歪み量検出手段44の一部又は全部は、ハードウェアのみにより実現されてもよい。定電流源45は、歪み検出素子10のドレイン電極Dとソース電極Sとの間に一定値の電流Idsを供給する機能を有する。なお、図15において、ソース電極Sは接地されている。
図15における電圧Vgsと電圧Vdsとの関係を図16に示す。図16は、本発明に係る歪み検出素子のVgs−Vds特性を例示する図である。図16において、Vthは閾値電圧を示している。図17は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときのVgs−Vds特性の変化を例示する図である。なお、図17は、図16の閾値電圧Vth近傍を拡大している。
歪み検出素子10に、チャネル層13等の層厚方向と垂直な水平面内に圧縮歪み又は引張り歪みが印加されると、チャネル層13及びキャリア供給層14において、圧電効果による分極が発生し、図17に示すように、圧縮歪みが印加されると閾値電圧Vthは負の方向に、引張り歪みが印加されると閾値電圧Vthは正の方向にシフトする。すなわち、電圧Vgsを一定とした状態で圧縮歪み又は引張り歪みが印加されると、電圧Vdsが減少又は増加する。又、圧縮歪みよる歪み量が大きくなれば電圧Vdsの減少量は大きくなり、引張り歪みによる歪み量が大きくなれば、電圧Vdsの増加量は大きくなるという関係がある。従って、電圧Vdsを検出することにより、印加された圧縮歪みにより生じる歪み量又は引張り歪みにより生じる歪み量を検出することができる。
図18は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときのVgs−ΔVds特性を例示する図である。図18において、電圧変化量ΔVdsは、歪み検出素子10に圧縮歪み又は引張り歪み印加前のドレイン電極とソース電極との間の電圧をVds1、圧縮歪み又は引張り歪み印加時のドレイン電極とソース電極との間の電圧をVds2としたときの、ΔVds=Vds2−Vds1である。
図18に示すように、電圧変化量ΔVdsは、ゲート電極とソース電極との間に印加される電圧Vgsの関数である。又、電圧変化量ΔVdsは、電圧Vgsが閾値電圧Vthに近づくほど絶対値が大きな値となる特性である。このことは、電圧Vgsを閾値電圧Vth近傍に調整することにより、大きなゲージ率Kを得ることが可能となり、微小な歪みを検出することができることを示している。
図19は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときの歪み量εと電圧変化率ΔVds/Vds1との関係を例示する図である。図19において、ΔVdsは図18に示す電圧変化量ΔVds=Vds2−Vds1である。縦軸のΔVds/Vds1は電圧変化率を示している。横軸の歪み量εは圧縮歪み又は引張り歪みを印加したときの歪み量であり、マイナス側が圧縮歪み、プラス側が引張り歪みに対応する。
図19に示すように、圧縮歪みを印加すると、歪み量εに比例して電圧変化率ΔVds/Vds1は減少し、引張り歪みを印加すると歪み量に比例して電圧変化率ΔVds/Vds1は増加する。又、電圧変化率ΔVds/Vds1の傾きは、電圧Vgsにより異なる。このように、電圧変化率ΔVds/Vds1と歪み量εとは比例関係にあるため、所定の電圧Vgsに調整し、その状態で電圧変化率ΔVds/Vds1を求めることにより、圧縮ひずみ及び引張り歪みの両方向の歪み量εを検出することができる。
図20は、本発明の第3の実施の形態に係る歪み検出方法を例示する図である。図20を参照しながら、歪み量εを検出する方法の例について説明する。なお、歪み量εは、例えば図15に例示する歪み検出装置40を用いて検出することができる。
始めにステップ300では、予め図18に例示するようなVgs−ΔVds特性及び図19に例示するような、電圧Vgsをパラメータとする歪み量εと電圧変化率ΔVds/Vds1との関係を求めておく(S300)。ここで、Vds1は歪みを印加していない状態の電圧Vdsの検出値、ΔVdsは歪みを印加している状態の電圧Vdsの検出値をVds2としたときのVds2−Vds1である。
次いでステップ301では、ステップ300で予め求めたVgs−ΔVds特性(例えば、図18)に基づいて、電圧印加手段21により電圧Vgsを閾値電圧Vth近傍の値に調整する。例えば図18に例示するようなVgs−ΔVds特性であれば、例えば電圧Vgsを−25[V]近傍に調整する(S301)。以降、後述するステップ304において歪み量εが求まるまで、電圧Vgsの調整値は一定にしておく。
次いでステップ302では、歪みを印加していない状態で、電圧検出手段43により電圧Vdsを検出する(S302)。このときの電圧Vdsの検出値をVds1とする。次いでステップ303では、測定すべき歪み(圧縮ひずみ又は引張り歪み)を印加し、電圧検出手段43により電圧Vdsを検出して(このときの電圧Vdsの検出値をVds2とする)電圧変化量ΔVds=Vds2−Vds1を算出する(S303)。
次いでステップ304では、電圧検出手段43により電圧変化率ΔVds/Vds1を算出する。そして、歪み量検出手段44により、ステップ300で予め求めた電圧Vgsをパラメータとする歪み量εと電圧変化率ΔVds/Vds1との関係(例えば、図19)に基づいて、測定すべき歪み量εを求める(S304)。このように、電圧変化率ΔVds/Vds1と歪み量εとの間に所定の関係があることを利用して歪み量εを求めることができる。
本発明の第3の実施の形態によれば、ゲート電極と、ソース電極と、ドレイン電極と、チャネルが形成される圧電材料からなる層を有する歪み検出素子10に圧縮歪み又は引張り歪みが印加されると、ドレイン電極とソース電極との間の電圧Vdsが変化し、電圧変化率ΔVds/Vds1と圧縮歪み又は引張り歪みにより生じる歪み量εとの間に所定の関係があることを利用して、電圧変化率ΔVds/Vds1を算出することにより対応する歪み量εを求めることができる。このとき、電圧Vgsを閾値電圧Vth近傍の値に調整しているので、高いゲージ率で歪み量εを求めることができるため、微小な歪みの検出が可能である。
又、測定すべき歪みを印加したときの抵抗値の変化を測定せずに、電圧Vds1及びVds2のみを測定するだけで歪み量εを求めることができる。その結果、例えば高精度の測定回路であるブリッジ回路等を用いて微少な抵抗値の変化を高精度で検出することが不要となり、歪み量εの検出を従来よりも容易に実現することができる。
〈第4の実施の形態〉
本発明の第4の実施の形態では、本発明の第1の実施の形態〜第3の実施の形態と同様に、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)を用いた歪み検出素子を例にとり、本発明について詳しく説明する。又、係る歪み検出素子を有する歪み検出装置を例にとり、本発明について詳しく説明する。
本発明の第4の実施の形態では、圧縮歪み又は引張り歪みを印加したときに、ドレイン電極とソース電極との間の電圧変化量ΔVds=0となるように電圧Vgsを調整することにより、圧縮歪み又は引張り歪みにより生じる歪み量εを検出する例を示す。本発明の第4の実施の形態に係る歪み検出素子は、図1に示す歪み検出素子10と同様であるためその説明は省略する。
前述のように、電圧Vgsが一定である状態で圧縮歪み又は引張り歪みが印加されたときに、電圧VdsをVaに固定した場合には電流Idsが変化し、電流IdsをIaに固定した場合には電圧Vdsが変化する(図10参照)。
図21は、本発明に係る歪み検出素子に圧縮歪み又は引張り歪みを印加したときのVgs−Vds特性を例示する図である。電流Idsを一定値に固定しておき、歪み検出素子10に例えば歪み量εの圧縮歪みが印加されると、図21(1)に示すように電圧VdsはΔVds減少する。この状態で、図21(2)に示すように電圧Vgsをマイナス方向にΔVgs調整すると、図21(3)に示すように電圧Vdsは圧縮歪みを印加する前の電圧値に戻る(ΔVds=0となる)。同様に、歪み検出素子10に例えば歪み量εの引張り歪みが印加された場合には、電圧Vgsをプラス方向にΔVgs調整することにより、電圧Vdsは引張り歪みを印加する前の電圧値に戻る(ΔVds=0となる)。ここで、電圧調整量ΔVgsと歪み量εには所定の関係がある。
本発明に係る歪み検出素子10に圧縮歪み又は引張り歪みを印加したときの電圧調整量ΔVgsと歪み量εとの関係は、本発明の第2の実施の形態の図12に示す特性と同様となる。ただし、横軸のΔVgsは圧縮歪み又は引張り歪みを印加したときに生じる電圧変化量ΔVds=0となるように電圧Vgsを調整したときの調整量である。
図12に示すように、電圧調整量ΔVgsと歪み量εとは比例関係にあるため、電圧調整量ΔVgsを求めることにより、圧縮ひずみ及び引張り歪みの両方向の歪み量εを検出することができる。
図22は、本発明の第4の実施の形態に係る歪み検出装置の概略の構成を例示する図である。同図中、図15と同一構成部分には同一符号を付し、その説明は省略する場合がある。図22を参照するに、歪み検出装置50は、歪み検出素子10と、電圧印加手段21と、電圧検出手段22と、電圧検出手段53と、歪み量検出手段54と、定電流源45と、電圧調整手段56とを有する。
図22において、電圧検出手段53は、歪み検出素子10のドレイン電極Dとソース電極S(接地)との間の電圧Vdsを検出する機能を有する。又、電圧検出手段53は、図示しない記憶手段等を有し、ある時点の電圧Vds1と他の時点の電圧Vds2とを検出し、電圧変化量ΔVds=Vds2−Vds1や電圧変化率ΔVds/Ids1等を算出する機能を有する。又、電圧検出手段53は、算出した電流変化量ΔVdsに関する情報を、電圧調整手段56に出力する機能を有する。電圧調整手段56は、電圧検出手段53から入力された電圧変化量ΔVdsに関する情報に基づいて、電圧変化量ΔVds=0となるように電圧Vgsを調整する機能を有する。
歪み量検出手段54は、電圧検出手段22等と接続されており、電圧検出手段22により検出された電圧調整手段56による調整値であるΔVgsに基づいて、歪み検出素子10に印加された歪み量を検出する機能を有する。電圧検出手段53、電圧調整手段56及び歪み量検出手段54は、例えば、CPU、ROM、メインメモリなどを含むIC等に含まれ、電圧検出手段53、電圧調整手段56及び歪み量検出手段54の各種機能は、ROM等に記録されたプログラムがメインメモリに読み出されてCPUにより実行されることによって実現される。ただし、電圧検出手段53、電圧調整手段56及び歪み量検出手段54の一部又は全部は、ハードウェアのみにより実現されてもよい。定電流源45は、歪み検出素子10のドレイン電極Dとソース電極Sとの間に一定値の電流Idsを供給する機能を有する。なお、図22において、ソース電極Sは接地されている。
図23は、本発明の第4の実施の形態に係る歪み検出方法を例示する図である。図23を参照しながら、歪み量εを検出する方法の例について説明する。同図中、図20と同一構成部分には同一符号を付し、その説明は省略する場合がある。なお、歪み量εは、例えば図22に例示する歪み検出装置50を用いて検出することができる。
始めにステップ400では、予め図12に例示するような電圧調整量ΔVgsと歪み量εとの関係及び図18に例示するようなVgs−ΔVds特性を求めておく(S400)。次いでステップ301では、ステップ400で予め求めたVgs−ΔVds特性(例えば、図18)に基づいて、電圧印加手段21により電圧Vgsを閾値電圧Vth近傍の値に調整する。例えば図18に例示するようなVgs−ΔVds特性であれば、例えば電圧Vgsを−25[V]近傍に調整する(S301)。
次いでステップ302では、歪みを印加していない状態で、電圧検出手段53により電圧Vdsを検出する(S302)。このときの電圧Vdsの検出値をVds1とする。次いでステップ303では、測定すべき歪み(圧縮ひずみ又は引張り歪み)を印加し、電圧検出手段53により電圧Vdsを検出して(このときの電圧Vdsの検出値をVds2とする)電圧変化量ΔVds=Vds2−Vds1を算出する(S303)。
次いでステップ404では、電圧調整手段56は、電圧検出手段53から入力された電圧変化量ΔVdsに関する情報に基づいて、電圧変化量ΔVds=0となるように電圧Vgsを調整する(S404)。すなわち、測定すべき歪み(圧縮ひずみ又は引張り歪み)を印加した状態の電圧Vdsの検出値Vds2が、歪みを印加していない状態における電圧Vdsの検出値Vds1と等しくなるように電圧Vgsを調整する。電圧Vgsは、電圧検出手段22により検出される。このときの電圧Vgsの検出値をVgs2とする。
次いでステップ405では、歪み量検出手段54は、電圧検出手段22の検出値に基づいて電圧調整量ΔVgs=Vgs2−Vgs1を算出する。そして、ステップ400で予め求めた電圧調整量ΔVgsと歪み量εとの関係(例えば、図12)に基づいて、測定すべき歪み量εを求める(S405)。このように、電圧調整量ΔVgsと歪み量εとの間に所定の関係があることを利用して歪み量εを求めることができる。
本発明の第4の実施の形態によれば、ゲート電極と、ソース電極と、ドレイン電極と、チャネルが形成される圧電材料からなる層を有する歪み検出素子10に圧縮歪み又は引張り歪みが印加されると、ドレイン電極とソース電極との間の電圧Vdsが変化するが、電圧Vgsを調整することにより電圧変化量ΔVds=0とすることができ、電圧調整量ΔVgsと歪み量εとの間に所定の関係があることを利用して、電圧調整量ΔVgsから対応する歪み量εを求めることができる。このとき、電圧Vgsを閾値電圧Vth近傍の値に調整しているので、高いゲージ率で歪み量εを求めることができるため、微小な歪みの検出が可能である。
又、測定すべき歪みを印加したときの抵抗値の変化を測定せずに、電圧変化量ΔVds及び電圧調整量ΔVgsのみを測定するだけで歪み量εを求めることができる。その結果、例えば高精度の測定回路であるブリッジ回路等を用いて微少な抵抗値の変化を高精度で検出することが不要となり、歪み量εの検出を従来よりも容易に実現することができる。
又、歪みが印加されても電圧変化量ΔVds=0となるように電圧Vgsを調整するので、電圧Vdsは一定となり歪み検出素子10の発熱量を一定とすることができる。その結果、自己発熱の変化による特性の変化を抑えることができ、精度の良い歪み量の検出が可能となる。
〈第5の実施の形態〉
本発明の第5の実施の形態では、本発明の第1の実施の形態〜第4の実施の形態と同様に、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)を用いた歪み検出素子を例にとり、本発明について詳しく説明する。又、係る歪み検出素子を有する歪み検出装置を例にとり、本発明について詳しく説明する。
本発明の第5の実施の形態では、歪み検出素子に圧縮歪み又は引張り歪みを印加したときの電流変化量ΔIdsを検出するための歪み検出装置を例示する。本発明の第5の実施の形態で例示する歪み検出装置は、歪み検出素子の温度変化の影響を受けずに、電流変化量ΔIdsを検出することができる歪み検出装置である。本発明の第5の実施の形態に係る歪み検出素子は、図1に示す歪み検出素子10と同様であるためその説明は省略する。
図24は、本発明の第5の実施の形態に係る歪み検出装置の概略の構成を例示する図である。図24を参照するに、歪み検出装置60は、歪み検出素子10と、電圧印加手段61と、電圧検出手段62と、電流検出手段63と、歪み量検出手段64と、電圧源65と、補正手段66とを有する。
図24において、電圧印加手段61は、例えば、出力電圧を可変できる電圧源であり、出力電圧を所定の値に調整して、歪み検出素子10のゲート電極Gとソース電極S(接地)との間に電圧Vgsを印加する機能を有する。電圧検出手段62は、歪み検出素子10のゲート電極Gとソース電極S(接地)との間の電圧Vgsを検出する機能を有する。
電流検出手段63は、歪み検出素子10のドレイン電極Dとソース電極Sとの間に流れる電流Idsを測定する機能を有する。又、電流検出手段63は、図示しない記憶手段等を有し、ある時点の電流Ids1と他の時点の電流Ids2との電流変化量ΔIds=Ids2−Ids1を測定する機能を有する。
歪み量検出手段64は、電流検出手段63等と接続されており、電流検出手段63の検出する電流等に基いて、歪み量を検出する機能を有する。電流検出手段63及び歪み量検出手段64は、例えば、CPU、ROM、メインメモリなどを含むIC等に含まれ、電流検出手段63及び歪み量検出手段64の各種機能は、ROM等に記録されたプログラムがメインメモリに読み出されてCPUにより実行されることによって実現される。ただし、電流検出手段63及び歪み量検出手段64の一部又は全部は、ハードウェアのみにより実現されてもよい。
電圧源65は、周囲温度変化の影響を受けない理想的な電圧源である。電圧源65の出力電圧Vaは、Va≧Vds+ΔVds+Vdssとなるように設定されている。ここで、Vdsは歪み検出素子10のドレイン電極Dとソース電極Sとの間の電圧、ΔVdsは歪み検出素子10に歪みが印加されることにより生じる電圧、Vdssはソースフォロワ回路69を構成するFET69bのドレイン電極Dとソース電極Sとの間の電圧が飽和領域になったときの電圧である。
補正手段66は、Vds補正用素子67と、定電流源68と、ソースフォロワ回路69とを有する。補正手段66は、自己発熱や周辺温度の変化による歪み検出素子10の特性変化を補正する手段である。より詳しくは、歪み検出素子10の自己発熱や周辺温度が変化しても、歪み検出素子10のドレイン電極Dとソース電極Sとの間に流れる電流Idsを常に一定の値に保つように動作する。
補正手段66を構成するVds補正用素子67は、歪み検出素子10と同一構造の素子であり、同一の温度特性を有する。Vds補正用素子67は、歪み検出素子10と同一温度にするために、歪み検出素子10とペアで配置されている。ただし、Vds補正用素子67には、歪みは印加されない。歪み検出素子10とVds補正用素子67とは、例えば、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)である。Vds補正用素子67のゲート電極Gとソース電極Sとの間には、前述の電圧印加手段61により、歪み検出素子10のゲート電極Gとソース電極Sとの間に印加されている電圧Vgsと同じ電圧が印加されている。
補正手段66を構成する定電流源68は、Vds補正用素子67のドレイン電極Dとソース電極Sとの間に一定値の電流Idsを供給する機能を有する。定電流源68は、周囲温度変化の影響を受けない理想的な電流源である。補正手段66を構成するソースフォロワ回路69は、トランジスタ69a及び69bと定電流源69cとから構成される高入力インピーダンス回路であり、トランジスタ69aのゲート電極Gに入力される電圧Vdsを、そのままトランジスタ69bのソース電極Sから歪み検出素子10のドレイン電極Dに出力する機能を有する。
歪み検出素子10とVds補正用素子67とを高入力インピーダンス回路であるソースフォロワ回路69を介して接続することにより、歪み検出素子10側の回路がVds補正用素子67側の回路の影響を受け難くすることができる。なお、トランジスタ69a及び69bは、歪み検出素子10及びVds補正用素子67と同一構造のトランジスタでなくても構わない。
定電流源69cはトランジスタ69aのドレイン電極Dとソース電極Sとの間に一定値の電流Iaを供給する機能を有する。定電流源69cは、周囲温度変化の影響を受けない理想的な電流源である。定電流源69cの供給する電流Iaは、定電流源68の供給する電流Idsと略同一となるように設定されている。
歪み検出装置60の動作について説明する。歪み検出装置60は、予め求めたVgs−ΔIds特性(例えば、図7)に基づいて、所定の歪み(例えば、圧縮歪み:−200×10―6)を印加した場合の電流変化量ΔIdsがピーク又はボトム近傍になるように、電圧印加手段61により電圧Vgsが調整されているものとする。例えば、表1に示すように、電圧Vds=2.0[V]時に、電圧Vgsが−25.48〜−22.44[V]の範囲内に調整されている。なお、電圧Vgsの電圧値は電圧検出手段62により検出することができる。
歪み検出装置60において、補正手段66を構成するVds補正用素子67のドレイン電極Dは、高入力インピーダンスであるソースフォロワ回路69を構成するトランジスタ69aのゲート電極Gに接続されている。従って、定電流源68から供給される電流Idsのうちソースフォロワ回路69を構成するトランジスタ69aのゲート電極Gに流れ込む電流Ioはほぼゼロとなる。すなわち、定電流源68から供給される電流Idsは、ほぼ全てVds補正用素子67のドレイン電極Dとソース電極Sとの間に流れ、電流Idsが他の部分に流れることによる電圧Vdsの電位変化をなくすことができる。
定電流源68から供給される電流IdsがVds補正用素子67のドレイン電極Dとソース電極Sとの間に流れると、Vds補正用素子67のドレイン電極Dとソース電極Sとの間に電圧Vdsが発生する。ここで、自己発熱や周辺温度の変化により、歪み検出素子10及びVds補正用素子67の温度が変化したとすると、Vds補正用素子67には温度変化にともなう特性変化が発生し、電圧VdsはVds補正用素子67のドレイン電極Dとソース電極Sとの間に電流Idsを流すように、電圧Vds+ΔVds(温度)と変化する。すなわち、Vds補正用素子67の温度が変化しても、Vds補正用素子67のドレイン電極Dとソース電極Sとの間に電流Idsを流すように、電圧Vdsは自動的に調整される。なお、ΔVds(温度)は、Vds補正用素子67の温度変化による電圧Vdsの変化分を示している。
電圧Vds+ΔVds(温度)は、ソースフォロワ回路69を介して歪み検出素子10のドレイン電極Dとソース電極Sとの間にも印加される。その結果、歪み検出素子10のドレイン電極Dとソース電極Sとの間には、Vds補正用素子67のドレイン電極Dとソース電極Sとの間に流れる電流Idsと同じ電流Idsが流れる。
この状態で、歪み検出素子10に圧縮歪み又は引張り歪みを印加すると、電流検出手段63は、歪み検出素子10の温度変化の影響を受けずに、歪みにより生じる電流変化量ΔIdsのみを検出することができる。歪み検出素子10のドレイン電極Dとソース電極Sとの間には、常に、歪み検出素子10の温度変化に依存しない電流Idsが流れているからである(すなわち、温度変化による電流変化量ΔIds(温度)は生じないからである)。従って、歪み量検出手段64は、電流検出手段63の検出結果に基いて(例えば、図8を参照して)、歪み検出素子10の温度変化の影響を受けずに、印加された歪み量を検出することができる。
本発明の第5の実施の形態によれば、歪み検出装置60に、歪み検出素子10と同一構造の素子であり同一の温度特性を有するVds補正用素子67を設け、Vds補正用素子67のドレイン電極Dとソース電極Sとの間に定電流源68から電流Idsを供給する。又、Vds補正用素子67のドレイン電極Dに発生する電圧をソースフォロワ回路69を介して歪み検出素子10のドレイン電極Dに印加する。これにより、歪み検出素子10のドレイン電極Dとソース電極Sとの間には、常に、歪み検出素子10の温度変化に依存しない電流Idsが流れる。その結果、歪み検出素子10に圧縮歪み又は引張り歪みを印加すると、歪み検出素子10の温度変化の影響を受けずに、歪みにより生じる電流変化量ΔIdsのみを検出することができるため、歪み検出素子10の温度が変化した場合にも精度の良い歪み量の検出が可能となる。
又、測定すべき歪みを印加したときの抵抗値の変化を測定せずに、電流変化量ΔIdsのみを測定するだけで歪み量εを求めることができる。その結果、例えば高精度の測定回路であるブリッジ回路等を用いて微少な抵抗値の変化を高精度で検出することが不要となり、歪み量εの検出を従来よりも容易に実現することができる。
又、他の実施の形態と同様に、ゲージ率が大きく微小な歪みの検出が可能であるとともに、ゲージ率の調整が容易である。
〈第6の実施の形態〉
本発明の第6の実施の形態では、本発明の第1の実施の形態〜第5の実施の形態と同様に、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)を用いた歪み検出素子を例にとり、本発明について詳しく説明する。又、係る歪み検出素子を有する歪み検出装置を例にとり、本発明について詳しく説明する。
本発明の第6の実施の形態では、歪み検出素子に圧縮歪み又は引張り歪みを印加したときの電圧変化量ΔVdsを検出するための歪み検出装置を例示する。本発明の第6の実施の形態で例示する歪み検出装置は、歪み検出素子の温度変化の影響を受けずに、電圧変化量ΔVdsを検出することができる歪み検出装置である。本発明の第6の実施の形態に係る歪み検出素子は、図1に示す歪み検出素子10と同様であるためその説明は省略する。
図25は、本発明に係る歪み検出素子におけるVgs−Idsの温度特性を例示する図である。図25に示すように、歪み検出素子10におけるVgs−Ids特性は、温度により変化するが、電圧VgsをVgs0に設定することにより電流Idsは温度変化に依存しない一定の電流Ids0となり、歪み検出素子10の温度変化による特性変化を抑えることができる。このとき、電圧Vdsは飽和領域になるように設定する。図25に示す特性を利用した歪み検出装置を以下に示す。
図26は、本発明の第6の実施の形態に係る歪み検出装置の概略の構成を例示する図である。図26を参照するに、歪み検出装置70は、歪み検出素子10と、電圧検出手段71と、歪み量検出手段72と、補正手段73とを有する。図26において、電圧検出手段71は、歪み検出素子10のドレイン電極Dとソース電極S(接地)との間の電圧Vdsを検出する機能を有する。又、電圧検出手段71は、図示しない記憶手段等を有し、ある時点の電圧Vds1と他の時点の電圧Vds2とを検出し、電圧変化量ΔVds=Vds2−Vds1や電圧変化率ΔVds/Vds1等を算出する機能を有する。
歪み量検出手段72は、電圧検出手段71等と接続されており、電圧検出手段71の検出する電圧等に基いて、歪み量を検出する機能を有する。電圧検出手段71、及び歪み量検出手段72は、例えば、CPU、ROM、メインメモリなどを含むIC等に含まれ、電圧検出手段71、及び歪み量検出手段72の各種機能は、ROM等に記録されたプログラムがメインメモリに読み出されてCPUにより実行されることによって実現される。ただし、電圧検出手段71、及び歪み量検出手段72の一部又は全部は、ハードウェアのみにより実現されてもよい。
補正手段73は、Vgs補正用素子74と、電圧印加手段75と、電圧検出手段76と、定電流源77と、カレントミラー回路78とを有する。補正手段73は、自己発熱や周辺温度の変化による歪み検出素子10の特性変化を補正する手段である。より詳しくは、歪み検出素子10の自己発熱や周辺温度が変化しても、歪み検出素子10のドレイン電極Dとソース電極Sとの間の電圧Vdsを常に一定の値に保つように動作する。
補正手段73を構成するVgs補正用素子74は、歪み検出素子10と同一構造の素子であり、同一の温度特性を有する。Vgs補正用素子74は、歪み検出素子10と同一温度にするために、歪み検出素子10とペアで配置されている。ただし、Vgs補正用素子74には、歪みは印加されない。歪み検出素子10とVgs補正用素子74とは、例えば、圧電材料であるAlGaN、GaNを用いて形成した高電子移動度トランジスタ(High Electron Mobility Transistor、HEMT)である。
電圧印加手段75は、印加電圧を可変できる定電圧源であり、Vgs補正用素子74のゲート電極Gとドレイン電極Dとの間に電圧Vdgを印加する機能を有する。電圧印加手段75は、周囲温度変化の影響を受けない理想的な電圧源である。電圧検出手段76は、Vgs補正用素子74のゲート電極Gとドレイン電極Dとの間に電圧Vdgを検出する機能を有する。
定電流源77は、カレントミラー回路78に一定値の電流Ids0を供給する機能を有する。定電流源77は、周囲温度変化の影響を受けない理想的な電流源である。カレントミラー回路78は、トランジスタ78a、78b及び78cと定電圧源78dとから構成され、歪み検出素子10及びVgs補正用素子74に定電流源77により設定された電流Ids0と同一の電流を供給する機能を有する。なお、カレントミラー回路78は歪み検出素子10及びVgs補正用素子74に一定の電流Ids0を供給可能であればどのような構成でも構わず、カレントミラー回路78を構成するトランジスタ78a〜78cは、歪み検出素子10及びVgs補正用素子74と同一構造のトランジスタでなくても構わない。
電圧源78dは、周囲温度変化の影響を受けない理想的な電圧源である。電圧源78の出力電圧Vbは、Vb≧Vds+ΔVds+Vdscとなるように設定されている。ここで、Vdsは歪み検出素子10のドレイン電極Dとソース電極Sとの間の電圧、ΔVdsは歪み検出素子10に歪みが印加されることにより生じる電圧、Vdscはカレントミラー回路78を構成するトランジスタ78a〜78cのドレイン電極Dとソース電極Sとの間の電圧が飽和領域になったときの電圧である。
歪み検出装置70の動作について説明する。歪み検出装置70において、歪み検出素子10のドレイン電極Dとソース電極Sとの間、及び、Vgs補正用素子74のドレイン電極Dとソース電極Sとの間には、それぞれ電流Ids0が流れている。この状態で、電圧印加手段76の印加電圧を可変し、Vgs補正用素子74のゲート電極Gとドレイン電極Dとの間の電圧Vdgを歪み検出素子10の閾値電圧Vthに調整する。この時のVgs補正用素子74のゲート電極Gとソース電極Sとの間の電圧Vgs(=歪み検出素子10のゲート電極Gとソース電極Sとの間の電圧)は、図25に示すようにVgs0となる。
図27は、Vgs補正用素子のVds−Ids特性を例示する図である。Vgs補正用素子74のゲート電極Gとドレイン電極Dとの間の電圧Vdgを歪み検出素子10の閾値電圧Vthに調整することで、Vgs補正用素子74のVds−Ids特性は図27(a)の破線で示す特性になる。従って図27(b)に示すように、Ids0を決定することで、Vdsは、Vds=Vgs0+Vthを満たす値に決定される。
このように、Vgs補正用素子74のドレイン電極Dとソース電極Sとの間に流れる電流をIds0とし、Vgs補正用素子74のゲート電極Gとドレイン電極Dとの間の電圧Vdgを歪み検出素子10の閾値電圧Vthに調整することにより、Vgs補正用素子74のゲート電極Gとソース電極Sとの間の電圧Vgs(=歪み検出素子10のゲート電極Gとソース電極Sとの間の電圧)はVgs0となる。従って、図25に示すように周辺温度が変化しても歪み検出素子10及びVgs補正用素子74の特性は変化しないため、歪み検出素子10のドレイン電極Dとソース電極Sとの間の電圧Vdsの温度変化による電圧変化量ΔVds(温度)=0とすることができる。
この状態で、歪み検出素子10に圧縮歪み又は引張り歪みを印加すると、歪み検出素子10の温度変化の影響を受けずに、歪みにより生じる電圧変化量ΔVdsのみを検出することができる。歪み検出素子10のドレイン電極Dとソース電極Sとの間の電圧は、常に、歪み検出素子10の温度変化に依存しない一定の電圧Vdsとなるからである(すなわち、温度変化による電圧変化量ΔVds(温度)が生じないからである)。従って、歪み量検出手段72は、電圧検出手段71の検出結果に基いて(例えば、図19を参照して)、歪み検出素子10の温度変化の影響を受けずに、印加された歪み量を検出することができる。
本発明の第6の実施の形態によれば、歪み検出装置70に、歪み検出素子10と同一構造の素子であり同一の温度特性を有するVgs補正用素子74を設け、温度変化の影響を受けない電流Ids0を求め、Vgs補正用素子74のドレイン電極Dとソース電極Sとの間にカレントミラー回路78から電流Ids0を供給する。又、電圧印加手段75の印加電圧を可変し、歪み検出素子10の閾値電圧Vthに調整する。これにより、歪み検出素子10のドレイン電極Dとソース電極Sとの間の電圧は、常に、歪み検出素子10の温度変化に依存しない電圧Vdsとなる。その結果、歪み検出素子10に圧縮歪み又は引張り歪みを印加すると、歪み検出素子10の温度変化の影響を受けずに、歪みにより生じる電圧変化量ΔVdsのみを検出することができため、歪み検出素子10の温度が変化した場合にも精度の良い歪み量の検出が可能となる。
又、測定すべき歪みを印加したときの抵抗値の変化を測定せずに、電圧変化量ΔVdsのみを測定するだけで歪み量εを求めることができる。その結果、例えば高精度の測定回路であるブリッジ回路等を用いて微少な抵抗値の変化を高精度で検出することが不要となり、歪み量εの検出を従来よりも容易に実現することができる。
又、他の実施の形態と同様に、ゲージ率が大きく微小な歪みの検出が可能であるとともに、ゲージ率の調整が容易である。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、本発明の各実施の形態において、2種類の圧電材料AlGaN、GaNを含む材料からトランジスタを形成する例を示したが、トランジスタを構成する圧電材料は1種類のみでも構わない。又、圧電材料は、AlGaN、GaNに限定されず、例えば、AlN、GaAs等どのようなものを用いても構わない。
又、本発明の第5の実施の形態に係る歪み検出装置60に、本発明の第2の実施の形態に係る歪み検出装置30のように電圧調整手段を設ける構成にしても構わない。