JPH02194343A - 半導体応力センサ - Google Patents
半導体応力センサInfo
- Publication number
- JPH02194343A JPH02194343A JP1458189A JP1458189A JPH02194343A JP H02194343 A JPH02194343 A JP H02194343A JP 1458189 A JP1458189 A JP 1458189A JP 1458189 A JP1458189 A JP 1458189A JP H02194343 A JPH02194343 A JP H02194343A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- drain
- voltage
- detection
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000001514 detection method Methods 0.000 claims abstract description 56
- 230000005669 field effect Effects 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 abstract description 16
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000007613 environmental effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 10
- 101150015217 FET4 gene Proteins 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000006085 Schmidt reaction Methods 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011896 sensitive detection Methods 0.000 description 1
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は圧力、加速度、機械的振動等の物理的外力によ
り生じる応力を検出する半導体応力センサに関するもの
である。
り生じる応力を検出する半導体応力センサに関するもの
である。
従来、このような分野の技術として、例えば特開昭５７
−１７８３０号公報、同５７−１４８３７７号公報に記
載されたものが知られている。前者の技術はダイヤフラ
ムに設けられたＭＩＳｈランジスタを有し、このトラン
ジスタのスイッチング特性の圧力依存性により発振回路
の周波数を変化させている。また、後者の技術は感圧効
果を呈するショットキー接合と、この出力を検出するト
ランジスタ等を有［２、これによ−って圧力等が検出さ
れるようになっている。（、かじながら、これら従宋装
置では、応力の検出を感度よく行なうことが難］５０゜ 一方、本発明名は応力検出の感度を高くしたものとして
、ＧａＡｓ等の圧電性半導体にＭ、 Ｅ Ｓ ＦＥＴ（
ショットギーゲート型電界効果トランジスタ）を形成１
．た゛１４導体センザを開発し、先に特許１１１願しま
た（特願昭６３−２１９８６２号：未公開）。このセン
サの構成の概要を第７図に斜視図で示す。
−１７８３０号公報、同５７−１４８３７７号公報に記
載されたものが知られている。前者の技術はダイヤフラ
ムに設けられたＭＩＳｈランジスタを有し、このトラン
ジスタのスイッチング特性の圧力依存性により発振回路
の周波数を変化させている。また、後者の技術は感圧効
果を呈するショットキー接合と、この出力を検出するト
ランジスタ等を有［２、これによ−って圧力等が検出さ
れるようになっている。（、かじながら、これら従宋装
置では、応力の検出を感度よく行なうことが難］５０゜ 一方、本発明名は応力検出の感度を高くしたものとして
、ＧａＡｓ等の圧電性半導体にＭ、 Ｅ Ｓ ＦＥＴ（
ショットギーゲート型電界効果トランジスタ）を形成１
．た゛１４導体センザを開発し、先に特許１１１願しま
た（特願昭６３−２１９８６２号：未公開）。このセン
サの構成の概要を第７図に斜視図で示す。
第７図に示す通り、半導体基板１の」二面には結晶成長
層２がエピタキシャル成長法により形成され、この半導
体基板１および結晶成長層２が略Ω字状に除去されて中
央部分か片持梁３をなしている。そ１．て、可変形部＋
３としての片持梁３の先端部にはコ１′−導体基板１か
残存されて錘り１Ｇをなし、ｊ″１持梁′３の基端部に
はＭ Ｅ Ｓ Ｆ Ｅ Ｔからなるストレス検知ＦＥＴ
４が形成されている。このセンサにおいて、第゛７図の
矢印Ｇ方向に加速度が加わるとストレス検知ＦＥＴ４の
ゲート近傍には圧縮応力が生し、逆方向に加速度が加わ
ると引張り応力が生じる。
層２がエピタキシャル成長法により形成され、この半導
体基板１および結晶成長層２が略Ω字状に除去されて中
央部分か片持梁３をなしている。そ１．て、可変形部＋
３としての片持梁３の先端部にはコ１′−導体基板１か
残存されて錘り１Ｇをなし、ｊ″１持梁′３の基端部に
はＭ Ｅ Ｓ Ｆ Ｅ Ｔからなるストレス検知ＦＥＴ
４が形成されている。このセンサにおいて、第゛７図の
矢印Ｇ方向に加速度が加わるとストレス検知ＦＥＴ４の
ゲート近傍には圧縮応力が生し、逆方向に加速度が加わ
ると引張り応力が生じる。
第８図１才この特性変化を曲線Ａ −Ａ３にて示】
している。すなわち、応力がカー目つっていないときの
Ｖ （ソース・ドレイン間電圧）とＩＤ （ドレＳ イン電流）の関係が図中の実線Ａ１となっている状態で
、引張り応力か加わると■、は点線で示す曲線Ａ２のよ
うに増加する。逆に圧縮応力か加わると、ドレイン電流
Ｉ、は一点鎖線で示す曲線Ａ３のように減少する。
Ｖ （ソース・ドレイン間電圧）とＩＤ （ドレＳ イン電流）の関係が図中の実線Ａ１となっている状態で
、引張り応力か加わると■、は点線で示す曲線Ａ２のよ
うに増加する。逆に圧縮応力か加わると、ドレイン電流
Ｉ、は一点鎖線で示す曲線Ａ３のように減少する。
このようなドレイン電流’ ｌ）の変化は、例えば第９
図のような回路で検出される。同図（ａ）において、ス
トレス検知ＦＥＴ４には所定のゲートバイアス電圧Ｖｃ
が印加され、このストレス検知ＦＥＴ４には負荷抵抗Ｒ
１が直列接続される。そして、ストレス検知ＦＥＴ４に
圧力、加速度等によるストレス入力ＩＮが加わると、出
力信号ＯＵＴはこれに応じて変化する。この回路の動作
は、先に示した第８図のようになる。すなわち、抵抗Ｒ
、による負荷線は実線Ｂのようになり、引張り応力か生
じる方向にストレス入力ＩＮが加わったききには、動作
点は図中の点ＣＩから点Ｃ２に変化し、ストレスが検知
される。第９図（ｂ）′−Ｃは、検出回路はストレス検
知ＦＥＴ４と別のＭＥ Ｓ Ｆ Ｅ Ｔ Ｑ 、による
差動構成となっている。この回路においても、動作点の
変化は第８図と同様になる。
図のような回路で検出される。同図（ａ）において、ス
トレス検知ＦＥＴ４には所定のゲートバイアス電圧Ｖｃ
が印加され、このストレス検知ＦＥＴ４には負荷抵抗Ｒ
１が直列接続される。そして、ストレス検知ＦＥＴ４に
圧力、加速度等によるストレス入力ＩＮが加わると、出
力信号ＯＵＴはこれに応じて変化する。この回路の動作
は、先に示した第８図のようになる。すなわち、抵抗Ｒ
、による負荷線は実線Ｂのようになり、引張り応力か生
じる方向にストレス入力ＩＮが加わったききには、動作
点は図中の点ＣＩから点Ｃ２に変化し、ストレスが検知
される。第９図（ｂ）′−Ｃは、検出回路はストレス検
知ＦＥＴ４と別のＭＥ Ｓ Ｆ Ｅ Ｔ Ｑ 、による
差動構成となっている。この回路においても、動作点の
変化は第８図と同様になる。
しかなしながら、上記のような従来の検出回路を用いた
ときには、大きな検出出力が得られない欠点かあった。
ときには、大きな検出出力が得られない欠点かあった。
すなわち、ス）・レス検知ＦＥＴ４のＶ−Ｉ特性の応力
依存性を向上させ、高感度な検出を行なおう占する場合
には、ゲート長を小さくすることが必要になるが、この
ようにするといわゆる短チャンネル効果が生じ、検出出
力を大きくすることか難しくなる。
依存性を向上させ、高感度な検出を行なおう占する場合
には、ゲート長を小さくすることが必要になるが、この
ようにするといわゆる短チャンネル効果が生じ、検出出
力を大きくすることか難しくなる。
第１（）図は短チャンネル効果による特性変化を示して
いる。図示通り、ゲート長を小さくするとドレ・ｒン電
流がｉ「常に飽和しなくなるため、負荷線か第１０図中
の直線Ｂのようになっているとすると、図中にＣおよび
Ｃ２で示ず動作点の変化■ か小さくなる。また、ドレイン電流は温度によっても大
きく変化するため、上記のような短チャンネル効果があ
ると、検出出力が温度によって著しく変化してしまう。
いる。図示通り、ゲート長を小さくするとドレ・ｒン電
流がｉ「常に飽和しなくなるため、負荷線か第１０図中
の直線Ｂのようになっているとすると、図中にＣおよび
Ｃ２で示ず動作点の変化■ か小さくなる。また、ドレイン電流は温度によっても大
きく変化するため、上記のような短チャンネル効果があ
ると、検出出力が温度によって著しく変化してしまう。
ここで、特開昭５８−１０５０２９号では温度依存性を
除去する−に夫がなされているが、これはゲート・ソー
ス間のバイアスを調整することで温度依存性をなくすよ
うにしただけのものである。
除去する−に夫がなされているが、これはゲート・ソー
ス間のバイアスを調整することで温度依存性をなくすよ
うにしただけのものである。
そこで本発明は、ストレス検知ＦＥＴのゲート長を小さ
くして高感度化を図った場合にも、検出出力を大きくと
ることができ、しかも温度依存性を同時に改善できる半
導体応力センサを提供することを１」的とする。
くして高感度化を図った場合にも、検出出力を大きくと
ることができ、しかも温度依存性を同時に改善できる半
導体応力センサを提供することを１」的とする。
本発明に係る半導体応力センサは、例えばＧａＡｓなど
の圧電性半導体に形成され検出すべき応力が印加される
電界効果トランジスタ（例えばンヨットキーゲート型電
界効果ｌ・ランジスタ）と、この電界効果トランジスタ
のゲートに所定バイアスを印加しかつソース・ドレイン
間に一定電圧を印加するバイアス印加手段と、電界効果
トランジスタのトレイン電流の変化にもとづき応力に対
応した検出信号を出力する信号検出手段とを備えること
を特徴とする。ここで、信号検出手段はドレイン電流を
電流−電圧変換し、電圧信号として検出信号を出力する
ようにしてもよく、ドレイン電流の変化によって発振周
波数が変化する発振回路を含み、周波数信号として検出
信号を出力するようにしてもよい。
の圧電性半導体に形成され検出すべき応力が印加される
電界効果トランジスタ（例えばンヨットキーゲート型電
界効果ｌ・ランジスタ）と、この電界効果トランジスタ
のゲートに所定バイアスを印加しかつソース・ドレイン
間に一定電圧を印加するバイアス印加手段と、電界効果
トランジスタのトレイン電流の変化にもとづき応力に対
応した検出信号を出力する信号検出手段とを備えること
を特徴とする。ここで、信号検出手段はドレイン電流を
電流−電圧変換し、電圧信号として検出信号を出力する
ようにしてもよく、ドレイン電流の変化によって発振周
波数が変化する発振回路を含み、周波数信号として検出
信号を出力するようにしてもよい。
本発明に係る半導体応力センサでは、ストレス検知ＦＥ
Ｔのゲート、ソースおよびドレインには一定電圧が印加
されるので、ゲート長を短くしたため短チャンネル効果
が生じるときでも、検出出力を大きくすることが可能に
なる。
Ｔのゲート、ソースおよびドレインには一定電圧が印加
されるので、ゲート長を短くしたため短チャンネル効果
が生じるときでも、検出出力を大きくすることが可能に
なる。
以下、添付図面を参照して本発明の詳細な説明する。
第１図は本発明の第１実施例に係る半導体応力センサの
回路構成図である。ストレス検知ＦＥＴ４のソースはア
ンプ１１の反転入力端子（−）に接続され、ドレインは
電源ｖＤＤに接続され、ゲートはゲートバイアス電圧■
６を供給する端子に接続される。アンプ］１の非反転入
力端子（＋）はアースに接続され、アンプ１１の出力端
子から出力信号ＯＵＴが取り出される。ストレス検知Ｆ
ＥＴ４は例えば第７図のようなカンチレバーに配設され
ており、加速度等によってストレス検知ＦＥＴ４にスト
レス入力ＩＮが加わるようになっている。
回路構成図である。ストレス検知ＦＥＴ４のソースはア
ンプ１１の反転入力端子（−）に接続され、ドレインは
電源ｖＤＤに接続され、ゲートはゲートバイアス電圧■
６を供給する端子に接続される。アンプ］１の非反転入
力端子（＋）はアースに接続され、アンプ１１の出力端
子から出力信号ＯＵＴが取り出される。ストレス検知Ｆ
ＥＴ４は例えば第７図のようなカンチレバーに配設され
ており、加速度等によってストレス検知ＦＥＴ４にスト
レス入力ＩＮが加わるようになっている。
次に第１図の構成の作用を、第２図および第３図により
説明する。
説明する。
第１図において、アンプ１１の反転入力端子（−）と非
反転入力端子（＋）の間の電位差をＶ とすると、ｖ２
＝０とみなすことができる。
反転入力端子（＋）の間の電位差をＶ とすると、ｖ２
＝０とみなすことができる。
すると、電源ＶＤＤとアースの電位差をＶｌとすると、
ストレス検知ＦＥＴ４のソース・ドレイン間には常に定
電圧Ｖ１が印加されることになる。従って、出力信号Ｏ
ＵＴの電圧レベルをＶ３とし、ストレス検知ＦＥＴ４の
ソース・ドレイン間抵抗値をＲ１ドレイン電流をＩ、と
すると、Ｖ３／Ｖ、＝−Ｒ１／Ｒｖ ・ （
１）となり、Ｖ ＝Ｒ−Ｉ であるから、ＶＤ Ｖ３−− （Ｒ，／Ｒ■） ・Ｖｌ −−ＩＤ −Ｒ１・・・（２） となる。
ストレス検知ＦＥＴ４のソース・ドレイン間には常に定
電圧Ｖ１が印加されることになる。従って、出力信号Ｏ
ＵＴの電圧レベルをＶ３とし、ストレス検知ＦＥＴ４の
ソース・ドレイン間抵抗値をＲ１ドレイン電流をＩ、と
すると、Ｖ３／Ｖ、＝−Ｒ１／Ｒｖ ・ （
１）となり、Ｖ ＝Ｒ−Ｉ であるから、ＶＤ Ｖ３−− （Ｒ，／Ｒ■） ・Ｖｌ −−ＩＤ −Ｒ１・・・（２） となる。
」二層の関係をＶ−１特性図で示すと、第２図のように
なる。同図（ａ）はストレス検知ＦＥＴ４に短チャンネ
ル効果が生じていない場合であり、同図（ｂ）は短チャ
ンネル効果が生じてドレイン電流が十分に飽和しない場
合である。実線の曲線Ａ１はストレス入力ＩＮがないと
きのドレイン電流ＩＤの”ＤＳ依存性であり、点線の曲
線Ａ２にはストレス入力ＩＮがあって引張り応力が加わ
ったときのドレイン電流Ｉ のＶＤＳ依存性である。ま
た、実線で示す直線Ｂは負荷線である。
なる。同図（ａ）はストレス検知ＦＥＴ４に短チャンネ
ル効果が生じていない場合であり、同図（ｂ）は短チャ
ンネル効果が生じてドレイン電流が十分に飽和しない場
合である。実線の曲線Ａ１はストレス入力ＩＮがないと
きのドレイン電流ＩＤの”ＤＳ依存性であり、点線の曲
線Ａ２にはストレス入力ＩＮがあって引張り応力が加わ
ったときのドレイン電流Ｉ のＶＤＳ依存性である。ま
た、実線で示す直線Ｂは負荷線である。
図示の通り、動作点はＣから０２へ移るが、短チャンネ
ル効果が生じているときにも十分に大きな安定した検出
出力となることがわかる。このように第１実施例では、
ストレス検知ＦＥＴ４のソース・ドレイン間に一定電圧
を印加し、ストレスが加わったときのドレイン電流ＩＤ
の変化を電流−電圧変換して検出出力としている。この
ため、短チャンネル効果や環境温度に影響されない大き
な検出出力を、電圧信号として得ることが可能になって
いる。
ル効果が生じているときにも十分に大きな安定した検出
出力となることがわかる。このように第１実施例では、
ストレス検知ＦＥＴ４のソース・ドレイン間に一定電圧
を印加し、ストレスが加わったときのドレイン電流ＩＤ
の変化を電流−電圧変換して検出出力としている。この
ため、短チャンネル効果や環境温度に影響されない大き
な検出出力を、電圧信号として得ることが可能になって
いる。
次に、検出出力を周波数信号として出力するようにした
第２実施例を説明する。
第２実施例を説明する。
第３図は第２実施例に係る半導体応力センサの回路構成
図である。この実施例では、ストレス検知ＦＥＴ４のド
レインには電源ＶＤＤが接続され、ゲートにはゲートバ
イアス電圧ＶＧが与えられ、かつソースにはゲート・ド
レイン間が短絡されたＭＥＳＦＥＴＱ２が接続されてい
る。また、ＦＥＴ Ｑ ２のゲートはソースが接地され
たＭＥＳＦＥＴＱ３のゲートに接続されている。２つの
異なる閾値を有する（ヒステリシスを有する）シュミッ
トトリガインバータ］２と、この出力側に直列接続され
た抵抗Ｒ、Ｒと、出力端子とアースの間に接続されたキ
ャパシタＣ３は発振回路１３を構成（２、抵抗Ｒ、Ｒの
接続点はＦＥＴＱ３のトレインに接続される。
図である。この実施例では、ストレス検知ＦＥＴ４のド
レインには電源ＶＤＤが接続され、ゲートにはゲートバ
イアス電圧ＶＧが与えられ、かつソースにはゲート・ド
レイン間が短絡されたＭＥＳＦＥＴＱ２が接続されてい
る。また、ＦＥＴ Ｑ ２のゲートはソースが接地され
たＭＥＳＦＥＴＱ３のゲートに接続されている。２つの
異なる閾値を有する（ヒステリシスを有する）シュミッ
トトリガインバータ］２と、この出力側に直列接続され
た抵抗Ｒ、Ｒと、出力端子とアースの間に接続されたキ
ャパシタＣ３は発振回路１３を構成（２、抵抗Ｒ、Ｒの
接続点はＦＥＴＱ３のトレインに接続される。
」−記の回路ては、ＦＥＴＱ２のゲート・ドレイン間は
短絡されているため、そのソース・ドレイン間電圧はＦ
Ｅ Ｔ Ｑ のスレッショルド電圧Ｖｔｈと：ｔ；
Ｌ ＜なっている。このため、ストレス検知ＦＥ ｉ
’ ４のソース・ドレイン間には所定電圧（ＶＤＤＶ、
１）が印加される。このように、ストレス検知ＦＥＴ４
のソース・ドレイン間に略一定の電圧い’ Ｉ）り
’ ｔｈ）が印加された状態でストレス入力ＩＮかりえ
られると、第２図に示したのと同時にドレイン電流■Ｄ
は変化し、このためＭＥＳＦＥＴＱ のゲート電位か
変化してＦＥＴＱ３を流れる電流か変化する。すると、
シュミットトリガインバーター２および抵抗Ｒ、Ｒ、キ
ャパシタＣ３て構成される発振回路］３の周波数も変化
する。
短絡されているため、そのソース・ドレイン間電圧はＦ
Ｅ Ｔ Ｑ のスレッショルド電圧Ｖｔｈと：ｔ；
Ｌ ＜なっている。このため、ストレス検知ＦＥ ｉ
’ ４のソース・ドレイン間には所定電圧（ＶＤＤＶ、
１）が印加される。このように、ストレス検知ＦＥＴ４
のソース・ドレイン間に略一定の電圧い’ Ｉ）り
’ ｔｈ）が印加された状態でストレス入力ＩＮかりえ
られると、第２図に示したのと同時にドレイン電流■Ｄ
は変化し、このためＭＥＳＦＥＴＱ のゲート電位か
変化してＦＥＴＱ３を流れる電流か変化する。すると、
シュミットトリガインバーター２および抵抗Ｒ、Ｒ、キ
ャパシタＣ３て構成される発振回路］３の周波数も変化
する。
第４図は発振回路１３の発振する様子を等価的に示して
おり、同図（ａ）は出力電圧Ｖ か／１ｕｔ イレベルの状態、同図（ｂ）は出カフＩＳ圧Ｖ がＵ
ｔ ロウレベルの状態である。同図（ａ、 ）の如く、出力
電圧■ がハイレベルの時にはキャパシタｕｔ Ｃに電流ｌｌが流れ、これによってキャパシタＣ３が充
電されてシュミツ］・トリガインバータ１２の入力レベ
ルは徐々に上昇する。シュミットトリガインバーター２
の入力１ノベルがその第１の閾値を越えると、出力電圧
■ はハイレベルか０υｔ らロウレベルに反転し、同図（ｂ）の状態に切り換わる
。そして、電流１２が流れることでキャパシタＣ３の電
荷は放電され、ンユミットトリガインバーター２の入力
レベルは徐々に低下する。シュミットトリガインバータ
１２の入力レベルがその第２の閾値を下回ると、出力電
圧Ｖ はロウＵｔ レベルからハイレベルに反転し、再び同図（ａ）の状態
に切り換わる。
おり、同図（ａ）は出力電圧Ｖ か／１ｕｔ イレベルの状態、同図（ｂ）は出カフＩＳ圧Ｖ がＵ
ｔ ロウレベルの状態である。同図（ａ、 ）の如く、出力
電圧■ がハイレベルの時にはキャパシタｕｔ Ｃに電流ｌｌが流れ、これによってキャパシタＣ３が充
電されてシュミツ］・トリガインバータ１２の入力レベ
ルは徐々に上昇する。シュミットトリガインバーター２
の入力１ノベルがその第１の閾値を越えると、出力電圧
■ はハイレベルか０υｔ らロウレベルに反転し、同図（ｂ）の状態に切り換わる
。そして、電流１２が流れることでキャパシタＣ３の電
荷は放電され、ンユミットトリガインバーター２の入力
レベルは徐々に低下する。シュミットトリガインバータ
１２の入力レベルがその第２の閾値を下回ると、出力電
圧Ｖ はロウＵｔ レベルからハイレベルに反転し、再び同図（ａ）の状態
に切り換わる。
このように、シュミットトリガインバータは２つの閾値
をもち、従ってその出力電圧Ｖ。いえはハイレベルとロ
ウレベルの間で交叉に切り換るので、所定の周波数でパ
ルス発振することになる。
をもち、従ってその出力電圧Ｖ。いえはハイレベルとロ
ウレベルの間で交叉に切り換るので、所定の周波数でパ
ルス発振することになる。
ところで、第４図中の定電流ＩＣは第３図のＦＥＴ Ｑ
３によりもたらされるものであり、この電流値ＩＣは
ストレス検知ＦＥＴ４に加わるス］・レス人力ＩＮに応
（−で変化する。従って、ストレス検知ＦＥＴ４に加わ
るストレス入力ＩＮが変化するとＦＥＴＱ による定
電流Ｉｃの値が異なることになり、これによってキャパ
シタＣ３の充電および放電時間か異なることになるので
、発振周波数はストレス人力ＩＮに応じて異なることに
なる。
３によりもたらされるものであり、この電流値ＩＣは
ストレス検知ＦＥＴ４に加わるス］・レス人力ＩＮに応
（−で変化する。従って、ストレス検知ＦＥＴ４に加わ
るストレス入力ＩＮが変化するとＦＥＴＱ による定
電流Ｉｃの値が異なることになり、これによってキャパ
シタＣ３の充電および放電時間か異なることになるので
、発振周波数はストレス人力ＩＮに応じて異なることに
なる。
このとき、ストレス検知ＦＥＴ４のソース・ドレイン間
には一定バイアスか印加され続けるので、ストレス検知
ＦＥＴ４のゲート長が短いために短チャンネル効果か生
じるときでも、温度に依存しない大きな検出出力を得る
ことかできる。
には一定バイアスか印加され続けるので、ストレス検知
ＦＥＴ４のゲート長が短いために短チャンネル効果か生
じるときでも、温度に依存しない大きな検出出力を得る
ことかできる。
第５図および第６図は第２実施例の変形例を示している
。第５図はその回路構成図であり、第３図の回路と異な
る点は、シュミット］・リガインバータ１２に代えて２
個の通常のインバータ（ＩＮＶ）２１．２２を用いて発
振回路を構成していることである。同図において、ＦＥ
ＴＱ２のソース・ドレイン間電圧はそのスレッショルド
電圧に等しく、従ってストレス検知ＦＥＴ４のソース・
ドレイン間電圧は一定になっている。このストレス検知
ＦＥＴ４にストレス入力ＩＮがあると、ＦＥＴ Ｑ ａ
を流れる電流が変化し、これによって発振回路の周波数
が変化する。
。第５図はその回路構成図であり、第３図の回路と異な
る点は、シュミット］・リガインバータ１２に代えて２
個の通常のインバータ（ＩＮＶ）２１．２２を用いて発
振回路を構成していることである。同図において、ＦＥ
ＴＱ２のソース・ドレイン間電圧はそのスレッショルド
電圧に等しく、従ってストレス検知ＦＥＴ４のソース・
ドレイン間電圧は一定になっている。このストレス検知
ＦＥＴ４にストレス入力ＩＮがあると、ＦＥＴ Ｑ ａ
を流れる電流が変化し、これによって発振回路の周波数
が変化する。
第６図はこの様子を等価的に示した回路図で、同図（
ａ． ）は出力電圧Ｖ。ｕｌがハイレベルの状態、同図
（ｂ）は出力電圧Ｖ かロウレベルの状態ｕｔ である。同図（ａ）の通り、出力電圧Ｖ がハｕｔ イレベルのときにはキャパシタＣ は電流１１で充電さ
れ、出力電圧Ｖ がロウレベルに反転しｕｔ た後は、同図（ｂ）の状態になり、電流１２によってキ
ャパシタＣ３の電荷が放電される。このとき、キャパシ
タＣ の充放電時間は定電流１ｃにより変化するので、
発振周波数の変化でストレス入力ＩＮの変化がわかる。
ａ． ）は出力電圧Ｖ。ｕｌがハイレベルの状態、同図
（ｂ）は出力電圧Ｖ かロウレベルの状態ｕｔ である。同図（ａ）の通り、出力電圧Ｖ がハｕｔ イレベルのときにはキャパシタＣ は電流１１で充電さ
れ、出力電圧Ｖ がロウレベルに反転しｕｔ た後は、同図（ｂ）の状態になり、電流１２によってキ
ャパシタＣ３の電荷が放電される。このとき、キャパシ
タＣ の充放電時間は定電流１ｃにより変化するので、
発振周波数の変化でストレス入力ＩＮの変化がわかる。
なお、第５図においてインバータ２２の出力側に抵抗を
接続し、この抵抗とキャパシタＣ３の間にＦＥＴを接続
してもよい。
接続し、この抵抗とキャパシタＣ３の間にＦＥＴを接続
してもよい。
本発明の回路によれば、短チャンネル効果が生じるとき
ても出力レベルを十分に大きくでき、また温度変化によ
って特性が大きく変化することもない。さらに、例えば
第１図と同一の回路を別に形成し、そのうちのストレス
検知ＦＥＴ４をストレスが加わらない位置に設け、この
回路（ストレスを検知しない回路）とストレスを検知す
る回路とを並列に組み合せてもよい。このようにすれば
、双方の回路の出力の差を求めることで、温度に全く依
存しない出力信号が得られる。
ても出力レベルを十分に大きくでき、また温度変化によ
って特性が大きく変化することもない。さらに、例えば
第１図と同一の回路を別に形成し、そのうちのストレス
検知ＦＥＴ４をストレスが加わらない位置に設け、この
回路（ストレスを検知しない回路）とストレスを検知す
る回路とを並列に組み合せてもよい。このようにすれば
、双方の回路の出力の差を求めることで、温度に全く依
存しない出力信号が得られる。
以上、詳細に説明した通り本発明では、ストレス検知Ｆ
ＥＴのゲート、ソースおよびドレインには一定電圧が印
加されるので、ゲート長を小さくして高感度化を図った
場合に短チャンネル効果が生じるときでも、検出出力を
大きくすることが可能になる。しかも、温度依存性につ
いても同時に改善することができる。
ＥＴのゲート、ソースおよびドレインには一定電圧が印
加されるので、ゲート長を小さくして高感度化を図った
場合に短チャンネル効果が生じるときでも、検出出力を
大きくすることが可能になる。しかも、温度依存性につ
いても同時に改善することができる。
第１図は本発明の第１実施例に係る半導体応力センサの
回路構成図、第２図はその作用の説明図、第３図は第２
実施例に係る半導体応力センサの回路構成図、第４図は
その機能を等価的に示した回路図、第５図は第２実施例
の変形例に係る半導体応力センサの回路図、第６図はそ
の機能を等価的に示した回路図、第７図は先願の加速度
センサの具体的構成を示す斜視図、第８図はＦＥＴのＶ
−１特性のストレスによる変化を示す図、第９図は従来
のストレス検知回路の回路図、第１０図は短チャンネル
効果による特性変化を示す図である。 ４・・・ストレス検知ＦＥＴ、１１・・・アンプ、１２
・・・シュミットトリガインバータ、ＩＮ・・・ストレ
ス入力。 特許出願人 本田技研工業株式会社
回路構成図、第２図はその作用の説明図、第３図は第２
実施例に係る半導体応力センサの回路構成図、第４図は
その機能を等価的に示した回路図、第５図は第２実施例
の変形例に係る半導体応力センサの回路図、第６図はそ
の機能を等価的に示した回路図、第７図は先願の加速度
センサの具体的構成を示す斜視図、第８図はＦＥＴのＶ
−１特性のストレスによる変化を示す図、第９図は従来
のストレス検知回路の回路図、第１０図は短チャンネル
効果による特性変化を示す図である。 ４・・・ストレス検知ＦＥＴ、１１・・・アンプ、１２
・・・シュミットトリガインバータ、ＩＮ・・・ストレ
ス入力。 特許出願人 本田技研工業株式会社
Claims (1)
- 【特許請求の範囲】 １、半導体に形成され検出すべき応力が印加される電界
効果トランジスタと、この電界効果トランジスタのゲー
トに所定バイアスを印加しかつソース・ドレイン間に一
定電圧を印加するバイアス印加手段と、前記電界効果ト
ランジスタのドレイン電流の変化にもとづき前記応力に
対応した検出信号を出力する信号検出手段とを備えるこ
とを特徴とする半導体応力センサ。 ２、前記半導体は圧電性半導体であり、前記電界効果ト
ランジスタはショットキーゲート型電界効果トランジス
タである請求項１記載の半導体応力センサ。 ３、前記信号検出手段は前記ドレイン電流を電流−電圧
変換し、電圧信号として前記検出信号を出力する請求項
１記載の半導体応力センサ。 ４、前記信号検出手段は前記ドレイン電流の変化によっ
て発振周波数が変化する発振回路を含み、周波数信号と
して前記検出信号を出力する請求項１記載の半導体応力
センサ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1458189A JPH02194343A (ja) | 1989-01-24 | 1989-01-24 | 半導体応力センサ |
| EP89308866A EP0363005B1 (en) | 1988-09-02 | 1989-09-01 | A semiconductor sensor |
| DE68926601T DE68926601T2 (de) | 1988-09-02 | 1989-09-01 | Halbleitermessaufnehmer |
| US07/403,296 US5115292A (en) | 1988-09-02 | 1989-09-05 | Semiconductor sensor |
| US07/848,693 US5279162A (en) | 1988-09-02 | 1992-03-09 | Semiconductor sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1458189A JPH02194343A (ja) | 1989-01-24 | 1989-01-24 | 半導体応力センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02194343A true JPH02194343A (ja) | 1990-07-31 |
Family
ID=11865132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1458189A Pending JPH02194343A (ja) | 1988-09-02 | 1989-01-24 | 半導体応力センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02194343A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105369A (ja) * | 1990-08-24 | 1992-04-07 | Honda Motor Co Ltd | 半導体センサ |
| JPH04317378A (ja) * | 1991-04-16 | 1992-11-09 | Honda Motor Co Ltd | 半導体センサ |
| JPH04343034A (ja) * | 1991-05-17 | 1992-11-30 | Honda Motor Co Ltd | 半導体センサ |
| US5225705A (en) * | 1991-04-02 | 1993-07-06 | Honda Giken Kogyo Kabushiki Kaisha | Semiconductor stress sensor mesfet or mesfet array |
| US5397911A (en) * | 1991-04-02 | 1995-03-14 | Honda Giken Kogyo Kabushiki Kaisha | Semiconductor sensor with plural gate electrodes |
| US6683358B1 (en) | 1997-11-11 | 2004-01-27 | Asahi Kasei Kabushiki Kaisha | Silicon integrated accelerometer |
| JP2010008167A (ja) * | 2008-06-25 | 2010-01-14 | Toyota Motor Corp | 歪み検出装置及び歪み検出方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492460U (ja) * | 1972-04-08 | 1974-01-10 | ||
| JPS492460A (ja) * | 1972-04-18 | 1974-01-10 | ||
| JPS51131666A (en) * | 1975-05-12 | 1976-11-16 | Hitachi Ltd | Apparatus for measuring characteristics of two-terminal element |
| JPS61153537A (ja) * | 1984-12-26 | 1986-07-12 | Fujitsu Ltd | 半導体圧力センサ |
-
1989
- 1989-01-24 JP JP1458189A patent/JPH02194343A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492460U (ja) * | 1972-04-08 | 1974-01-10 | ||
| JPS492460A (ja) * | 1972-04-18 | 1974-01-10 | ||
| JPS51131666A (en) * | 1975-05-12 | 1976-11-16 | Hitachi Ltd | Apparatus for measuring characteristics of two-terminal element |
| JPS61153537A (ja) * | 1984-12-26 | 1986-07-12 | Fujitsu Ltd | 半導体圧力センサ |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105369A (ja) * | 1990-08-24 | 1992-04-07 | Honda Motor Co Ltd | 半導体センサ |
| US5225705A (en) * | 1991-04-02 | 1993-07-06 | Honda Giken Kogyo Kabushiki Kaisha | Semiconductor stress sensor mesfet or mesfet array |
| US5397911A (en) * | 1991-04-02 | 1995-03-14 | Honda Giken Kogyo Kabushiki Kaisha | Semiconductor sensor with plural gate electrodes |
| JPH04317378A (ja) * | 1991-04-16 | 1992-11-09 | Honda Motor Co Ltd | 半導体センサ |
| JPH04343034A (ja) * | 1991-05-17 | 1992-11-30 | Honda Motor Co Ltd | 半導体センサ |
| US5381696A (en) * | 1991-05-17 | 1995-01-17 | Honda Giken Kogyo Kabushiki Kaisha | Semiconductor stress sensor |
| US6683358B1 (en) | 1997-11-11 | 2004-01-27 | Asahi Kasei Kabushiki Kaisha | Silicon integrated accelerometer |
| WO2004090556A1 (ja) * | 1997-11-11 | 2004-10-21 | Makoto Ishida | シリコン集積化加速度センサ |
| JP2010008167A (ja) * | 2008-06-25 | 2010-01-14 | Toyota Motor Corp | 歪み検出装置及び歪み検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452427B1 (en) | Dual output capacitance interface circuit | |
| US6373264B1 (en) | Impedance detection apparatus and method of physical variable | |
| EP0479202B1 (en) | Power-on-reset circuit | |
| US7952343B2 (en) | Current measurement circuit and method | |
| US20020125942A1 (en) | Comparator circuit | |
| JPH02194343A (ja) | 半導体応力センサ | |
| US8212569B1 (en) | Coupled bi-stable circuit for ultra-sensitive electric field sensing utilizing differential transistor pairs | |
| JPS5937611B2 (ja) | 抵抗容量型発振回路 | |
| US5602487A (en) | Capacitance measuring device | |
| JPH04105369A (ja) | 半導体センサ | |
| JPH02184728A (ja) | 半導体応力センサ | |
| US6366137B2 (en) | Very low-power comparison device | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP2002185298A (ja) | 物理量検出回路 | |
| EP0610064B1 (en) | Transistor switching | |
| US6323660B1 (en) | Integrated device for capacitive measuring of nanometer distances | |
| JPH09159547A (ja) | 熱検出回路及びこれを用いた熱抵抗測定法 | |
| US6417702B1 (en) | Multi-mode current-to-voltage converter | |
| JP2727715B2 (ja) | 磁気検出回路 | |
| JPH0356485B2 (ja) | ||
| JP2598653B2 (ja) | 周波数−電圧変換回路 | |
| Li et al. | A CMOS magnetic latch with extremely high resolution | |
| JPH0755859A (ja) | 静電容量検出回路 | |
| EP0712205A2 (en) | Fixed-interval timing circuit and method | |
| CA2512433A1 (en) | Switching circuit |