JP2000356505A - 歪検出素子 - Google Patents

Abstract

(57)【要約】 【課題】 簡便な回路で歪を検出可能で、かつ高感度な
歪検出素子。 【解決手段】 基板１上に、磁性層２，導体層３，磁性
層４をこの順で形成する。これによって、導体層３の周
囲を磁性層２，４で取り囲む。そして、導体層３に高周
波を印加し、インピーダンスを計測する。基板１の歪に
応じて素子部のインピーダンスが変化するため、歪を測
定することができる。特に、磁性体２，４と導体層３の
積層構造とすることによって、歪に対するインピーダン
ス変化が低周波数においても大きくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波電源からの
高周波電流が供給され、外部歪をインピーダンス変化と
して検出する歪検出素子に関する。

【０００２】

【従来の技術】従来より、歪を電気信号として出力する
各種の歪検出素子が知られており、圧力センサ、加速度
センサ、変位センサ等として利用されている。

【０００３】この歪検出素子において、歪を高感度に検
出するためには、歪に対する物理量の変化率（ゲージ
率）の高い材料を使用し、歪を電気信号に変換して検出
することが必要である。

【０００４】このような高感度歪検出素子として、シリ
コン等の半導体のピエゾ抵抗効果を利用した半導体歪ゲ
ージが一般的に使用されている。これは、外部歪によっ
て半導体のバンド構造が変化するピエゾ抵抗効果を利用
したもので、ゲージ率（歪に対する電気抵抗の変化率）
は１００程度である。

【０００５】一方、最近、歪による磁歪材料の透磁率変
化（逆磁歪効果）を利用した歪検出素子が提案されてい
る。この歪検出素子は、外部歪によって磁化の方向が変
化する現象を利用したもので、そのゲージ率（歪に対す
る透磁率の変化率）として５０００以上の値が報告され
ている。ただし、この現象を電気的に検出するには、１
００ＭＨｚ以上での高周波域でのインピーダンスを検出
することが必要であり、このときのゲージ率（歪に対す
るインピーダンス変化率）は５００程度であった。

【０００６】

【発明が解決しようとする課題】上述した半導体歪ゲー
ジを使用した歪検出素子は、ゲージ率（歪に対する電気
抵抗の変化率）が１００程度である。微少な歪を検出す
るには、さらに大きなゲージ率を有することが望まれる
が、ピエゾ抵抗効果の物理的原理からさらに高いゲージ
率を得ることは不可能であった。

【０００７】一方、逆磁歪効果を利用した磁歪材料によ
る歪検出素子については、上述のように高いゲージ率
（歪に対する透磁率の変化率）が報告されている。しか
し、実際の電気信号として検出するには、１００ＭＨｚ
以上という高周波におけるインピーダンスを計測する必
要がある。このため、特殊な計測技術や電磁シールドが
要求されるため、簡便な歪検出素子を得ることが困難で
あった。また、１０ＭＨｚ以下での簡便な測定で検出可
能な高周波インピーダンスの変化は、歪変化に対して変
化率の低い抵抗分の変化が大半をしめるため、そのとき
のゲージ率（歪に対するインピーダンス変化率）は１０
以下という小さな値であった。

【０００８】そこで、簡便な測定回路で微小な歪を検出
できる、例えばゲージ率が５００以上の高感度な歪検出
素子が望まれている。

【０００９】本発明の目的は、上記課題に鑑みなされた
ものであり、簡便な回路で歪を検出可能で、かつ高感度
な歪検出素子を提供することにある。

【００１０】

【課題を解決するための手段】本発明は、高周波電源か
らの高周波電流が供給され、外部歪をインピーダンス変
化として検出する歪検出素子であって、歪を検知する基
板と、この基板上に積層形成された磁歪材料からなる磁
性層と、導電材料からなる導体層とを含む検出素子部
と、を有することを特徴とする。

【００１１】また、前記検出素子部は、磁性層、導体
層、磁性層をこの順番で基板上に形成したサンドイッチ
構造を有することが好適である。

【００１２】また、磁性層と導体層の間には、絶縁材料
からなる絶縁層が配置されていることが好適である。

【００１３】このように、本発明は、基板の歪による磁
性層（磁歪材料）の高周波におけるインピーダンス変化
として検出する。特に、本発明の素子によれば、磁性層
（磁歪材料）と導体層（導電材料）を積層化すること
で、低周波数域、例えば０．１〜１０ＭＨｚにおいての
インピーダンス変化を高いゲージ率（歪に対するインピ
ーダンス変化率）でもって、高感度に検出することがで
きる。

【００１４】本発明で使用される基板は、歪を検知する
起歪体であり、外部から加えられる応力に応じて歪を発
生する。この基板は、弾性体であれば何を使用しても構
わない。具体的には、金属板、ガラス板、シリコンウエ
ハ等が挙げられる。なお、導電性の基板を使用するとき
には、基板と磁性層の間に絶縁層が形成される。

【００１５】本発明で使用する磁性層は、磁歪効果を有
する強磁性体である。その磁歪定数は、２×１０^-6以上
が望ましいが、符号は正負どちらでもよい。具体的に
は、ＦｅＳｉＢ、ＣｏＳｉＢ等が挙げられる。

【００１６】また、磁性層は、歪による検出感度を向上
させるため、磁気異方性を付与することが望ましい。磁
気異方性の方向は、歪の方向に対して平行でも垂直でも
構わない。また、素子は通常長方形状に形成され、磁気
異方性の方向はその幅方向でも長手方向でもよい。

【００１７】上述した磁性層に用いる前記磁性体は、単
独または組み合わせて使用することができる。磁性層は
通常の磁歪材料の作製法によって形成される。具体的に
は、液体急冷法・メッキ法・スパッタリング法等であ
る。なお、磁場中で作製することにより、磁気異方性を
付与することができる。

【００１８】また、導体層は、導電性を持つ金属材料か
ら成る。その比抵抗は低い方が望ましく、特に、磁性体
の比抵抗に対して１０倍以上低いことが望ましい。具体
的には、Ｃｕ、Ａｇ、Ａｕ、Ａｌ等の金属が挙げられ
る。これらの金属は、単独あるいは組み合わせて使用す
ることができる。導体層は通常の導電材料の作製法によ
って形成される。具体的には、メッキ法やスパッタリン
グ法等である。

【００１９】絶縁層は、磁性層と導体層を電気的に絶縁
するための絶縁体である。その比抵抗は高い方が望まし
く、特に、比抵抗が１×１０⁶Ω・ｃｍ以上が望まし
い。具体的には、ＳｉＯ₂、Ａｌ₂Ｏ₃等が挙げられる。
前記の絶縁体は、単独または組み合わせて使用すること
ができる。

【００２０】本発明の歪検出素子は、上記歪検出素子単
独でも使用できるが、上記歪検出素子を２つまたは４つ
で構成し電気的ブリッジ構成を配置して、零点ドリフト
や零点温度特性を改善することができる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。

【００２２】「作製」図１に基づいて、本実施形態に係
る歪検出素子の作製について説明する。まず、図１
（ａ）に示すように、起歪体である基板（例えばガラス
基板）１を用意する。そして、この基板１の上面に、図
１（ｂ）に示すように、スパッタリング法により、６×
１０^-6の負磁歪を有するＣｏ₇₃Ｓｉ₁₂Ｂ₁₅から成る磁性
層２（膜厚：２μｍ）をメタルマスクを介して形成す
る。

【００２３】次に、図１（ｃ）に示すように、スパッタ
法によりＣｕから成る導体層３（膜厚：３μｍ）をメタ
ルマスクを介して形成する。そして、図１（ｄ）に示す
ように、スパッタリング法によりＣｏ₇₃Ｓｉ₁₂Ｂ₁₅から
成る磁性層４（膜厚：２μｍ）をメタルマスクを介して
形成する。

【００２４】これによって、導体層３を磁性層２，４で
取り囲んだ形の検出素子部が基板１上に形成される。な
お、磁性層２，４の形成にあたっては、磁場中でのスパ
ッタリングを実施して、素子の幅方向に一軸性の磁気異
方性を付与している。

【００２５】図２は、図１（ｄ）を上面側から見た図で
ある。このように、歪を検知する磁性層２／導体層３／
磁性層４の検出素子部の両側には電極パッド部５が設け
られている。この電極パッド部５は、導体層３と一緒に
形成することができるが、磁性層２の端部において、段
差が生じるため、この部分について別の導電材で形成す
ることもできる。

【００２６】この歪検出素子の代表的寸法は、磁性層
２，４幅：０．５ｍｍ、磁性層２，４長：４ｍｍ、導体
層３幅：０．１ｍｍ、導体層３長：５ｍｍ、電極パッド
部５幅：５ｍｍ、電極パッド部５長：５ｍｍである。ま
た、磁性層２，４の厚みはそれぞれ２μｍ、導体層３の
厚みは３μｍである。

【００２７】その後、電極パッド部５へのはんだ付けを
行い、歪検出素子作製の工程を終了する。

【００２８】そして、この歪検出素子を使用する場合に
は、基板１に対し検出したい力が印加され、基板１の歪
を検出する。このために、一対の電極パッド部５に所定
の高周波源を接続し、一対の電極パッド部５間のインピ
ーダンスを計測する。そして、予め基板１の歪量と、イ
ンピーダンス変化の関係を求めておくことによって、計
測したインピーダンス変化から基板１の歪量を計測する
ことができ、計測した歪量に基づいて圧力等を検出する
ことができる。

【００２９】「評価」歪検出素子の評価は、素子に歪を
印加するためのマイクロメータと高周波インピーダンス
を検出するためのインピーダンスアナライザを使用して
行った。すなわち、図３に示すように、基板１の一端を
試料固定治具１０に固定した。そして、他端側をマイク
ロメータにより歪を印加した。また、高周波源１１によ
り、素子に所定の高周波を印加した。そして、インピー
ダンスアナライザにより、素子のインピーダンスを検出
した。また、歪は、基板１の裏面に貼り付けられた歪ゲ
ージ１２で校正した。インピーダンス：Ｚは５ＭＨｚで
の値を測定し、歪が０のときのインピーダンスをＺ₀と
して、インピーダンス変化率Ｚ／Ｚ₀で評価した。

【００３０】図４は、上記実施例品１の歪に対するイン
ピーダンス変化率を示した特性図である。図から、素子
に圧縮歪を印加するとインピーダンスは増大することが
わかる。この傾きがゲージ率に相当するものである。こ
の特性は非線形であるので、０〜９×１０^-4の歪に対す
る平均のインピーダンス変化率である平均ゲージ率：Ｇ
aveと最大の傾きである最大ゲージ率：Ｇmaxで評価し
た。

【００３１】また、上記実施例品１の他に、上記実施例
品１と同一構造を有し磁性層２，４の材料を５×１０^-5
の正磁歪材料であるＦｅ₇₈Ｓｉ₉Ｂ₁₃に変えた実施例品
２、および上記実施例品１と同一構造を有し磁性層２，
４と導体層３の間に膜厚２μｍのＳｉＯ₂の絶縁層を介
在させた実施例品３について実施した。なお、実施例品
３の構成を図５に示す。このように、導体層３の周囲に
絶縁層６が配置されている。また、上記実施例品１と同
一構造を有しＣｏ₇₃Ｓｉ₁₂Ｂ₁₅から成る磁性層単層膜の
みを使用した比較例品１とシリコンの半導体歪ゲージを
使用した比較例品２についても同一の評価を実施した。

【００３２】評価結果を表１に示す。

【００３３】

【表１】 表１から、実施例品は比較例品と比較して、高い平均ゲ
ージ率・最大ゲージ率を有する。この原因は、実施例品
はピエゾ抵抗効果よりも変化率の高い逆磁歪効果を利用
した歪検出素子であることと、磁性層と導体層の積層化
による素子の低抵抗化により５ＭＨｚの周波数でも歪に
よるインピーダンス変化を効率よく検出したことによ
る。

【００３４】以上説明したように、本実施例の歪検出素
子は、磁性層と導体層を積層化しているので、従来のも
のに比べて簡便な回路で測定可能な周波数領域でも歪に
よるインピーダンス変化率を高くすることができるた
め、歪検出の性能を格段に向上させることができる。

【００３５】なお、インピーダンスアナライザにおいて
は、４端子法により、インピーダンスとして、インピー
ダンス：Ｚ（Ω）の他、インダクタンス：Ｌ（ｎＨ）、
抵抗：Ｒも計測できる。実際に、これらを別々に計測し
たところ、実施例品では、インピーダンス：Ｚ（Ω）、
インダクタンス：Ｌ（ｎＨ）、抵抗：Ｒのすべてにおい
て、歪に対し十分大きな変化が得られた。

【００３６】また、本評価においては、素子に対し、そ
の長手方向（電流方向）における圧縮歪または引っ張り
歪を印加してインピーダンス変化を測定した。そして、
磁性層の磁化容易軸は、素子の幅方向（電流方向と直交
する方向）とした。しかし、磁化容易軸の方向を素子の
長手方向（電流方向と平行な方向）としても、歪に対
し、十分なインピーダンス変化が得られた。

【００３７】さらに、素子に印加する高周波の周波数を
１〜１５ＭＨｚの範囲で変化させたところ、実施例品に
おいてはそのいずれにおいても十分な特性が得られた。
一般的に周波数が高いほど歪に対するインピーダンスの
変化率が大きい傾向が得られた。

【００３８】ここで、歪インダクタンス特性は、歪によ
る透磁率変化を反映したものであると考えられる。一
方、歪抵抗特性もインダクタンス特性と同様な変化を示
している。これは、磁性層（磁歪層）の透磁率変化によ
る高周波の表皮効果における導体層の表皮厚さの変化に
よると考えられる。また、これら透磁率変化の原因は、
次のように考えられる。例えば、磁性層がＣｏＳｉＢで
あれば、これは負磁歪材料であり、長手方向に圧縮歪を
印加すると逆磁歪効果により磁化の方向が幅方向から長
手方向に回転する。これによって、透磁率が上昇し、長
手方向に磁化の方向がそろった歪値で透磁率が最大にな
る。さらに、圧縮歪を印加すると、磁化の方向は素子の
面内で垂直な方向に回転し透磁率が低下する。

【００３９】

【発明の効果】以上説明したように、本発明によれば、
基板の歪による磁性層（磁歪材料）の高周波におけるイ
ンピーダンス変化として検出する。特に、本発明の素子
によれば、磁性層（磁歪材料）と導体層（導電材料）を
積層化することで、低周波数域、例えば０．１〜１０Ｍ
Ｈｚにおいてのインピーダンス変化を高いゲージ率（歪
に対するインピーダンス変化率）でもって、高感度に検
出することができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態の素子の作製を示す断面
図である。

【図２】 図１の素子の構成を示す斜視図である。

【図３】 評価のための構成を示す図である。

【図４】 実施例品１の歪−インピーダンス特性図であ
る。

【図５】 他の実施形態の構成を示す斜視図である。

【符号の説明】

１ 基板、２，４ ＣｏＳｉＢ膜（本発明でいう磁性
層）、３ 導体層、５電極パッド部。

フロントページの続き Ｆターム(参考） 2F055 AA39 AA40 CC12 DD01 EE11 EE29 FF11 GG32 GG33 2F063 CA34 CA40 EA20 EC03 EC05 EC20 EC21 EC25 EC27 EC28 GA56 LA27

Claims (3)

【特許請求の範囲】
1. 【請求項１】 高周波電源からの高周波電流が供給さ
   れ、外部歪をインピーダンス変化として検出する歪検出
   素子であって、 歪を検知する基板と、 この基板上に積層形成された磁歪材料からなる磁性層
   と、導電材料からなる導体層とを含む検出素子部と、 を有することを特徴とする歪検出素子。
2. 【請求項２】 請求項１に記載の素子において、 前記検出素子部は、磁性層、導体層、磁性層をこの順番
   で基板上に形成したサンドイッチ構造を有することを特
   徴とする歪検出素子。
3. 【請求項３】 請求項２に記載の素子において、 磁性層と導体層の間には、絶縁材料からなる絶縁層が配
   置されていることを特徴とする歪検出素子。