JP4966890B2

JP4966890B2 - 半導体装置およびその製造方法

Info

Publication number: JP4966890B2
Application number: JP2008045266A
Authority: JP
Inventors: 哲也藤谷
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-02-26
Filing date: 2008-02-26
Publication date: 2012-07-04
Anticipated expiration: 2028-02-26
Also published as: JP2009206214A

Description

本発明は、電子素子がダイボンドによって基板に搭載される半導体装置およびその製造方法に関する。

図９は、従来の技術の半導体装置１の構成を示す断面図である。半導体装置１は、サブストレート基板２に半導体チップ３が実装されて構成される。半導体チップ３は、２つの電極４ａ，４ｂを備える。それぞれの電極４ａ，４ｂは、サブストレート基板２に設けられる電極パターン５ａ，５ｂと個別にダイボンド接続される。ダイボンド接続には、ろう材が用いられる。サブストレート基板２には、前記ろう材から成り、半導体チップ３をサブストレート基板２に固定する基板固定部６ａ，６ｂが形成される（たとえば特許文献１参照）。

特開２００４−３１９９１５号公報

半導体チップ３が備える複数の電極４ａ，４ｂをサブストレート基板２に設けられる複数の電極パターン５ａ，５ｂにダイボンド接続する場合、ろう材の特性、量およびダイボンド条件のばらつき等によって、ダイボンド時にろう材が不所望に広がって、基板固定部６ａ，６ｂが広がったろう材から成る連結部６ｃによって連結されてしまって、サブストレート基板２に設けられる電極パターン５ａ，５ｂがショートすることがある。

したがって本発明の目的は、電子素子と基板との電気的な接続の信頼性が高く、歩留まりを向上させることができる半導体装置およびその製造方法を提供することである。

本発明は、複数の電極を備える電子素子であって、少なくとも２つの発光部を備え、各発光部の間に凹所が形成される電子素子と、
前記電子素子の複数の電極のうち、少なくとも２つ以上の電極にそれぞれ個別に臨んで設けられる複数の接続部を備える基板と、
ろう材から成り、前記電極とこの電極に臨む前記接続部とを電気的に接続して、前記電子素子を前記基板に固定する複数の接続固定部と、
電気絶縁性を有し、前記基板の表面部のうち相互に隣接する前記接続部の間の部分から前記電子素子に向かって立設し、前記接続固定部の間に設けられる隔壁部であって、前記接続固定部の近傍に個別に設けられる隔壁部と、
前記接続固定部の周囲に設けられて前記基板の表面部から立設し、前記電子素子に接触して、前記電子素子と前記基板との相対的な位置決めを行う第２隔壁部とを含み、
前記隔壁部は、前記各発光部間の光を遮断する遮光性を有し、前記発光部の間において、前記電子素子の凹所に、接触することなく嵌り込むことで、各発光部間の光を遮断することを特徴とする半導体装置である。

また本発明は、前記電子素子が備える全ての電極は、前記基板の接続部に接続されることを特徴とする。

また本発明は、複数の電極を備える電子素子であって、少なくとも２つの発光部を備え、各発光部の間に凹所が形成される電子素子と、前記電子素子の複数の電極のうち、少なくとも２つ以上の電極にそれぞれ個別に臨んで設けられる複数の接続部を備える基板とを、ダイボンドによって接続する半導体装置の製造方法であって、
前記基板の表面部のうち相互に隣接する前記接続部の間の部分から立設し、電気絶縁性を有する隔壁部を形成するとともに、各接続部の周囲に前記電子素子の外形に対応する第２隔壁部を形成する隔壁部形成工程と、
前記隔壁部によって隔てられた領域で、前記各接続部にろう材をそれぞれ供給するろう材供給工程と、
前記第２隔壁部を用いて前記電子素子を位置決めして、前記接続部に電子素子の電極を臨ませて、ろう材によって前記電極と前記接続部とを電気的に接続し、このろう材を、前記電子素子を前記基板に固定する複数の接続固定部とする接続工程とを含み、
前記隔壁部は、前記接続固定部の近傍に個別に設けられ、かつ、前記各発光部間の光を遮断する遮光性を有し、前記発光部の間において、前記電子素子の凹所に、接触することなく嵌り込むことで、各発光部間の光を遮断することを特徴とする半導体装置の製造方法である。

また本発明は、前記接続工程では、前記電子素子の形状と、前記隔壁部の形状とに基づいて、前記電子素子および前記基板の組合せと、搭載すべき方向の照合を行った後、前記電極と前記接続部とを電気的に接続することを特徴とする。

本発明によれば、電子素子の電極および基板の前記電極に臨む接続部とは、ろう材によってダイボンド接続される。ろう材は、接続固定部を形成して、電子素子を基板に固定する。基板の表面部うち相互に隣接する前記接続部の間の部分から電子素子に向かって立設する隔壁部が、接続固定部の間に設けられるので、各接続固定部の接触を防止することができる。したがって、各接続部間の電気絶縁を確保することができるので、電子素子と基板との電気的な接続の信頼性を向上させることができ、品質、性能および歩留まりが向上された半導体装置を実現することができる。

本発明によれば、基板の表面部うち相互に隣接する接続部の間の部分から立設し、電気絶縁性を有する隔壁部を形成しておいてから、隔壁部によって隔てられた領域で、各接続部にろう材をそれぞれ供給するので、隔壁部によってろう材の広がりを抑えることができる。したがって、隣接する接続部がろう材によって接続されてしまうことを抑制して、各接続部間の電気絶縁を確保することができるので、電子素子と基板との電気的な接続の信頼性を向上させることができ、品質、性能および歩留まりが向上された半導体装置を実現することができる。

図１は、本発明の実施の一形態の半導体装置１０の構成を示す断面図である。図２は、図１の切断面線ＩＩ−ＩＩから見た半導体装置１０の断面図である。半導体装置１０は、電子素子である半導体チップ１１と、基板であるサブストレート基板１２と、接続固定部１３と、隔壁部１４とを含んで構成される。

半導体チップ１１は、複数の電極を有し、本実施の形態では第１および第２電極１５ａ，１５ｂを備える。第１および第２電極１５ａ，１５ｂは、半導体チップ１１のサブストレート基板１２に臨む表面部に設けられる。第１および第２電極１５ａ，１５ｂが設けられる表面部は平面に形成されており、第１および第２電極１５ａ，１５ｂは同様の形状および大きさに形成されている。半導体チップ１１は、たとえばＬＥＤ（Light Emitting
Diode）または半導体レーザなどの発光素子、集積回路（ＩＣ）チップなどによって実現される。

サブストレート基板１２は、電気絶縁性を有する基材１６と、複数の接続部とを有し、本実施の形態では第１および第２接続部１７ａ，１７ｂとを備える。第１および第２接続部１７ａ，１７ｂは、基材１６の表面部に設けられ、第１および第２電極１５ａ，１５ｂにそれぞれ個別に臨んで設けられる。基材１６の第１および第２接続部１７ａ，１７ｂが設けられる表面部は平面に形成されており、第１および第２接続部１７ａ，１７ｂは同様の形状および大きさに形成されている。本実施の形態では、第１および第２電極１５ａ，１５ｂと、第１および第２接続部１７ａ，１７ｂとは、同様の形状および大きさに形成されている。また第１および第２電極１５ａ，１５ｂと、第１および第２接続部１７ａ，１７ｂとは、本実施の形態では平面形状が矩形状に形成されるが、円形状、楕円形状などの他の形状であってもよい。第１および第２接続部１７ａ，１７ｂは、導電性を有し、基材１６の表面部または内部に設けられている図示しない配線部に接続される。

接続固定部１３は、ろう材から成り、半導体チップ１１の第１および第２電極１５ａ，１５ｂと、この第１および第２電極１５ａ，１５ｂに臨む第１および第２接続部１７ａ，１７ｂとそれぞれ接続して、半導体チップ１１をサブストレート基板１２に固定する。以後、第１電極１５ａと第１接続部１７ａとを接続する接続固定部１３を第１接続固定部１３ａと記載し、第２電極１５ｂと第２接続部１７ｂとを接続する接続固定部１３を第２接続固定部１３ｂと記載する場合がある。第１および第２接続固定部１３ａ，１３ｂは、それぞれ第１および第２接続部１７ａ，１７ｂを覆って形成されている。第１および第２電極１５ａ，１５ｂと、第１および第２接続部１７ａ，１７ｂとの間には、それぞれ第１および第２接続固定部１３ａ，１３ｂが介在されている。ろう材は、たとえばＰｂ−Ｓｎ系の半田によって実現される。

隔壁部１４は、電気絶縁性を有し、たとえば合成樹脂によって形成される。隔壁部１４は、サブストレート基板１２の表面部うち相互に隣接する第１および第２接続部１７ａ，１７ｂの間の部分から半導体チップ１１に向かって立設し、第１および第２接続固定部１３ａ，１３ｂの間に設けられる。隔壁部１４は、サブストレート基板１２から半導体チップ１１に向かう方向で、第１および第２接続固定部１３ａ，１３ｂよりもサブストレート基板１２から離反する位置まで延びて形成されている。半導体チップ１１の表面部のうち、第１および第２電極１５ａ，１５ｂの間で、前記隔壁部１４に臨む部分には凹所が形成され、この凹所に隔壁部１４の半導体チップ１１側の端部が配置される。隔壁部１４の半導体チップ１１に臨む端部は、半導体チップ１１には接触せず、わずかに離間する。

隔壁部１４は、第１および第２接続部１７ａ，１７ｂからそれぞれ離間して設けられる。また隔壁部１４は、第１および第２接続固定部１３ａ，１３ｂに挟まれる領域の外方にわたって延在して設けられ、すなわち隔壁部１４ｂの、前記第１および第２接続部１７ａ，１７ｂが離間する方向と、立設する方向とに垂直な延在方向の幅Ｗ１は、第１および第２接続固定部１３ａ，１３ｂの前記延在方向に沿う幅Ｗ２よりも長くなるように形成されている。

図３は、半導体装置１０の製造方法における製造手順を示すフローチャートである。まずサブストレート基板１２と、半導体チップ１１を用意して、製造手順を開始すると、ステップｓ０からステップｓ１の隔壁部形成工程に移る。ステップｓ１では、サブストレート基板１２に隔壁部１４を形成する。サブストレート基板１２の一表面部に樹脂材料を塗布して、樹脂層を形成し、この樹脂層に積層してレジストマスクを形成して、エッチングによって隔壁部１４を形成する部分を除くことによって、隔壁部１４を形成することができる。

次にステップｓ２のろう材供給工程に移り、ステップｓ２では、窒素（Ｎ_２）ガス雰囲気中において、隔壁部１４によって隔てられた領域で、第１および第２接続部１７ａ，１７ｂにろう材をそれぞれ供給する。この工程では、ペースト状のろう材を充填したシリンジのノズルから、第１および第２接続部１７ａ，１７ｂのそれぞれにろう材を供給する。

次にステップｓ３の接続工程に移り、コレットを用いて半導体チップ１１を保持し、第１および第２電極１５ａ，１５ｂをそれぞれ第１および第２接続部１７ａ，１７ｂに対向させて、半導体チップ１１をサブストレート基板１２に乗載し、第１および第２電極１５ａ，１５ｂは、第１および第２接続部１７ａ，１７ｂのそれぞれに供給されているろう材に接触させる。サブストレート基板１２は、窒素（Ｎ_２）ガス雰囲気中において加熱装置によって予め定める温度に加熱され、これによってろう材が溶融して第１および第２接続部１７ａ，１７ｂおよび第１および第２電極１５ａ，１５ｂと接合され、第１および第２接続固定部１３ａ，１３ｂが形成される。ステップｓ３が終了すると、処理手順をステップｓ４に移り、終了する。以上の製造手順によって、上述した半導体装置１０を製造することができる。

以上のように本実施の形態の半導体装置１０では、隔壁部１４が、第１および第２接続固定部１３ａ，１３ｂの間に設けられるので、第１および第２接続固定部１３ａ，１３ｂの接触を防止することができる。したがって、第１および第２接続固定部１３ａ，１３ｂ間の電気絶縁を確保することができる。また本実施の形態の半導体装置の製造方法では、電気絶縁性を有する隔壁部１４を形成しておいてから、隔壁部１４によって隔てられた領域で、第１および第２接続部１７ａ，１７ｂにろう材をそれぞれ供給するので、隔壁部１４によってろう材の広がりを抑えることができる。したがって、隣接する第１および第２接続部１７ａ，１７ｂがろう材によって接続されてしまうことを抑制することができる。

したがって、半導体チップ１１とサブストレート基板１２との電気的な接続の信頼性を向上させることができ、品質、性能および歩留まりが向上された半導体装置１０を実現することができる。

図４は、本発明の実施の他の形態の半導体装置２０の構成を示す断面図である。本実施の形態の半導体装置２０は、前述した図１および２に示す実施の形態の半導体装置１０と類似しており、本実施の形態の構成で、前述した半導体装置１０に対応する構成と同一の参照符号を付し、異なる構成についてだけ説明し、同様の構成については説明を省略する。半導体装置２０は、半導体チップ１１と、サブストレート基板１２と、接続固定部１３と、２つの隔壁部１４ａ，１４ｂとを含んで構成される。本実施の形態の半導体チップ１１は、前述の実施の形態よりも第１および第２電極１５ａ，１５ｂが離間して設けられており、これに伴って、サブストレート基板１２は、前述の実施の形態よりも第１および第２接続部１７ａ，１７ｂが離間して設けられている。

本実施の形態では、第１および第２接続固定部１３ａ，１３ｂの間に隔壁部１４ａ，１４ｂが設けられる。隔壁部１４ａ，１４ｂは、第１および第２接続固定部１３ａ，１３ｂの近傍に個別に設けられ、また互いに離間して設けられる。

半導体装置２０の構成と、半導体装置１０の構成とは、基本的には隔壁部の数が異なるのみであり、隔壁部１４ａ，１４ｂは、前述の半導体装置１０の隔壁部形成工程において、隔壁部１４ａ，１４ｂを形成するためのレジストマスクを用いることによって形成することができる。半導体装置３０のその他の製造手順は、半導体装置１０の製造手順と同様であるので説明を省略する。隔壁部１４ａ，１４ｂは、前述した隔壁部１４と同様の大きさに形成される。

本実施の形態の半導体装置２０では、前記実施の形態の半導体装置１０と同様の効果を達成することができる。また本実施の形態のように、半導体チップ１１に設けられる第１および第２電極１５ａ，１５ｂの間隔が広い場合は、隔壁部の幅を広げずに、複数の隔壁部を、間隔を空けて配置し、第１および第２接続固定部１３ａ，１３ｂの近傍に個別に設けることによって、隔壁部を形成するための材料の使用量および隔壁部の線膨張係数と、サブストレート基板１２の線膨張係数の相違によって生じる影響を最小限に抑えることが可能となる。

図５は、本発明の実施のさらに他の形態の半導体装置３０の構成を示す断面図である。図６は、半導体装置３０の構成を示す平面図である。実施の形態の半導体装置３０は、前述した図１および２に示す実施の形態の半導体装置１０と類似しており、本実施の形態の構成で、前述した半導体装置１０に対応する構成と同一の参照符号を付し、異なる構成についてだけ説明し、同様の構成については説明を省略する。半導体装置３０は、半導体チップ１１と、サブストレート基板１２と、接続固定部１３と、隔壁部１４と、第２隔壁部３１ａ，３１ｂとを含んで構成される。

第２隔壁部３１ａ，３１ｂは、第１および第２接続固定部１３ａ，１３ｂの周囲に設けられてサブストレート基板１２の表面部から立設し、半導体チップ１１に接触して、半導体チップ１１とサブストレート基板１２との相対的な位置決めを行う。第２隔壁部３１ａ，３１ｂは、半導体チップ１１の外形に対応し、すなわち外径寸法にあわせて形成される。第２隔壁部３１ａ，３１ｂは、半導体チップ１１の予め定める方向における両端部の外方から半導体チップ１１にそれぞれ接触して、半導体チップ１１の予め定める方向における位置決めを行う。本実施の形態では、隔壁部１４との間に第１接続固定部１３ａを挟む位置に第２隔壁部３１ａが設けられ、隔壁部１４との間に第２接続固定部１３ｂを挟む位置に第２隔壁部３１ｂが設けられる。第２隔壁部３１ａ，３１ｂは、隔壁部１４と同様の形状および大きさに形成され、延在方向の断面が台形上となっている。第２隔壁部３１ａ，３１ｂの側部は、半導体チップ１１の端部に接触し、これによって第２隔壁部３１ａ，３１ｂは、半導体チップ１１のサブストレート基板１２との間隔についても位置決めを行っている。

第２隔壁部３１ａ，３１ｂは、隔壁部１４と同様の材料によって形成される。第２隔壁部３１ａ，３１ｂは、半導体チップ１１の位置決めを行うだけでなく、製造工程において、ろう材の広がりを抑制する。

半導体装置３０は、半導体装置１０の構成に第２隔壁部３１ａ，３１ｂを付加したものであり、第２隔壁部３１ａ，３１ｂは、前述した半導体装置１０の隔壁部形成工程において、隔壁部１４とともに第２隔壁部３１ａ，３１ｂを形成するためのレジストマスクを用いてエッチングを行うことによって形成することができる。製造工程では、前述した第２隔壁部３１ａ，３１ｂを用いて、半導体チップ１１の位置決めを行う。コレットによって保持された半導体チップ１１は、カメラによって映し出された画像に表示される第２隔壁部３１ａ，３１ｂを目印としてロボットアームによって搬送される。半導体チップ１１は、第２隔壁部３１ａ，３１ｂに当接する位置まで搬送されて、第２隔壁部３１ａ，３１ｂによって位置決めが行われる。半導体装置３０のその他の製造手順は、半導体装置１０の製造手順と同様であるので説明を省略する。

本実施の形態の半導体装置３０では、前記実施の形態の半導体装置１０と同様の効果を達成することができる。さらに半導体チップ１１の外形寸法に合わせてサブストレート基板１２に第２隔壁部３１ａ，３１ｂを作りこむことで、ダイボンド時のアライメントに利用することが可能となる。第２隔壁部３１ａ，３１ｂは、隔壁部１４と同じプロセスで同時に形成することができるので、ダイボンド時のアライメント用の目印を別途設ける必要がなく、製造の工程の増加を抑制することができる。

本実施の形態では、第２隔壁部３１ａ，３１ｂは、分離して設けられているが、第１および第２接続部１７ａ，１７ｂを一体的に囲むように第２隔壁部を設けてもよく、隔壁部１４と第２隔壁部を一体的に形成する構成としてもよい。第２隔壁部を、隔壁部１４の延在方向の両端部側からも半導体チップ１１に接触するようにしておくと、半導体チップ１１のサブストレート基板１２に沿う方向の移動を確実に規制することができる。

また本発明の実施の他の形態の半導体装置の製造方法では、前述した各実施の形態の接続工程において、半導体チップ１１の形状と、隔壁部１４の形状とに基づいて、半導体チップおよびサブストレート基板１２の組合せと、搭載すべき方向の照合を行った後、第１および第２電極１５ａ，１５ｂと第１および第２接続部１７ａ，１７ｂとをそれぞれ電気的に接続してもよい。半導体チップ１１の形状を機種別にユニークな形にしておき、それぞれの半導体チップ１１の形状に対応させて、異なる形状の隔壁部１４を形成しておくことによって、工程での部品間違い、搭載方向の間違いを未然に防ぐことが可能となる。コレットによって保持された半導体チップ１１と、隔壁部１４とをカメラによって撮像して、撮像した画像から半導体チップ１１の外形状と、隔壁部１４との外形状とを抽出した外形状データと、データベースに予め記憶しておいた半導体チップの外形状および隔壁部の外形状のデータとをマイクロコンピュータによって比較して、半導体チップおよびサブストレート基板１２の組合せがあっているのか、および搭載すべき方向になっているのかを確認してから、ロボットアームによって半導体チップ１１を乗載する。これによって、半導体チップ１１が誤った基板に実装されたり、半導体チップ１１の搭載の方向が間違っていたりして歩留まりが低下してしまうことを抑制することができ、生産性を向上させることができる。

図７は、本発明の実施のさらに他の形態の半導体装置４０の構成を示す断面図である。本実施の形態の半導体装置２０は、前述した図１および２に示す実施の形態の半導体装置１０と類似しており、本実施の形態の構成で、前述した半導体装置１０に対応する構成と同一の参照符号を付し、異なる構成についてだけ説明し、同様の構成については説明を省略する。半導体装置３０は、半導体チップ１１と、サブストレート基板１２と、接続固定部１３と、隔壁部１４とを含んで構成される。

本実施の形態の半導体チップ１１は、複数の発光部４１ａ，４１ｂを備えている。半導体チップ１１は、たとえばモノシリック２波長半導体レーザ素子によって実現される。各発光部４１ａ，４１ｂの間には、サブストレート基板１２に臨んで凹所４２が形成されている。また各発光部４１ａ，４１ｂに対応して、第１および第２電極１５ａ，１５ｂがそれぞれ設けられている。また半導体チップ１１のサブストレート基板１２とは反対側の表面部には、ボンディングワイヤが接続されて、サブストレート基板１２の予め定める配線部に接続されている。

隔壁部１４は各発光部４１ａ，４１ｂ間の光を遮断する遮光性を有し、すなわち一方の発光部４１ａから発せられる光に対しても、かつ他方の発光部４１ｂから発せられる光に対しても遮光性を有する。発光部４１ａ，４１ｂは、サブストレート基板１２から略等しい距離に設けられている。隔壁部１４は、発光部４１ａ，４１ｂの間に設けられ、すなわち隔壁部１４の遊端部が前記凹所４２に配置され、発光部４１ａ，４１ｂよりもサブストレート基板１２から離反する位置まで延びている。これによって、一方の発光部４１ａから他方の発光部４１ｂに向かう光４３ａ、他方の発光部４１ｂから一方の発光部４１ａに向かう光４３ｂをそれぞれ遮断して、隣り合った発光部の漏洩光がお互いに干渉してしまうことを抑制することができる。

本実施の形態の半導体装置４０では、前記実施の形態の半導体装置１０と同様の効果を達成することができる。さらに発光部４１ａ，４１ｂを有する半導体チップ１１における漏洩光の干渉が抑制されるので、信頼性および品質の向上された発光装置を実現することができる。本実施の形態では、半導体チップ１１が備える発光部の数は２つであるが、発光部の数は３つ以上であってもよく、その場合には、それぞれの発光部の間に隔壁部１４を形成すればよい。

図８は、本発明の実施のさらに他の形態の半導体装置５０の構成を示す断面図である。本実施の形態の半導体装置５０は、前述した図１および２に示す実施の形態の半導体装置１０と類似しており、本実施の形態の構成で、前述した半導体装置１０に対応する構成と同一の参照符号を付し、異なる構成についてだけ説明し、同様の構成については説明を省略する。半導体装置５０は、半導体チップ１１と、サブストレート基板１２と、接続固定部１３と、隔壁部１４とを含んで構成される。

本実施の形態では、半導体チップ１１に備えられる全ての電極がダイボンドによってサブストレート基板１２の接続部に接続される。ここでは半導体チップ１１は、第１および第２電極１５ａ，１５ｂのみを有する。第１および第２電極１５ａ，１５ｂは、半導体チップ１１の予め定める方向の両端部に設けられる。本実施の形態では、半導体チップ１１のサブストレート基板１２に臨む表面部には凹所は形成されていないが、本実施の形態において前記実施の形態の半導体装置１０と同様の効果を達成することができ、さらに半導体チップ１１の全ての電極をダイボンド接続することで、ワイヤボンドが不要となり、製造工程における工程の簡素化および工程数の削減を図ることができ、生産性を向上させることができる。前述の各実施の形態においても、半導体チップ１１に備えられる全ての電極がダイボンドによってサブストレート基板１２の接続部に接続されていてもよい。

前述した各実施の形態では、電子素子に設けられる電極のうち、ダイボンドされる電極の数が２つの場合を示しているが、ダイボンドされる電極の数は３つ以上であってもよく、この場合にはサブストレート基板１２に設けられる接続部の数は、ダイボンドすべき電極の数と等しくなるように選ばれる。ダイボンドされる電極の数が３つ以上の場合であっても、各電極が接続固定部によって電気的に接続される接続部の間に、隔壁部１４がそれぞれ設けられることによって、ダイボンドされる電極の数が２つの場合と同様の効果を達成することができる。

また前述した各実施の形態では、電子素子は、半導体チップであるが、半導体チップに限らず、チップ抵抗素子などであってもよい。

本発明の実施の一形態の半導体装置１０の構成を示す断面図である。図１の切断面線ＩＩ−ＩＩから見た半導体装置１０の構成を示す断面図である。半導体装置１０の製造方法における製造手順を示すフローチャートである。本発明の実施の他の形態の半導体装置２０の構成を示す断面図である。本発明の実施のさらに他の形態の半導体装置３０の構成を示す断面図である。半導体装置３０の構成を示す平面図である。本発明の実施のさらに他の形態の半導体装置４０の構成を示す断面図である。本発明の実施のさらに他の形態の半導体装置５０の構成を示す断面図である。従来の技術の半導体装置１の構成を示す断面図である。

符号の説明

１０，２０，３０，４０，５０半導体装置
１１半導体チップ
１２サブストレート基板
１３接続固定部
１４隔壁部
１５電極
１６基材
１７第２接続部
３１第２隔壁部
４１発光部
４２凹所

Claims

複数の電極を備える電子素子であって、少なくとも２つの発光部を備え、各発光部の間に凹所が形成される電子素子と、
前記電子素子の複数の電極のうち、少なくとも２つ以上の電極にそれぞれ個別に臨んで設けられる複数の接続部を備える基板と、
ろう材から成り、前記電極とこの電極に臨む前記接続部とを電気的に接続して、前記電子素子を前記基板に固定する複数の接続固定部と、
電気絶縁性を有し、前記基板の表面部のうち相互に隣接する前記接続部の間の部分から前記電子素子に向かって立設し、前記接続固定部の間に設けられる隔壁部であって、前記接続固定部の近傍に個別に設けられる隔壁部と、
前記接続固定部の周囲に設けられて前記基板の表面部から立設し、前記電子素子に接触して、前記電子素子と前記基板との相対的な位置決めを行う第２隔壁部とを含み、
前記隔壁部は、前記各発光部間の光を遮断する遮光性を有し、前記発光部の間において、前記電子素子の凹所に、接触することなく嵌り込むことで、各発光部間の光を遮断することを特徴とする半導体装置。
前記電子素子が備える全ての電極は、前記基板の接続部に接続されることを特徴とする請求項１に記載の半導体装置。
複数の電極を備える電子素子であって、少なくとも２つの発光部を備え、各発光部の間に凹所が形成される電子素子と、前記電子素子の複数の電極のうち、少なくとも２つ以上の電極にそれぞれ個別に臨んで設けられる複数の接続部を備える基板とを、ダイボンドによって接続する半導体装置の製造方法であって、
前記基板の表面部のうち相互に隣接する前記接続部の間の部分から立設し、電気絶縁性を有する隔壁部を形成するとともに、各接続部の周囲に前記電子素子の外形に対応する第２隔壁部を形成する隔壁部形成工程と、
前記隔壁部によって隔てられた領域で、前記各接続部にろう材をそれぞれ供給するろう材供給工程と、
前記第２隔壁部を用いて前記電子素子を位置決めして、前記接続部に電子素子の電極を臨ませて、ろう材によって前記電極と前記接続部とを電気的に接続し、このろう材を、前記電子素子を前記基板に固定する複数の接続固定部とする接続工程とを含み、
前記隔壁部は、前記接続固定部の近傍に個別に設けられ、かつ、前記各発光部間の光を遮断する遮光性を有し、前記発光部の間において、前記電子素子の凹所に、接触することなく嵌り込むことで、各発光部間の光を遮断することを特徴とする半導体装置の製造方法。
前記接続工程では、前記電子素子の形状と、前記隔壁部の形状とに基づいて、前記電子素子および前記基板の組合せと、搭載すべき方向の照合を行った後、前記電極と前記接続部とを電気的に接続することを特徴とする請求項３に記載の半導体装置の製造方法。