JP4965067B2 - 表面凸凹構造によって向上した電荷移動度を有する有機薄膜トランジスタ - Google Patents

表面凸凹構造によって向上した電荷移動度を有する有機薄膜トランジスタ Download PDF

Info

Publication number
JP4965067B2
JP4965067B2 JP2004291174A JP2004291174A JP4965067B2 JP 4965067 B2 JP4965067 B2 JP 4965067B2 JP 2004291174 A JP2004291174 A JP 2004291174A JP 2004291174 A JP2004291174 A JP 2004291174A JP 4965067 B2 JP4965067 B2 JP 4965067B2
Authority
JP
Japan
Prior art keywords
organic
thin film
film transistor
organic thin
uneven structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004291174A
Other languages
English (en)
Other versions
JP2005117042A (ja
Inventor
重 漢 愼
國 ▲みん▼ 韓
銀 美 徐
エフゲニー バルマトーフ
バレリー シバエフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005117042A publication Critical patent/JP2005117042A/ja
Application granted granted Critical
Publication of JP4965067B2 publication Critical patent/JP4965067B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115Polyfluorene; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/151Copolymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、表面凸凹構造によって向上した電荷移動度を有する有機薄膜トランジスタに関し、より詳しくは、基板、ゲート電極、有機絶縁層、有機半導体活性層及びソース/ドレイン電極を含む有機薄膜トランジスタにおいて、前記有機絶縁層と有機半導体活性層との界面に表面凸凹構造が形成されたことを特徴とする有機薄膜トランジスタに関する。
最近、機能性電子素子や光素子などの広範囲な分野において、新しい電気電子材料として、繊維またはフィルム状への成形が容易で、柔軟で、伝導性と安価の生産比を理由として高分子材料に対する研究が活発に行われている。このような伝導性高分子を用いた素子の中でも、有機物を活性層として用いる有機薄膜トランジスタ(organic thin film transistor、以下「有機TFT」という)に関する研究は、1980年以後から始まり、近年には全世界で多くの研究が行われている。現在、有機TFTは、能動型ディスプレイの駆動素子、スマートカード(smart card)及びインベントリータグ(inventory tag)用プラスチックチップへの活用が予想されている。このような有機TFTの性能は、電荷移動度、点滅比、スレッショルド電圧、サブスレッショルド電圧(Sub−threshold Voltage)などで評価しており、ペンタセンなどを有機活性層として用いる場合、有機TFTの性能はα−SiTFTに接近する程度に多くの進展を見せている。
有機TFTで使用している有機絶縁膜としては、ポリイミド、BCB(benzocyclobutene)、フォトアクリル(Photoacryl)などの有機物質が用いられているが、無機絶縁膜を代替する程度の素子特性は示していない実情である。最近、有機TFTが液晶表示素子だけでなく有機EL(electroluminescent)を用いたフレキシブルディスプレイ(flexible display)駆動素子まで応用されることにより、10cm/V−sec以上の電荷移動度が要求されており、製作方法においてもプラスチック基板にオールプリンディング(all printing)またはオールスピンオン(all spin on)方式を用いる湿式方式が研究されている。このために、有機絶縁膜は、工程が簡単であるうえ、有機活性層の形成に有利な条件を提供することにより、無機絶縁膜に代えて素子へ適用する際に有機絶縁膜のグレーンサイズ(grain size)を増加させて素子の移動度を増加させることが可能な有機絶縁体の研究が活発に行われている。現在1〜5cm/V−sec程度の電荷移動度が報告されているが、一般に、これらの有機絶縁膜の場合、誘電率が3〜4程度であり、−30〜50V程度の高い駆動電圧と−15〜20V程度の高いスレッショルド電圧が要求される。これと関連して有機絶縁体の誘電率を高めてこのような問題を解決しようとする試みがあるが、具体的に、有機絶縁体の誘電定数を高めるための方法として、強誘電体セラミック(ferro−electric ceramic)粒子を絶縁ポリマーに分散させるか(特許文献1参照)、高誘電定数を有する有機金属を絶縁ポリマーと混合して使用する。ところが、このような場合、セラミック粒子が有機活性層の形成に影響を及ぼして電荷移動度が低くなるか、或いは漏れ電流が大きくなって付加的な有機絶縁体を使用するなどの問題をもっている。従って、電気絶縁性に優れ且つ有機半導体の配列を増加させる有機絶縁体の開発が必須的である。
米国特許第6,586,791号明細書
本発明は、従来の技術のかかる問題点を解決するためのもので、その目的は、有機絶縁層と有機半導体活性層間の界面に表面凸凹構造を形成し、有機TFTの電気的特性、特に電荷移動度を向上させた有機薄膜トランジスタを提供することにある。
本発明の他の目的は、表面凸凹構造を有する有機絶縁層の製造方法を提供することにある。
上記目的を達成するために、本発明の一特徴は、基板、ゲート電極、有機絶縁層、有機半導体活性層及びソース/ドレイン電極を含む有機薄膜トランジスタにおいて、前記有機絶縁層と有機半導体活性層間の界面間に表面凸凹構造が形成されたことを特徴とする有機薄膜トランジスタを提供する。
本発明の他の特徴は、有機絶縁高分子をフィルム状に形成した後、少なくとも一つ以上の特定の波長を有する光源から、一定の周期を有する干渉パターンで光を入射させて、補強干渉に露光された領域と相殺干渉に露光された部分間に幾何学的高さの差を設けることにより、表面凸凹構造を形成することを特徴とする有機絶縁層の製造方法を提供する。
本発明の有機薄膜トランジスタの場合、使用される有機絶縁膜素子に関係なく、有機薄膜トランジスタの電気的特性を向上させることが可能な容易且つ効率的な方法を提供することができる。
以下、本発明をより詳細に説明する。
図1は一般的な有機TFT構造を示す断面図、図2は本発明に係る有機TFT構造を示す断面図である。図1及び図2において、有機TFTは、ゲート絶縁層101、有機半導体活性層102、基板103、ゲート電極104、ソース/ドレイン電極105を含む。図2に示されるように、本発明の有機TFTは、有機絶縁層と有機半導体活性層との間に表面凸凹構造が形成されることを特徴とする。ところが、図2は一つの好適な具現例に過ぎず、本発明の目的を阻害しない範囲内で様々な構造の有機TFTに本発明の適用が可能である。
前記有機絶縁層の表面凸凹構造は、一般に知られている機械的摩擦(rubbing)を用いて格子を形成する方法、静電気力による分極(Poling)を用いて格子を形成する方法、干渉光を用いて格子を形成する方法(Surface Relief Grating、以下「SRG」という)、フォトリソグラフィ(Photolithography)によって格子を形成する方法、鋳型との接触によって格子を形成する方法(Imprinting or Embossing)などを使用することができる。
以下、SRGを用いた表面凸凹構造の形成方法を具体的に説明する。ところが、本発明の技術的範囲がこれらに制限されるのではない。
図3はSRGによって表面凸凹構造を形成する方法の一例を示す図であって、基板上に有機絶縁層を形成した後、有機絶縁体として用いた高分子物質の物理的或いは化学的反応を誘発することが可能な波長の光を含むレーザを干渉計によって露光させることにより、凸凹構造が形成される。より具体的には、レーザ1からのビームは、ビームスプリッタ2を介して2本のビームに分けられ、それぞれのビームは、ミラー3で反射され、対物レンズとピンホールを含む空間フィルム6を通過しながらその大きさが拡張される。拡張されたビームの最終の大きさと強さは初期レーザの強さと対物レンズの選択によって調節できる。拡張された2本のビームは照準レンズ7によって平行なビームに作られる。2本の平行なビームの交差面には試料ガラス基板8が配置される。前記ガラス基板8は、ガラス基板に垂直な軸を中心として360°回転可能な回転ステージ9に接合されている。高分子薄膜の接着性と後続エッチング工程時の容易性のために、ガラス基板の表面には予めSiO薄膜がコートされていることが好ましい。ガラス基板に入射する2本のビームの入射角度(θ)はブラッグの法則(Bragg’s law)によって0〜90°に調節可能である。また、このような2本の平行ビームの強さは、1/2波長板(half−wave plate)または1/4波長板(quarter−wave plate)4を用いて調節することができ、ビームの偏光は、偏光器5を用いて変化させることができる。それぞれ平行な2本のビームが形成する補強/相殺干渉は三角関数形(sine profile)の光の強さ分布を示す。
一定の同一波長(λ)を有する2本の入射ビームが成す干渉の周期(Λ)はブラッグの法則に基づいて次の関係式を有し、本発明において、Λは最終ディスプレイの発光波長より小さい値を有するように選択される:
2Λ sinθ=λ
露光によってΛの間隔周期を有する1次元の格子パターンが有機絶縁層の表面に形成される。
このような露光工程後、有機絶縁層の表面凸凹構造を安定化させるために、一定の波長を有する光に露出させるか、或いは一定の温度で一定時間加熱、冷却することができる。
本発明において形成された表面凸凹構造の有機絶縁層は、隣り合って形成されたソース/ドレイン電極が一定の方向を示すとき、有機TFTの電気的性能の向上効果を極大化することができる。具体的には、表面凸凹構造の長軸方向が電荷のソース電極とドレイン電極間の最短移動方向であるチャネル長方向と互いに平行に形成される場合に好ましい。
本発明の有機絶縁層に用いられる物質としては、ポリオレフィン、ポリビニール、ポリ(メタ)アクリル、ポリスチレン、ポリウレタン、ポリイミドまたはこれらの誘導体からなる群より選択された高分子を例として挙げることができる。ここで、ポリ(メタ)アクリルとは、ポリアクリル及びポリメタクリルの高分子を意味する。SRG方法を用いて有機絶縁層を形成する場合には、主鎖または側鎖に、下記化学式1で表わされる光異性化反応(photoisomerization)、光架橋化反応(photocrosslinking)または光重合反応(photopolymerization)を生じさせる作用基が含まれた少なくとも一つの高分子を用いることが好ましい。
前記作用基の中でも、光異性化反応または2+2光環生成反応(photo−induced cycloaddition)を起こす作用基の例としては、スチルベン、ブタジエン、ジベンゾイルエテン、ロドプシン、アゾベンゼンなどの作用基が有用であり、特にアゾベンゼン単位(azobenzen moiety)が含まれた高分子の場合、特定波長の光原が一定の周期を有する干渉パターンで入射する場合、補強干渉に露光された領域と相殺干渉に露光された部分間に幾何学的高さの差を設ける特性を持っているため、SRGを用いた表面凸凹構造形成の際により好ましい。
さらに、形成された表面凸凹構造の有機絶縁層の構造安定化のために、光または熱によってラジカル重合反応または光開環重合反応を生じさせる作用基を含むことができる。
本発明において、有機絶縁層は、ディップコーティング(dip coating)、スピンコーティング(spin coating)、プリンティング(printing)、スプレーコーティング(spray coating)、ロールコーティング(roll coating)などの一般的な湿式工程によって形成される。
本発明の有機TFTにおいて、有機半導体活性層は、通常用いられる物質を使用することができ、具体的には、ペンタセン(pentacene)、銅フタロシアニン(copper phthalocyanine)、ポリチオフェン(polythiophene)、ポリアニリン(polyaniline)、ポリアセチレン(polyacetylene)、ポリピロール(polypyrrole)、ポリフェニレンビニレン(polyphenylene vinylene)またはこれらの誘導体を使用することができるが、これに限定されない。
ゲート及びソース/ドレイン電極としては、通常用いられる金属または伝導性高分子が使用でき、具体的には、金(Au)、銀(Ag)、アルミニウム(Al)、ニッケル(Ni)、インジウム錫酸化物(ITO)、ポリチオフェン(polythiophene)、ポリアニリン(polyaniline)、ポリアセチレン(polyacetylene)、ポリピロール(polypyrrole)、ポリフェニレンビニレン(polyphenylene vinylene)、PEDOT(ポリエチレンジオキシチオフェン;polyethylenedioxythiophene)/PSS(ポリスチレンスルフォネート;polystyrensulfonate)などを使用することができるが、これに限定されない。
基板はガラスまたはプラスチックからなることが好ましい。
以下、実施例によって本発明をより詳細に説明する。ところが、これらの実施例は説明の目的のためのもので、本発明を制限するものではない。
実施例1:表面凸凹構造の有機絶縁層の形成
ゲート電極が蒸着されたシリコン基板上に、シクロヘキサノンに10wt%溶解したポリ(4−ニトロフェニルアゾフェニルオキシペンチルメタクリレート−co−ヒドロキシエチルメタクリレート)(Poly(4−nitrophenylazophenyloxypentyl methacrylate−co−hydroxyethyl methacrylate))(Mw=35,000、MWD=2.5)を500nmの厚さでスピンコートした後、100℃のホットプレート上で10分間乾燥させて溶媒を除去した。乾燥基板を、波長488nmのアルゴンレーザ光源を備えたレーザ干渉計を用いて露光させた。この際、レーザビームの入射角度を50°に調節し、間隔周期(Λ)と深さ(h)がそれぞれ500nmと50nmである一軸方向(mono−axial)の格子パターンを得た。図4a及び図4bは製造された有機絶縁層のAFMイメージを示す。
実施例2:表面凸凹構造の有機絶縁層を用いた有機TFT素子の製作
実施例1で製造された表面凸凹構造を有する有機絶縁層上に、トルエンに1wt%溶解したポリ(ジオクチルフルオレン−co−ビチオフェン)(Poly(dioctylfluorene−co−bithophene))を70nmの厚さでスピンコートし、100℃のホットプレート上で30分間乾燥させて溶媒を除去した。製造された活性層上にチャネル長100μm、チャネル幅2nmのシャドーマスクを用い、ソース/ドレイン電極を蒸着して有機TFT素子を製造した。この際、チャネル長方向が、有機絶縁層上に形成された表面凸凹構造の長軸方向(major axis)と一致するようにした。
比較例:表面凸凹構造を有しない有機TFT素子の製作
ゲート電極が蒸着されたシリコン基板上に、シクロヘキサノンに10wt%溶解したポリ(4−ニトロフェニルアゾフェニルオキシペンチルメタクリレート−co−ヒドロキシエチルメタクリレート)(Mw=35,000、MWD=2.5)を500nmの厚さでスピンコートし、100℃のホットプレート上で10分間乾燥させて溶媒を除去して表面凹凸構造を持たない絶縁層を形成した後、実施例2と同様の方法で有機TFT素子を製造した。
実施例2及び比較例で製造された有機TFT素子を用いて半導体パラメータアナライザ(HP4155A)によって電流の伝達特性曲線を測定し、これから電気的特性を下記の方法で測定した。
・電荷移動度は、下記飽和領域電流式から(ISD1/2とVを変数としたグラフを得、そのグラフの傾きから求める。
ただし、式中、ISDはソース/ドレイン電流、μまたはμFETは電荷移動度、Cは酸化膜静電容量、Wはチャネル幅、Lはチャネル長、Vはゲート電圧、Vはスレッショルド電圧をそれぞれ示す。
・スレッショルド電圧(Threshold Voltage)Vは(ISD1/2とV間のグラフにおいて線形部分の延長線とV軸との交点から求める。スレッショルド電圧は絶対値が0に近ければ電力消耗が少ない。
・サブスレッショルド電圧(Sub−threshold Voltage)Vはオフ状態の電流でその値が10倍増加する領域の傾きの逆数を取る方法で求める。サブスレッショルドは有機TFTがスレッショルド電圧に到達する前の状態をいい、サブスレッショルドの傾き(Sub−threshold slope)はスレッショルド電圧に到達する前のゲート電圧の変化に対するドレイン電流の変化程度を示す。普通、ドレイン電流が10倍増加するのに必要なゲート電圧の変化量で表示し、単位はV/decである。この値が小さいほど、ゲート電圧のチャネル伝導度制御能力が優れるものと判断する。
・Ion/Ioff電流比は下記の式で表現される。
ただし、式中、Ionは最大電流値、Ioffは遮断漏れ電流(off−state leakage current)、μは電荷移動度、σは薄膜の伝導度、qは電荷量、Nは電荷密度、tは半導体膜の厚さ、Cは酸化膜静電容量、Vはドレイン電圧をそれぞれ示す。
前記式より、Ion/Ioff電流比は、誘電膜の誘電率が大きく厚さが小さいほど、その値が大きくなるので、誘電膜の種類と厚さが電流比の決定に重要な要因となり、遮断漏れ電流(off−state leakage current)も小さくなることが分かる。計算方法はオン状態の最大電流値とオフ状態の最小電流値の比で求める。
・遮断漏れ電流(Ioff)は、オフ状態の時に流れる電流であって、Ion/Ioffの電流比においてオフ状態の最小電流によって求める。
実施例2及び比較例で製造された有機TFT素子の電気的特性を表1に示した。
実施例3:表面凸凹構造の方向による有機TFT素子の電気的特性
実施例1及び実施例2と同様に行うが、表面凸凹構造の長軸方向とソース電極及びドレイン電極間のチャネル長方向がそれぞれ図5a及び図5bの構造となるように構成された2つの素子を製作した。これらの素子から電流伝達曲線を測定して図6に示し、電荷移動度曲線を測定して図7に示す。一方、比較のため、表面凸凹構造が形成されていない素子の電流伝達曲線及び電荷移動度曲線を測定し、これを共に示す。図5a、図5b及び図6から分かるように、表面凸凹構造の長軸方向とソース電極及びドレイン電極間のチャネル長方向が互いに平行な素子の場合(II)が、互いに直交する素子の場合(I)より向上した電荷移動度を示すことが分かった。また、互いに直交する素子の場合(I)は、表面凸凹構造を有しない場合に比べて同様または却って卓越した特性を示すことにより、本発明の表面凸凹構造が最終的な有機TFT素子の特性向上に効果的であり、表面凸凹構造の方向が素子の特性に大きい影響を及ぼすことが分かった。
一般的な有機薄膜トランジスタ素子の構造を示す断面図である。 本発明に係る有機薄膜トランジスタ素子の構造の一例を示す断面図である。 干渉光を用いた格子(Surface Relief Grating)によって表面凸凹構造を形成するための装置の構造を概略的に示す図である。 実施例1で製造された表面凸凹構造を有する有機絶縁層の一例を示すAFMイメージの平面図である。 実施例1で製造された表面凸凹構造を有する有機絶縁層の一例を示すAFMイメージの斜視図である。 実施例3で製造された有機薄膜トランジスタ素子の表面凸凹構造によるソース/ドレイン電極の蒸着方向の一例を示す図である。 実施例3で製造された有機薄膜トランジスタ素子の表面凸凹構造によるソース/ドレイン電極の蒸着方向のその他の例を示す図である。 実施例3で製造された有機薄膜トランジスタ素子を用いて測定された電流伝達特性曲線である。 実施例3で製造された有機薄膜トランジスタ素子を用いて測定された電荷移動度曲線である。
符号の説明
101 ゲート絶縁層
102 有機半導体活性層
103 基板
104 ゲート電極
105 ソース/ドレイン電極
1 Ar+レーザ
2 ビームスプリッタ
3 ミラー
4 1/2波長板または1/4波長板
5 偏光器
6 空間フィルタ+対物レンズ+ピンホール
7 照準レンズ
8 試料
9 回転ステージ
10 入射角。

Claims (6)

  1. 基板、ゲート電極、有機絶縁層、有機半導体活性層及びソース/ドレイン電極を含む有機薄膜トランジスタにおいて、前記有機絶縁層と有機半導体活性層の界面間に表面凸凹構造が形成されたものであって、
    前記有機絶縁層は、主鎖または側鎖に、下記化学式1で表わされる光異性化反応、光架橋化反応または光重合反応を起こす少なくとも1つの作用基を含むポリオレフィン、ポリビニール、ポリ(メタ)アクリル、ポリスチレン、ポリウレタン、ポリイミドおよびこれらの誘導体よりなる群から選択された少なくとも1種の高分子を含む薄膜を形成した後、少なくとも一つ以上の特定の波長を有する光源から、一定の周期を有する干渉パターンで光を入射させ、補強干渉に露光された領域と相殺干渉に露光された部分間に幾何学的高さの差を設けることにより、前記表面凸凹構造が形成されてなることを特徴とする有機薄膜トランジスタ。
  2. 前記表面凸凹構造は、長軸方向がソース電極とドレイン電極間のチャネル長方向と互いに平行となるように形成されてなることを特徴とする請求項1記載の有機薄膜トランジスタ。
  3. 前記有機半導体活性層がペンタセン、銅フタロシアニン、ポリチオフェン、ポリアニリン、ポリアセチレン、ポリピロール、ポリフェニレンビニレンおよびこれらの誘導体よりなる群から選択された少なくとも1種の化合物からなることを特徴とする請求項1または2に記載の有機薄膜トランジスタ。
  4. 前記ゲート及びソース/ドレイン電極が金、銀、アルミニウム、ニッケル、インジウム錫酸化物、ポリチオフェン、ポリアニリン、ポリアセチレン、ポリピロール、ポリフェニレンビニレンまたはPEDOT/PSSからなることを特徴とする請求項1〜3のいずれか1項に記載の有機薄膜トランジスタ。
  5. 前記基板がガラスまたはプラスチックからなることを特徴とする請求項1〜4のいずれか1項に記載の有機薄膜トランジスタ。
  6. 記高分子が、少なくとも一つ以上の特定の波長を有する光源に反応して光異性化反応を示すアゾベンゼン単位を主鎖または側鎖に含む高分子であることを特徴とする請求項1〜5のいずれか1項に記載の有機薄膜トランジスタ
JP2004291174A 2003-10-10 2004-10-04 表面凸凹構造によって向上した電荷移動度を有する有機薄膜トランジスタ Expired - Fee Related JP4965067B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-070549 2003-10-10
KR1020030070549A KR101001471B1 (ko) 2003-10-10 2003-10-10 표면요철구조에 의해 향상된 전하 이동도를 갖는 유기박막트랜지스터

Publications (2)

Publication Number Publication Date
JP2005117042A JP2005117042A (ja) 2005-04-28
JP4965067B2 true JP4965067B2 (ja) 2012-07-04

Family

ID=34309567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004291174A Expired - Fee Related JP4965067B2 (ja) 2003-10-10 2004-10-04 表面凸凹構造によって向上した電荷移動度を有する有機薄膜トランジスタ

Country Status (5)

Country Link
US (1) US7417246B2 (ja)
EP (1) EP1523050A3 (ja)
JP (1) JP4965067B2 (ja)
KR (1) KR101001471B1 (ja)
CN (1) CN1617367A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669762B1 (ko) 2004-11-15 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR20060090020A (ko) * 2005-02-04 2006-08-10 엘지전자 주식회사 3차원 구조의 활성층을 가지는 유기 박막 트랜지스터 및그 제조방법
JP4951878B2 (ja) * 2005-05-31 2012-06-13 ソニー株式会社 電界効果型トランジスタの製造方法
DE102005059608B4 (de) * 2005-12-12 2009-04-02 Polyic Gmbh & Co. Kg Organisches elektronisches Bauelement mit verbesserter Spannungsstabilität und Verfahren zur Herstellung dazu
JP5182775B2 (ja) 2006-03-22 2013-04-17 国立大学法人大阪大学 トランジスタ素子及びその製造方法、電子デバイス、発光素子並びにディスプレイ
US7759677B2 (en) * 2006-09-05 2010-07-20 Electronics And Telecommunications Research Institute Molecular electronic device including organic dielectric thin film and method of fabricating the same
KR100982952B1 (ko) * 2008-03-25 2010-09-17 홍익대학교부설과학기술연구소 단채널 효과를 방지하는 유기 박막 트랜지스터, 그것의제조방법 및 이를 포함하는 박막 트랜지스터 어레이 기판
US9336921B2 (en) 2013-12-17 2016-05-10 Dow Global Technologies Llc Electrically conducting composites, methods of manufacture thereof and articles comprising the same
US9330809B2 (en) 2013-12-17 2016-05-03 Dow Global Technologies Llc Electrically conducting composites, methods of manufacture thereof and articles comprising the same
KR101978944B1 (ko) * 2017-10-30 2019-05-15 성균관대학교 산학협력단 트랜지스터 및 이의 제조 방법
KR102553881B1 (ko) 2018-06-01 2023-07-07 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 표시판 및 전자 장치
CN109803524B (zh) * 2019-03-11 2020-07-28 京东方科技集团股份有限公司 一种智能玻璃

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6060624A (ja) * 1983-09-13 1985-04-08 Matsushita Electric Ind Co Ltd 液晶表示パネルおよびその製造方法
JPH0680776A (ja) * 1992-09-02 1994-03-22 Asahi Chem Ind Co Ltd ポリイミド前駆体及び組成物
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
JPH11218763A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 液晶表示素子の製造方法
EP1192676A1 (en) * 1999-06-21 2002-04-03 Cambridge University Technical Services Limited Aligned polymers for an organic tft
US6586791B1 (en) * 2000-07-19 2003-07-01 3M Innovative Properties Company Transistor insulator layer incorporating superfine ceramic particles
US6943359B2 (en) 2001-03-13 2005-09-13 University Of Utah Structured organic materials and devices using low-energy particle beams
DE10126860C2 (de) * 2001-06-01 2003-05-28 Siemens Ag Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen
US6803092B2 (en) * 2001-06-26 2004-10-12 3M Innovative Properties Company Selective deposition of circuit-protective polymers
GB2393853B (en) 2001-07-09 2005-08-31 Plastic Logic Ltd Low melting point polymer alignment
JP4207430B2 (ja) * 2002-01-31 2009-01-14 Jsr株式会社 液晶配向剤、液晶配向膜の形成方法および液晶表示素子
WO2003067667A1 (fr) * 2002-02-08 2003-08-14 Dai Nippon Printing Co., Ltd. Structure de semiconducteur organique, procede de production et dispositif a semiconducteur organique

Also Published As

Publication number Publication date
JP2005117042A (ja) 2005-04-28
US7417246B2 (en) 2008-08-26
EP1523050A2 (en) 2005-04-13
KR20050034840A (ko) 2005-04-15
US20050077575A1 (en) 2005-04-14
KR101001471B1 (ko) 2010-12-14
EP1523050A3 (en) 2006-08-23
CN1617367A (zh) 2005-05-18

Similar Documents

Publication Publication Date Title
US7605396B2 (en) Field effect type organic transistor and process for production t hereof
KR101186740B1 (ko) 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터
KR101163791B1 (ko) 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
JP4965067B2 (ja) 表面凸凹構造によって向上した電荷移動度を有する有機薄膜トランジスタ
JP2007013138A (ja) 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ
JP5656049B2 (ja) 薄膜トランジスタの製造方法
JP2006128691A (ja) 薄膜トランジスタの製造方法及び表示素子
JP5205763B2 (ja) 有機薄膜トランジスタ
JPH0818125A (ja) 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
JP5132053B2 (ja) 有機薄膜トランジスタの製造方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP2008034760A (ja) 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
EP3166156A1 (en) Organic thin film transistor and preparation method thereof, array substrate and preparation method thereof, display device
WO2016067590A1 (ja) 薄膜トランジスタおよびその製造方法
KR20040078548A (ko) 보호층을 포함한 유기 반도체 전계효과 트랜지스터 및이의 제조방법
Yun et al. Effect of laser-induced direct micropatterning on polymer optoelectronic devices
KR20070107887A (ko) 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터
US8071422B2 (en) Method of fabricating thin film transistor including organic semiconductor layer and substrate
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
JP4700976B2 (ja) 電界効果型有機トランジスタの製造方法
KR101102222B1 (ko) 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
JP5098270B2 (ja) 有機半導体素子の製造方法
JP2006165234A (ja) 電界効果型トランジスタ
JP5724529B2 (ja) 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R150 Certificate of patent or registration of utility model

Ref document number: 4965067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees