JP4954150B2 - 離散フィルタ、サンプリングミキサ及び無線装置 - Google Patents

離散フィルタ、サンプリングミキサ及び無線装置 Download PDF

Info

Publication number
JP4954150B2
JP4954150B2 JP2008167269A JP2008167269A JP4954150B2 JP 4954150 B2 JP4954150 B2 JP 4954150B2 JP 2008167269 A JP2008167269 A JP 2008167269A JP 2008167269 A JP2008167269 A JP 2008167269A JP 4954150 B2 JP4954150 B2 JP 4954150B2
Authority
JP
Japan
Prior art keywords
signal
sampling
switch
capacitor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008167269A
Other languages
English (en)
Other versions
JP2009147903A (ja
Inventor
嘉史 細川
典昭 齊藤
謙太郎 宮野
克明 安倍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008167269A priority Critical patent/JP4954150B2/ja
Priority to US12/667,370 priority patent/US8164380B2/en
Priority to CN200880023508.6A priority patent/CN101689832B/zh
Priority to PCT/JP2008/001768 priority patent/WO2009004818A1/ja
Publication of JP2009147903A publication Critical patent/JP2009147903A/ja
Application granted granted Critical
Publication of JP4954150B2 publication Critical patent/JP4954150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00Transversal filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1483Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、フィルタリングなどのデジタル信号処理を行う離散フィルタ、サンプリングミキサおよび無線装置に関する。
サンプリングミキサにおいては、デジタル変調された信号がサンプリング回路でサンプリングされ、サンプリング回路に内蔵されているスイッチトキャパシタでフィルタ効果が得られる(例えば、特許文献1及び特許文献2)。
図1は特許文献1及び特許文献2に記載されたサンプリングミキサ600の回路図であり、図2はサンプリングミキサ600における制御信号のタイミングチャートを示す図である。
図1において、サンプリングミキサ600は、受信した無線周波数(RF)信号をRF電流iRFに変換するTA(トランスコンダクタンスアンプ)1と、TA1で変換されたRF電流iRFをサンプリングする同相ミキサ部2と、それと組み合わせられた逆相ミキサ部3と、同相ミキサ部2および逆相ミキサ部3への制御信号を生成するDCU(デジタルコントロールユニット)4とを備えている。
同相ミキサ部2は、サンプリングスイッチ5と、このサンプリングスイッチ5でサンプリングされた信号を時間的に連続して積分するCh(ヒストリキャパシタ)6とを含んでいる。また、同相ミキサ部2は、サンプリングスイッチ5でサンプリングされた信号の積分と放出とを繰り返す複数のCr(ローテートキャパシタ)7〜14と、各Cr7〜14で放出した信号をバッファするCb(バッファキャパシタ)15とを含んでいる。
さらに、同相ミキサ部2は、各Cr7〜14に保持された信号をCb15へ放出させるためのダンプスイッチ16と、信号放出後に各Cr7〜14に保持されている信号をリセットさせるリセットスイッチ17と、各Cr7〜14にCh6を順次接続させるための複数の積分スイッチ18〜25とを含んでいる。さらに、同相ミキサ部2は、各Cr7〜14をCb15に順次接続させるための複数の放出スイッチ26〜33と、DA(デジタル・アナログ)変換器からサンプリングミキサ600側へのフィードバック信号の入力を制御するフィードバックスイッチ34、35とを含んでいる。
次に、同相ミキサ部2の動作を例にしてサンプリングミキサ600の動作について説明する。
まず、RF電流iRFは、スイッチ5においてサンプリングされ、時間的に離散化された離散信号となる。この離散信号は、SV0信号〜SV7信号に基づいて、順次、Ch6および各Cr7〜14に積分され、フィルタリングおよびデシメーション(decimation:間引き)が行われる。
このようにすると、8タップのFIR(Finite Impulse Response)フィルタの効果が得られる。このときのサンプリングレートは、1/8にデシメーションされる。8個の積分スイッチ18〜25に保持された信号が、移動平均されるからである。このようなフィルタを1段目FIRフィルタという。1段目FIRフィルタの伝達関数は次式で表される。
Figure 0004954150
また、各Cr7〜14に順次接続されるCh6は、出力電位を保持するので、IIR(Infinite Impulse Response)フィルタの効果も得られる。このようなフィルタを1段目IIRフィルタという。1段目IIRフィルタの伝達関数は次式で表される。ただし、Ch6の容量値をCh、各Cr7〜14の容量値をCrとする。
Figure 0004954150
さらに、SAZ信号が、各放出スイッチ30〜33のゲートに入力すると、放出スイッチ30〜33が、SAZ信号のハイレベルの間オンする。すると、各Cr11〜14に積分された離散信号が、オン状態の各放出スイッチ30〜33を介して、Cb15に同時に放出される。
この放出後、次に、D信号がローレベルになり、ダンプスイッチ16がオフし、Cb15が、各Cr11〜14から切り離される。
次に、R信号がハイレベルになり、リセットスイッチ17がオンし、各Cr11〜14に保持されている信号がリセットされる。
このようにすると、各Cr11〜14に積分された信号が、同時にCb15に放出され、これにより、4タップのFIRフィルタの効果が得られる。このときのサンプリングレートは、1/4にデシメーションされる。4個のCr11〜14に積分された信号が、Cb15に移動平均されるからである。
また、各Cr7〜10に積分された信号も、各Cr11〜14の場合と同様に機能する。このようなフィルタを2段目FIRフィルタという。2段目FIRフィルタの伝達関数は次式で表される。
Figure 0004954150
また、上述した4個のCr7〜10、または4個のCr11〜14のグループ単位で、4個のCrがCb15に接続される。これにより、IIRフィルタの効果が得られる。このようなフィルタを2段目IIRフィルタという。2段目IIRフィルタの伝達関数は次式で表される。ただし、Cb15の容量値をCbとする。
Figure 0004954150
なお、逆相ミキサ部3は、同相ミキサ部2よりも1/2周期遅れてサンプリングすることを除いては、同相ミキサ部2とほぼ同様に動作する。
このようにしてサンプリングミキサ600を構成すると、そのサンプリングミキサ600の出力信号は、1段目FIRフィルタ、1段目IIRフィルタ、2段目FIRフィルタおよび2段目IIRフィルタを通過した信号となり、全体のフィルタ伝達関数は、式(1)、式(2)、式(3)、式(4)及びTA1による電流変換の式を用いて次式となる。ただし、TA1の相互コンダクタンスをgm、入力するRF信号の周波数をfRFとする。
Figure 0004954150
次に、上述した各種フィルタを含むフィルタ特性について図3を参照して説明する。ここでは、LO信号周波数を2.4GHz、Ch6を15pF、各Cr7〜14を0.5pF、Cb15を15pF、TA1の相互コンダクタンスを7.5mSとするものとする。
図3(a)には、1段目FIRフィルタの特性が示され、図3(b)には、1段目IIRフィルタの特性が示されている。また、図3(c)には、2段目FIRフィルタの特性が示され、図3(d)には、2段目IIRフィルタの特性が示されている。そして、図3(e)には、サンプリングミキサ600全体のフィルタ特性が示されている。図3の従来技術の特性例では、サンプリングスイッチ5にて2.4GHzサンプリングされた信号が、32デシメーションされて出力される。このときのサンプリング周波数は300MHzであり、LO周波数から300MHz単位で離れた周波数成分が希望波付近に折りかえってくる。このように、デシメーション数が大きいと折り返し周波数が希望波付近に現れてしまうという問題があった。
特に、受信帯域が広帯域に渡るUHF帯地上デジタルテレビ放送(約470MHz〜770MHz)等の無線システムでは、デシメーション動作を行うと、折り返しの周波数が受信帯域内に現れるため、デシメーション数を低くしたサンプリングミキサが求められている。具体的には、2デシメーション動作のサンプリングミキサで地上デジタルテレビ放送の13チャンネル(中心周波数約473MHz)を受信すると、折り返し周波数は、473MHzから236.5MHzごとに表れる。このとき、709.5MHzは、地上デジタルテレビ放送の52チャンネル(中心周波数約707MHz)の信号帯域内であり、52チャンネルの信号が希望波帯に折り返り、受信感度劣化を引き起こす。したがって、デシメーション無しのサンプリングミキサで13チャンネル受信時の折り返し周波数を770MHz以上の946MHzにする必要がある。
ここで、デシメーション無しで動作する従来のサンプリングミキサ610の回路図を図4に示す。図4において、図1のサンプリングミキサ600と異なる点は、同相ミキサ部42、逆相ミキサ部43のそれぞれ2個のCrを備えている点と、DCU44の出力制御信号が、SV0、SV1信号、D信号、R信号、FB0、FB1信号となる点である。図5に、DCU44のブロック図を示す。DCUが制御信号を生成するのに必要なREF信号を基準にして、一般的な回路であるDフリップフロップ回路を用いて構成している。図6は、サンプリングミキサ610の制御信号のタイミングチャートを示す図である。図5と図6より、SV0、SV1信号は、REF信号を8分周した信号である。また、D信号は、REF信号を4分周した信号である。また、R信号は、REF信号を基準として4相化した信号のうちの1つである。また、FB0、FB1信号は、REF信号を基準として8相化した信号のうちの2つである。以上のように、従来の手法でデシメーション数の低いサンプリングミキサを構成しようとすると、図6に示すように、高い周波数のREF信号が必要となり、波形の異なる(例えば、パルス幅の異なる)制御信号を用意する必要があった。
特開2004−289793号公報(第6−9頁、図3a、図3b、図4) 米国特許出願公開第2003/0083033号明細書、“SAMPLING MIXER WITH ASYNCHRONOUS CLOCK AND SIGNAL DOMAINS”
しかしながら、REF信号の周波数が高くなると、実回路では、制御信号のパルス波形は回路の負荷等により形が崩れ、周波数が高いほどつぶれた波形となるという問題がある。そこで、デシメーション数を低くしても、高い周波数のREF信号を必要としない回路構成の離散フィルタ、サンプリングフィルタを提供する必要性が生じている。
さらに、波形が異なる制御信号を多く使用するため制御信号生成部(DCU)の回路規模が大きい。
本発明は、このような状況下においてなされたものであり、高い周波数のREF信号を用いずにデシメーション数を小さくでき、折り返し成分による受信感度劣化を抑えることのできるサンプリングミキサを提供する。
本発明の第1の様態に係る離散フィルタは、周波数が同じで位相が1/N(Nは3、または4である周期ずつずれたN個の制御信号を生成する制御信号生成部と、サンプリングされた信号を時間的に連続して積分するヒストリキャパシタと、前記ヒストリキャパシタに積分された信号の積分と、積分した信号の放出とを繰り返すローテートキャパシタをそれぞれ有する、互いに並列接続されたN個のスイッチドキャパシタ回路からなるスイッチドキャパシタ部と、前記N個のスイッチドキャパシタ回路の前記ローテートキャパシタから放出された信号をバッファするバッファキャパシタと、具備し前記スイッチドキャパシタ回路は、前記ローテートキャパシタへの入力状態を切り替える積分スイッチと、前記ローテートキャパシタからの放出状態を切り替える放出スイッチと、を有し、前記制御信号生成部は、前記N個のスイッチドキャパシタ回路のそれぞれの、前記積分スイッチおよび前記放出スイッチに、前記制御信号を出力し、前記スイッチドキャパシタ部は、前記制御信号により、前記ローテートキャパシタにおける、少なくとも、前記ヒストリキャパシタに積分された前記信号の積分動作と、前記バッファキャパシタへの前記信号の放出動作と、の2つの動作を繰り返し、かつ、他の前記スイッチドキャパシタ回路が前記2つの動作のいずれかを行っているタイミングでは、当該動作と同じ動作を行わない、離散フィルタである。
また、本発明の第2の様態に係る離散フィルタは、第1の様態に記載の離散フィルタにおいて、Nは4であり、前記スイッチドキャパシタ回路は、フィードバック信号の入力を切り替えるフィードバックスイッチと、前記ローテートキャパシタに残った電荷を接地によりリセットするリセットスイッチと、を有し、前記制御信号生成部は、前記4個のスイッチドキャパシタ回路のそれぞれの、前記フィードバックスイッチおよび前記リセットスイッチに、前記制御信号を出力し、前記スイッチドキャパシタ回路は、前記制御信号により、前記ローテートキャパシタにおける、少なくとも、前記積分動作、前記フィードバック信号の入力動作、前記電荷のリセット動作、および前記放出動作の4つの動作を繰り返し、かつ、他の前記スイッチドキャパシタ回路が前記4つの動作のいずれかを行っているタイミングでは、当該動作と同じ動作を行わない、離散フィルタである。
また、本発明の第3の様態に係る離散フィルタは、第の様態に記載の離散フィルタにおいて、前記フィードバックスイッチは前記フィードバック信号として電圧を入力する、離散フィルタである。
また、本発明の第4の様態に係る離散フィルタは、第1の様態に記載の離散フィルタにおいて、前記制御信号生成部は、前記N個の制御信号の周波数切り替える離散フィルタである。
また、本発明の第5の様態に係るサンプリングミキサは、第1の様態に記載の離散フィルタと、前記離散フィルタの前段に設けられ、受信信号を所定の周波数でサンプリングするサンプリングスイッチと、を有する、サンプリングミキサである。
また、本発明の第6の様態に係る無線装置は、第1の様態に記載の離散フィルタと、前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、を有する、無線装置である。
また、本発明の第7の様態に係る無線装置は、第5の様態に記載のサンプリングミキサと、前記サンプリングミキサの出力信号に基づいて信号処理する信号処理部と、を有する、無線装置である。
また、本発明の第8の様態に係る離散フィルタは、第1の様態に記載の離散フィルタに、前記N個の制御信号のぞれぞれの間にノンオーバーラップ区間を設けるノンオーバーラップ回路、をさらに有する、離散フィルタである。
また、本発明の第9の様態に係る離散フィルタは、第8の様態に記載の離散フィルタにおいて、前記ノンオーバーラップ回路は、前記制御信号生成部から出力される第1の制御信号に奇数個のNOTゲートを介した信号と、前記制御信号生成部から出力される第2の制御信号と、を入力するANDゲートを有し、前記ANDゲートの出力を前記スイッチドキャパシタ部に入力する信号とする、離散フィルタである。
また、本発明の第10の様態に係るサンプリングミキサは、第8の様態に記載の離散フィルタと、前記離散フィルタの前段に設けられ、受信信号を所定の周波数でサンプリングするサンプリングスイッチと、を有し、前記ノンオーバーラップ回路は、前記ノンオーバーラップ区間を、前記サンプリングスイッチの周期×(1−N/M)とする(MはNと異なる自然数)、サンプリングミキサである。
また、本発明の第11の様態に係る無線装置は、第10の様態に記載のサンプリングミキサと、前記サンプリングミキサの出力信号に基づいて信号処理する信号処理部と、を有する、無線装置である。
本発明によれば、スイッチドキャパシタ回路の動作状態の数に応じた並列構成にすることで、制御信号を複数のスイッチドキャパシタ回路間で共用でき、オン時間が短い制御信号が必要なくなる。また、制御信号を生成する制御信号生成部の回路規模を小さくできる。
これにより、高い周波数のREF信号を用いずにデシメーション数を小さくでき、折り返し成分による受信感度劣化を抑えることができる。
以下本発明の実施の形態について、図面を参照しながら説明する。また、図面において、同一のものについては同一の符号を付して表示する。
(実施の形態1)
図7は、本発明の実施の形態1におけるサンプリングミキサの回路図である。図7においてサンプリングミキサ100は、TA(トランスコンダクタンスアンプ)1とスイッチドキャパシタ部102、103と、DCU(デジタルコントロールユニット、制御信号生成部ともいう)104と、サンプリングスイッチ5、36とを備えている。
スイッチドキャパシタ部102は、Ch(ヒストリキャパシタ)6と、Cr(ローテートキャパシタ)7a、7b、7c、7dと、Cb(バッファキャパシタ)15と、ダンプスイッチ16a、16b、16c、16dと、リセットスイッチ17a、17b、17c、17dと、積分スイッチ18a、18b、18c、18dと、フィードバックスイッチ34a、34b、34c、34dとを備えている。スイッチドキャパシタ部103も同様の構成であり、異なる点は、スイッチドキャパシタ部102とスイッチドキャパシタ部103に入力してくる信号の位相が180度異なる点である。これは、スイッチドキャパシタ部102に接続したサンプリングスイッチ5のゲートに入力されるLO信号と、スイッチドキャパシタ部103に接続したサンプリングスイッチ36のゲートに入力されるLOB信号の位相が180度異なるためである。
DCU104は、Dフリップフロップ回路を用いたシフトレジスタ構成であり、REF信号を基準とした4相の信号(S0信号、S1信号、S2信号、S3信号)をスイッチドキャパシタ部102、103に出力する。本実施の形態では、DCU104の回路構成についてDフリップフロップ回路を用いたシフトレジスタ構成としたが、4相の信号を出力できれば他の回路構成でもよい。
図8は、本発明の実施の形態1におけるサンプリングミキサ100に用いる制御信号のタイミングチャートである。S0信号、S1信号、S2信号、S3信号は、1/4周期ずれた信号で、ハイになっている時間は、LO信号の1周期分である。S0〜S3信号は、DCU104のシフトレジスタにLO信号と同じ周波数のREF信号を入力すると生成できる。S0信号は、積分スイッチ18aとフィードバックスイッチ34bとリセットスイッチ17cとダンプスイッチ16dのゲートに入力される。S1信号は、ダンプスイッチ16aと積分スイッチ18bとフィードバックスイッチ34cとリセットスイッチ17dに入力される。S2信号は、リセットスイッチ17aとダンプスイッチ16bと積分スイッチ18cとフィードバックスイッチ34dに入力される。S3信号は、フィードバックスイッチ34aとリセットスイッチ17bとダンプスイッチ16cと積分スイッチ18dに入力される。
次に、スイッチドキャパシタ部102に注目してサンプリングミキサ100の動作を説明する。まず始めの状態として、S0信号がハイのとき、Ch6とCr7aが接続し、サンプリングスイッチ5から出力された離散信号は、Ch6とCr7aに積分される。次に2番目の状態として、S0信号がローになり、S1信号がハイになると、Cr7aとCb15が接続し、Cr7aに積分された信号がCb15に放出される。3番目の状態として、S1信号がローになり、S2信号がハイになると、Cr7aに残った電荷がリセットスイッチ17aを介して接地され、Cr7aの電荷がリセットされる。4番目の状態として、S2信号がローになり、S3信号がハイになると、フィードバックスイッチ34aがオンし、DA変換器からのフィードバック信号がCr7aに入力され、DCオフセットや差動オフセットなどが補償できる。Cr7aは、これらの4状態の動作を繰り返し行う。また、Cr7b、7c、7dについても同様に4状態の繰り返し動作を行う。Cr7a〜7dの繰り返し動作で異なる点は、同じタイミングでは異なる動作をしている点である。具体的には、S0信号がハイの時には、Cr7aはサンプリングスイッチ5からの信号を積分し、Cr7bは、フィードバック信号が入力されており、Cr7cは接地され電荷をリセットしており、Cr7dは積分した信号をCb15に放出しており、Cr7a〜7dは同じタイミングでは異なる動作をしている。
つまり、Cr7a〜Cr7dを含む4並列のスイッチドキャパシタ回路は、4状態を4相動作で行っている。また、S0信号〜S3信号のそれぞれは、Cr7a〜7dのそれぞれに対して、「積分」、「放出」、「リセット」、「フィードバック」動作に用いられ、共用化されている。これにより、DCU104が出力する制御信号の種類を減らし、回路規模を小さくすることができる。また、Ch6とCr7a〜7dが順番に接続することで1段目のIIRフィルタを構成し、Cb15とCr7a〜7dが順番に接続することで2段目のIIRフィルタを構成している。このときの伝達関数は次式で表される。
Figure 0004954150
このとき、スイッチドキャパシタ部102の出力信号のサンプリング周波数は、Cbに信号が放出されるタイミング、つまり、Cr7a〜7dとCbが接続するタイミングで決まる。図8より、LO信号の周波数と同じ周波数でCbとCr7a〜7dが接続し、デシメーション無し動作ができる。
以上から、本実施の形態のサンプリングミキサによれば、4並列に構成されたCr7a〜7dを含んだスイッチドキャパシタ回路が、同じタイミングでは互いに異なる動作をする4相動作し、スイッチドキャパシタ回路を駆動する制御信号を共用化することで、DCU104の回路規模を削減できる。また、S0〜S3信号として同じ波形を用いることができ、波形の異なる制御信号を用意する必要がない。さらに、デシメーション無しの回路構成においても、REF信号の周波数をLO信号と同じ周波数まで低くすることができる。
これにより、実回路においてもデシメーション無し動作が可能となり、折り返し周波数を希望波帯から遠ざけ、折り返し成分による受信感度劣化を抑えることができる。
また、本実施の形態では、スイッチを構成する素子をn型FETとしたが、p型でもかまわないし、n型とp型を組み合わせて使用してもかまわない。また、スイッチに微小電気機械システム(MEMS)を使用してもかまわない。
また、本実施の形態では、サンプリングスイッチを接続したサンプリングミキサとしたが、サンプリングスイッチを用いず、BB信号を入力とした離散フィルタとしてもよい。BB信号は、RF周波数帯からBB周波数帯に周波数変換された受信信号であり、時間的に連続信号でも、離散信号でもかまわない。
また、本実施の形態では、Ch、Cr、Cbを平行平板のキャパシタとして説明したが、n型FETを使用したキャパシタでもかまわないし、p型FETを使用したキャパシタでもかまわない。
また、本実施の形態では、Ch、Cr、Cbを固定の値として説明したが、複数のキャパシタとスイッチを用意して、キャパシタの値を切り替える構成にしてもかまわない。
(実施の形態2)
図9は、本発明の実施の形態2におけるサンプリングミキサ200を示す回路図である。ここでは、実施の形態1と異なる点を主に説明する。
サンプリングミキサ200は、図7の実施の形態1におけるスイッチドキャパシタ部102、103およびDCU104に代えて、スイッチドキャパシタ部202、203、DCU204を備えている。
スイッチドキャパシタ部202は、実施の形態1のスイッチドキャパシタ部102から、Cr7dと、ダンプスイッチ16dと、リセットスイッチ17a〜17dと、積分スイッチ18dと、フィードバックスイッチ34dとを除いた構成である。逆相ミキサ部203も同様の構成である。
DCU204は、3相の信号(S0信号、S1信号、S2信号)をスイッチドキャパシタ部202、203に出力している。
次に、サンプリングミキサ200の動作について実施の形態1と異なる点は、Cr7a〜7cを含む3並列のスイッチドキャパシタ回路が、「積分」、「放出」、「フィードバック」の3状態を3相動作で行っている点である。フィードバック信号がDC電圧信号であれば、リセット動作があっても、なくても、同一動作となる。よって、スイッチドキャパシタ回路の動作からリセット動作を省き、スイッチドキャパシタ回路の並列数を削減することができる。
以上から、本実施の形態のサンプリングミキサによれば、3並列に構成されたCr7a〜7cを含んだスイッチドキャパシタ回路が、同じタイミングでは互いに異なる動作をする3相動作し、実施の形態1の効果に加えて、さらに回路規模を削減することが可能である。
また、本実施の形態では、フィードバック信号として、DA変換器の出力信号を用いたが、DC電圧源の電圧をフィードバック信号としてもかまわない。
また、本実施の形態では、3並列のスイッチドキャパシタ回路が、積分、放出、フィードバックの3状態を3相動作するとしたが、フィードバックスイッチを取り除いたスイッチドキャパシタ回路を2並列にして、積分、放出の2状態を2相動作させてもよい。重要なのは、スイッチドキャパシタ回路の動作状態の数がNのとき、スイッチドキャパシタ回路の並列数をNにし、DCUで出力する制御信号を周波数が同じで位相がことなるN個の信号とし、同じタイミングでは異なる動作をすることである。これにより、LO信号と同じ周波数のREF信号で、サンプリングミキサのデシメーション無し動作することができる。
(実施の形態3)
図10は、本発明の実施の形態3におけるサンプリングミキサ300を示す回路図である。ここでは、実施の形態1と異なる点を主に説明する。
サンプリングミキサ300は、図7の実施の形態1におけるDCU104に代えて、DCU304を備えている。
図11は、本発明の実施の形態3におけるサンプリングミキサ300に用いる制御信号のタイミングチャートである。
DCU304には、LO信号の2倍の周波数を持ったREF信号が入力され、S0信号〜S3信号のハイになっている時間は、LO信号の半周期分である。従来のサンプリングミキサと比較し、動作に必要な制御信号の種類が減り、DCUに必要なREF信号の周波数が下がった分、本実施の形態のサンプリングミキサ300は高速動作ができる。これにより、出力信号のサンプリング周波数が高くなり、折り返し周波数が希望波帯からLO信号周波数の2倍離れた周波数となる。
図12は、本実施の形態3のサンプリングミキサ300の特性(REF信号周波数=2倍LO周波数)に合わせて、実施の形態1のサンプリングミキサ100の特性(REF信号周波数=LO周波数)を示した図である。図12より、実施の形態1の特性は940MHzに折り返しのピークが現れているが、実施の形態3の特性では940MHzに折り返しのピークが現れていないことが分かる。
以上から、本実施の形態のサンプリングミキサによれば、DCUに必要なREF信号の周波数が下がった分、高速動作が可能となり、実施の形態1より、さらに折り返し周波数を希望波帯から遠ざけることができる。このとき、LO信号周波数は、470MHzである。
(実施の形態4)
図13は、本発明の実施の形態4におけるサンプリングミキサ400を示す回路図である。ここでは、実施の形態1と異なる点を主に説明する。
サンプリングミキサ400は、図7の実施の形態1におけるDCU104に代えて、DCU404を備えている。
DCU404は、4相信号を生成するシフトレジスタに入力するREF信号の周波数を切り替える可変分周器405を備えている。可変分周器405は、不図示の信号処理部から出力されたREF切替信号に基づき分周数を可変させる。
図14は、可変分周器405の例を示すブロック図である。図14より、可変分周器405は、分周しないでシフトレジスタにREF信号を出力する経路と、REF信号を2分周してシフトレジスタに出力する経路を切り替える構成である。REF切替信号に基づきこれらの経路を切り替えて、シフトレジスタに入力信号の周波数を可変させている。本実施の形態では、分周しない経路と2分周する経路の切り替えであるが、これに限らず、他の分周数の経路を用意して切り替えてもかまわない。
図15は、サンプリングミキサ400が2デシメーション動作したときの制御信号のタイミングチャートである。この動作は、可変分周器405で、シフトレジスタに入力するREF信号の周波数を2分周した動作に相当する。図15より、S0信号〜S3信号のハイ時間は、LO信号の2周期分となっており、この間離散信号が積分される。この動作は、2タップのFIRフィルタとなり、2デシメーションが行われる。この伝達関数は次式で表される。
Figure 0004954150
このときの、2デシメーション動作をするサンプリングミキサ400全体の伝達関数は、次式で表される。
Figure 0004954150
次に、サンプリングミキサ400の動作について説明する。例として、サンプリングミキサ400を、UHF帯地上デジタルテレビ放送受信用とすると、受信帯域は470MHz(13チャンネル)〜770MHz(62チャンネル)となる。このとき、低い周波数のチャンネルを受信している時は、デシメーションを行うと他のチャンネルの信号が、希望波帯に折り返してしまい受信感度劣化を招くので、デシメーション無しにする必要がある。高い周波数のチャンネルを受信している時は、デシメーションによる折り返し周波数が770MHz以上とすることができ、デシメーションを行うことができ、(式8)より、1/fRFによって高い周波数で落ちたゲインをデシメーションによるFIRフィルタのゲインで補うことで、受信感度劣化を抑えることができる。
以上から、本実施の形態のサンプリングミキサによれば、DCUのシフトレジスタへの入力信号の周波数を切り替えることで、デシメーション数を切り替えることが可能となり、低い周波数チャンネル受信時にはデシメーション無し動作で折り返し成分による受信感度劣化を抑え、高い周波数チャンネル受信時にはデシメーション動作でゲイン劣化による受信感度劣化を抑えることが可能となる。
また、本実施の形態では、地上デジタルテレビ放送受信について説明したが、他の無線システムでもかまわない。
また、本実施の形態では、地上デジタルテレビ放送を例として、同一無線システムにおける他のチャンネル帯域内に折り返し周波数が現れないようにしたが、受信している無線システム以外の異なる無線システムの帯域内に折り返し周波数が現れないようにしてもよい。
(実施の形態5)
図16は、本発明の実施の形態5におけるサンプリングミキサ700を示す回路図である。サンプリングミキサ700は、図7の実施の形態1におけるサンプリングミキサ100にノンオーバーラップ回路1400を加えたものである。
ここで、デシメーション数を低くしても、サンプリングミキサを駆動する制御信号には、サンプリング周波数のM/N倍(M、Nは互いに異なる自然数)の周波数成分が重畳しているので、サンプリング周波数のM/N倍の周波数に存在する妨害信号が周波数変換後の受信信号帯域内に発生する。これにより、受信感度劣化を招くので、制御信号に重畳されたサンプリング周波数のM/N倍の成分を抑圧する必要がある。そこで、サンプリングミキサ700は、ノンオーバーラップ回路1400を備える。
次いで、本実施の形態に係るノンオーバーラップ回路の構成について説明する。
<構成例1:ノンオーバーラップ回路1400−1(図17)>
図17において、ノンオーバーラップ回路1400−1は、NOTゲート1410、1411、1412、1413と、ANDゲート1420、1421、1422、1423とを有している。
出力信号4は、NOTゲート1410を介したDCU104から出力される出力信号3と、DCU104から出力される出力信号0とのAND演算の結果である。したがって、出力信号0が1の場合、出力信号3が0になるまで出力信号4は1にならない。また、出力信号7は、出力信号2が0であれば、出力信号3が1の場合に1となる。よって、出力信号7と出力信号4が同時に1にはならないように構成されている。
出力信号5は、NOTゲート1411を介したDCU104から出力される出力信号0と、DCU104から出力される出力信号1とのAND演算の結果である。したがって、出力信号1が1の場合、出力信号0が0になるまで出力信号5は1にならない。また、出力信号4は、出力信号3が0であれば、出力信号0が1の場合に1となる。よって、出力信号4と出力信号5が同時に1にはならないように構成されている。
出力信号6は、NOTゲート1412を介したDCU104から出力される出力信号1とDCU104から出力される出力信号2とのAND演算の結果である。したがって、出力信号2が1の場合、出力信号1が0になるまで出力信号6は1にならない。また、出力信号5は、出力信号0が0であれば、出力信号1が1の場合に1となる。よって、出力信号5と出力信号6が同時に1にはならないように構成されている。
出力信号7は、NOTゲート1413を介したDCU104から出力される出力信号2とDCU104から出力される出力信号3とのAND演算の結果である。したがって、出力信号3が1の場合、出力信号2が0になるまで出力信号7は1にならない。また、出力信号6は、出力信号1が0であれば、出力信号2が1の場合に1となる。よって、出力信号6と出力信号7が同時に1にはならないように構成されている。
このようにして生成された出力信号4〜7を制御信号0〜3として用いることで、図18に示すノンオーバーラップ区間を有する制御信号群が生成できる。
<構成例2:ノンオーバーラップ回路1400−2(図19)>
図19においてノンオーバーラップ回路1400−2は、図17の構成にさらに遅延部1430、1431、1432、1433を有している。
出力信号4は、NOTゲート1410を介したDCU104から出力される出力信号3を遅延部1430を用いて遅延させた信号と、DCU104から出力される出力信号0とのAND演算の結果である。したがって、出力信号0が1の場合、出力信号3を遅延させた信号が0になるまで出力信号4は1にならない。また、出力信号7は、出力信号2が0であれば、出力信号3が1の場合に1となる。よって、出力信号7のON時間と出力信号4のON時間は、遅延部1430による遅延時間分の間隔(ノンオーバーラップ区間)が空くようになる。
出力信号5は、NOTゲート1411を介したDCU104から出力される出力信号0を遅延部1431を用いて遅延させた信号と、DCU104から出力される出力信号1とのAND演算の結果である。したがって、出力信号1が1の場合、出力信号0を遅延させた信号が0になるまで出力信号5は1にならない。また、出力信号4は、出力信号3が0であれば、出力信号0が1の場合に1となる。よって、出力信号4のON時間と出力信号5のON時間は、遅延部1431による遅延時間分の間隔(ノンオーバーラップ区間)が空くようになる。
出力信号6は、NOTゲート1412を介したDCU104から出力される出力信号1を遅延部1432を用いて遅延させた信号と、DCU104から出力される出力信号2とのAND演算の結果である。したがって、出力信号2が1の場合、出力信号1を遅延させた信号が0になるまで出力信号6は1にならない。また、出力信号5は、出力信号0が0であれば、出力信号1が1の場合に1となる。よって、出力信号5のON時間と出力信号6のON時間は、遅延部1432による遅延時間分の間隔(ノンオーバーラップ区間)が空くようになる。
出力信号7は、NOTゲート1413を介したDCU104から出力される出力信号2を遅延部1433を用いて遅延させた信号と、DCU104から出力される出力信号3とのAND演算の結果である。したがって、出力信号3が1の場合、出力信号2を遅延させた信号が0になるまで出力信号7は1にならない。また、出力信号6は、出力信号1が0であれば、出力信号2が1の場合に1となる。よって、出力信号6のON時間と出力信号7のON時間は、遅延部1433による遅延時間分の間隔(ノンオーバーラップ区間)が空くようになる。
このように生成された出力信号4〜7を制御信号0〜3とすることで、遅延部1430〜1433による遅延量により、図18に示すノンオーバーラップ区間の幅を変化させることができる。
次に、図20を用いて、ノンオーバーラップ区間を変化させた場合の動作周波数×5/4倍の周波数成分のゲインについて説明する。図20は、サンプリングスイッチ5、36の動作周波数が500[MHz]のときと、800[MHz]のときに、制御信号S0〜S3のノンオーバーラップ区間を変化させた場合の、動作周波数×5/4倍の周波数成分のゲインをプロットしたものである。動作周波数により、特定の周波数成分のゲインを下げる最適なノンオーバーラップ区間の値が存在することがわかる。例えば、500[MHz]のときは400ps(ピコ秒)の時にゲインが最小となり、800[MHz]のときは250ps(ピコ秒)の時にゲインが最小となる。
例えば、動作周波数×M/4倍(すなわちN=4)の周波数成分のゲインを下げる最適なノンオーバーラップ区間は(式9)で表せる。
Figure 0004954150
このように、特定の周波数成分のゲインが最小になるように各制御信号のノンオーバーラップ区間を設定することで、特定の周波数成分の重畳を軽減することが可能である。
なお、特定のノンオーバーラップ区間を設定するための遅延部の数は特に問わない。ここでは、一例として周期×4サイクルで動作するサンプリングミキサにおけるサンプリング周波数×5/4倍の周波数成分のゲインについて説明したが、周期×Nサイクルで動作する場合、サンプリング周波数のM/N倍(M、Nは互いに異なる自然数)の成分についても、同様に、その周波数成分のゲインが最小になるように各制御信号のノンオーバーラップ区間を設定することで、特定の周波数成分の重畳を軽減することが可能である。
<構成例3:ノンオーバーラップ回路1400−3(図21)>
図21においてノンオーバーラップ回路1400−3は、図20の構成にさらに遅延部1434、1435、1436、1437と、セレクタ1440、1441、1442、1443とを有している。
セレクタ1440は、切替信号に基づき、NOTゲート1410に出力する信号を遅延部1434のみを通過した出力にするか、遅延部1434及び1430の両方を通過した出力にするかを切り替える。
セレクタ1441は、切替信号に基づき、NOTゲート1411に出力する信号を遅延部1435のみを通過した出力にするか、遅延部1435及び1431の両方を通過した出力にするかを切り替える。
セレクタ1442は、切替信号に基づき、NOTゲート1412に出力する信号を遅延部1436のみを通過した出力にするか、遅延部1436及び1432の両方を通過した出力にするかを切り替える。
セレクタ1443は、切替信号に基づき、NOTゲート1413に出力する信号を遅延部1437のみを通過した出力にするか、遅延部1437及び1433の両方を通過した出力にするかを切り替える。
このようにして生成された出力信号4〜7(S4〜S7)を制御信号0〜3(S0〜S3)とし、遅延部1434、1435、1436、1437の遅延量をa[s]、遅延部1430、1431、1432、1433の遅延量をb[s]とすると、セレクタ1440〜1443により、ノンオーバーラップ区間をa+b[s]とするか、a[s]とするかを切り替えることが可能となる。例えば、a=250[ps]、b=150[ps]のとき、サンプリングスイッチ5、36の動作周波数が800[MHz]のときノンオーバーラップ区間をa[ps]とし、サンプリングスイッチ5、36の動作周波数が500[MHz]のときノンオーバーラップ区間をa+b[ps]とすることで、動作周波数×5/4倍の周波数成分のゲインを動作周波数に合わせて軽減することが可能である。
かかる構成によれば、各制御信号のノンオーバーラップ区間の幅を切り替えることで、動作周波数に応じて特定の周波数成分の重畳を軽減することが可能である。また、動作周波数が一定の場合に、重畳を減らす周波数成分を切り替えることも可能である。なお、特定のノンオーバーラップ区間を設定するための遅延部の数は上述した例に限定されず、セレクタの選択できる数も特に問わない。
以上、ノンオーバーラップ回路1400の各構成例について説明した。
かかる構成によれば、各制御信号のON時間の間には、制御信号のON時間同士が重ならないノンオーバーラップ区間を設けることが可能である。また、ノンオーバーラップ区間を設けることで、制御信号のサンプリング周波数のM/N倍成分を抑圧することができる。
なお、ノンオーバーラップ回路の上記構成は一例であって、同様の制御信号を生成できる構成であれば特に限定されない。
また、図20および(式9)は、制御信号が理想的な矩形波のときに適用されるものであって、回路の特性によっては、特定の周波数成分のゲインを最小にする最適値が異なる。その場合、ノンオーバーラップ区間を変化させて、最適値を求める必要がある。
また、図9の実施の形態2におけるサンプリングミキサ200にノンオーバーラップ回路を加えた構成を図22に示す。図22に示すサンプリングミキサ750は、図16のノンオーバーラップ回路1400に代えてノンオーバーラップ回路1500を備えている。ノンオーバーラップ回路1500の構成は、DCU204の出力が3相の信号(S0信号、S1信号、S2信号)になることに対応させて、図17に示す構成からNOTゲート1413およびANDゲート1423を削除したもの、図19に示す構成から遅延部1433、NOTゲート1413およびANDゲート1423を削除したもの、または、図21に示す構成から遅延部1437、遅延部1433、セレクタ1443、NOTゲート1413およびANDゲート1423を削除したものになる。
また、図10の実施の形態3におけるサンプリングミキサ300にノンオーバーラップ回路1400を加えた構成(サンプリングミキサ800)を図23に示す。
また、図13の実施の形態4におけるサンプリングミキサ400にノンオーバーラップ回路1400を加えた構成(サンプリングミキサ850)を図24に示す。
(実施の形態6)
図25は、本発明の実施の形態6における無線装置500の構成例を示すブロック図である。無線装置500は、例えば、携帯電話、自動車電話、トランシーバなどである。
図25において、無線装置500は、アンテナ501、共用器502、送信部503、受信部504及び信号処理部(DSP)505を備えている。
そして、送信部503は、電力増幅器(PA)506及び変調部507を有する。受信部504は、低雑音増幅器(LNA)508及びサンプリングミキサ509を有する。
アンテナ501は、共用器502を介して、送信部503及び受信部504にそれぞれ接続されている。共用器502は、送信信号及び受信信号の各周波数帯に対応している。共用器502は、送信部503から信号が入力されれば、その信号のうち、送信信号の周波数帯域をアンテナ501に通過させて出力する。他方、アンテナ501からの信号が共用器502に入力されれば、共用器502は、その信号のうち、受信信号の周波数帯域を通過させて受信部504に出力する。
信号処理部505では、受信部504からの出力信号が、AD変換された後、その出力信号が信号処理(例えば、音声処理、データ処理)される。また、信号処理部505では、所定の入力信号(例えば、音声、データ)が信号処理された後、DA変換されて、送信部503に出力される。なお、図25の信号処理部505を1つとしたが、複数用いてもかまわない。
サンプリングミキサ509として、図7の実施の形態1におけるサンプリングミキサ100を用いることとする。このようにすると、デシメーション無し動作により、折り返し成分による受信感度劣化を抑えることができるサンプリングミキサ100を適用することができ、有用である。なお、サンプリングミキサ509として、実施の形態2、3、4及び5のいずれかにおけるサンプリングミキサを用いてもよい。
なお、本実施の形態では、サンプリングミキサを含む無線装置の場合で説明したが、サンプリングスイッチ5を有さない離散フィルタを含む無線装置としてもかまわない。
(実施の形態7)
図26は、本発明の実施の形態7における無線装置510の構成例を示すブロック図である。本実施の形態では、UHF帯(470MHz〜770MHz)及びVHF帯(90MHz〜108MHz、170MHz〜222MHz)地上デジタルテレビ放送受信用として説明する。
図26において、無線装置510は、アンテナ511、513と、LNA512、514と、サンプリングミキサ520と、信号処理部505とを備えている。サンプリングミキサ520は、TA521、522と、サンプリングスイッチ523、524、525、526と、スイッチドキャパシタ部527、528と、DCU529を備えている。UHF帯受信用に、アンテナ511、LNA512、TA521、サンプリングスイッチ523、524を用い、VHF帯受信用に、アンテナ513、LNA514、TA522、サンプリングスイッチ525、526を用いる。LNA512、514とTA521、522は、信号処理部505から出力されるUV切替信号に応じて動作をオンオフ切り替える。サンプリングスイッチ523、524は、UHF帯受信用のLOU信号、LOBU信号でサンプリングを行い、サンプリングスイッチ525、526は、VHF帯受信用のLOV信号、LOBV信号でサンプリングを行う。LOU信号、LOBU信号、LOV信号、LOBV信号は、不図示の局部発振部から出力されている。スイッチドキャパシタ部527、528とDCU529と信号処理部505は、UHF帯受信、VHF帯受信の両方で共用である。
次に、無線装置510の動作について説明する。UHF帯受信時には、UV切替信号により、LNA512とTA521の動作がオンし、LNA514とTA522の動作がオフし、LOV信号とLOBV信号はサンプリングスイッチ525、526をオフ状態に固定するためにロー信号となっている。よって、アンテナ511で受信したUHF帯受信信号は、LNA512で増幅され、サンプリングミキサ520に入力される。サンプリングミキサ520では、受信信号をTA521で電流変換し、サンプリングスイッチ523、524でサンプリングし、スイッチドキャパシタ部527、528でフィルタリングして、信号処理部505に信号を出力する。同様に、VHF帯受信時は、LNA512、TA521が動作オフ、サンプリングスイッチ523、524がオフとなっている。アンテナ513で受信したVHF帯受信信号は、LNA514で増幅され、サンプリングミキサ520に入力される。サンプリングミキサ520では、受信信号をTA522で電流変換し、サンプリングスイッチ525、526でサンプリングし、スイッチドキャパシタ部527、528でフィルタリングして、信号処理部505に信号を出力する。
サンプリングミキサ520のスイッチドキャパシタ部527、528及びDCU529として、図7の実施の形態におけるスイッチドキャパシタ部102、103及びDCU104を用いることとする。このようにすると、デシメーション無し動作により、折り返し成分による受信感度劣化を抑えることができるサンプリングミキサを適用することができ、有用である。なお、サンプリングミキサ520のスイッチドキャパシタ部527、528及びDCU529として、実施の形態2、3、4及び5のいずれかのスイッチドキャパシタ部及びDCUを用いてもよい。また、RF周波数で動作するLNAとTAをUHF帯とVHF帯に分けることで、それぞれの周波数帯に対して回路を最適設計することができ、さらに受信していない周波数帯の回路の動作をオフすることで消費電流を削減できる。
本発明の離散時間処理フィルタおよびサンプリングミキサは、無線装置の無線回路に用いるのに有用である。特に、信号の周波数変換を行うのに適している。
従来技術のサンプリングミキサの回路図 従来技術のサンプリングミキサの制御信号タイミングチャート 従来技術のサンプリングミキサの特性図 従来技術のサンプリングミキサの回路図 従来技術のデジタルコントロールユニットのブロック図 従来技術のサンプリングミキサの制御信号タイミングチャート 本発明の実施の形態1におけるサンプリングミキサの回路図 本発明の実施の形態1における制御信号のタイミングチャート 本発明の実施の形態2におけるサンプリングミキサの回路図 本発明の実施の形態3におけるサンプリングミキサの回路図 本発明の実施の形態3における制御信号のタイミングチャート 本発明の実施の形態3におけるサンプリングミキサの特性図 本発明の実施の形態4におけるサンプリングミキサの回路図 本発明の実施の形態4における可変分周器のブロック図 本発明の実施の形態4における制御信号のタイミングチャート 本発明の実施の形態5におけるサンプリングミキサの回路図 本発明の実施の形態5におけるノンオーバーラップ回路の構成を示すブロック図(構成例1) 本発明の実施の形態5における制御信号を示す図 本発明の実施の形態5におけるノンオーバーラップ回路の構成を示すブロック図(構成例2) 本発明の実施の形態5における特性周波数成分のゲインとノンオーバーラップ区間との関係を示す図 本発明の実施の形態5におけるノンオーバーラップ回路の構成を示すブロック図(構成例3) 本発明の実施の形態5におけるサンプリングミキサの回路図 本発明の実施の形態5におけるサンプリングミキサの回路図 本発明の実施の形態5におけるサンプリングミキサの回路図 本発明の実施の形態6における無線装置のブロック図 本発明の実施の形態7における無線装置のブロック図
符号の説明
1,521,522 トランスコンダクタンスアンプ
2,42 同相ミキサ部
3,43 逆相ミキサ部
4,44,104,204,304,404,529 デジタルコントロールユニット
5,523,524,525,526 サンプリングスイッチ
6,36 ヒストリキャパシタ
7,8,9,10,11,12,13,14 ローテートキャパシタ
15 バッファキャパシタ
16 ダンプスイッチ
17 リセットスイッチ
18,19,20,21,22,23,24,25 積分スイッチ
26,27,28,29,30,31,32,33 放出スイッチ
34,35 フィードバックスイッチ
36 サンプリングスイッチ
100,200,300,400,509,520,700,750,800,850 サンプリングミキサ
102,103,202,203,527,528 スイッチドキャパシタ部
405 可変分周器
500,510 無線装置
501,511,513 アンテナ
502 共用器
503 送信部
504 受信部
505 信号処理部
506 電力増幅器
507 変調部
508,512,514 低雑音増幅器
600,610 従来技術のサンプリングミキサ
1400,1400−1,1400−2,1400−3,1500 ノンオーバーラップ回路
1410,1411,1412,1413 NOTゲート
1414,1415,1416,1417 NOTゲート
1420,1421,1422,1423 ANDゲート
1424,1425,1426,1427 ANDゲート
1430,1431,1432,1433 遅延部
1434,1435,1436,1437 遅延部
1440,1441,1442,1443 セレクタ

Claims (11)

  1. 周波数が同じで位相が1/N(Nは3、または4である周期ずつずれたN個の制御信号を生成する制御信号生成部と、
    サンプリングされた信号を時間的に連続して積分するヒストリキャパシタと、
    前記ヒストリキャパシタに積分された信号の積分と、積分した信号の放出とを繰り返すローテートキャパシタをそれぞれ有する、互いに並列接続されたN個のスイッチドキャパシタ回路からなるスイッチドキャパシタ部と、
    前記N個のスイッチドキャパシタ回路の前記ローテートキャパシタから放出された信号をバッファするバッファキャパシタと、
    具備し
    前記スイッチドキャパシタ回路は、
    前記ローテートキャパシタへの入力状態を切り替える積分スイッチと、
    前記ローテートキャパシタからの放出状態を切り替える放出スイッチと、を有し、
    前記制御信号生成部は、
    前記N個のスイッチドキャパシタ回路のそれぞれの、前記積分スイッチおよび前記放出スイッチに、前記制御信号を出力し、
    前記スイッチドキャパシタ部は、
    前記制御信号により、前記ローテートキャパシタにおける、少なくとも、前記ヒストリキャパシタに積分された前記信号の積分動作と、前記バッファキャパシタへの前記信号の放出動作と、の2つの動作を繰り返し、かつ、他の前記スイッチドキャパシタ回路が前記2つの動作のいずれかを行っているタイミングでは、当該動作と同じ動作を行わない
    離散フィルタ。
  2. Nは4であり、
    前記スイッチドキャパシタ回路は、フィードバック信号の入力を切り替えるフィードバックスイッチと、前記ローテートキャパシタに残った電荷を接地によりリセットするリセットスイッチと、を有し、
    前記制御信号生成部は、
    前記4個のスイッチドキャパシタ回路のそれぞれの、前記フィードバックスイッチおよび前記リセットスイッチに、前記制御信号を出力し、
    前記スイッチドキャパシタ回路は、
    前記制御信号により、前記ローテートキャパシタにおける、少なくとも、前記積分動作、前記フィードバック信号の入力動作、前記電荷のリセット動作、および前記放出動作の4つの動作を繰り返し、かつ、他の前記スイッチドキャパシタ回路が前記4つの動作のいずれかを行っているタイミングでは、当該動作と同じ動作を行わない、
    請求項1に記載の離散フィルタ。
  3. 前記フィードバックスイッチは前記フィードバック信号として電圧を入力する
    請求項に記載の離散フィルタ。
  4. 前記制御信号生成部は、
    前記N個の制御信号の周波数切り替える、
    請求項1に記載の離散フィルタ。
  5. 請求項1に記載の離散フィルタと、
    前記離散フィルタの前段に設けられ、受信信号を所定の周波数でサンプリングするサンプリングスイッチと、
    を有するサンプリングミキサ。
  6. 請求項1に記載の離散フィルタと、
    前記離散フィルタの出力信号に基づいて信号処理する信号処理部と、
    を有する無線装置。
  7. 請求項5に記載のサンプリングミキサと、
    前記サンプリングミキサの出力信号に基づいて信号処理する信号処理部と、
    を有する無線装置。
  8. 前記N個の制御信号のぞれぞれの間にノンオーバーラップ区間を設けるノンオーバーラップ回路、をさらに有する、
    請求項1に記載の離散フィルタ。
  9. 前記ノンオーバーラップ回路は、
    前記制御信号生成部から出力される第1の制御信号に奇数個のNOTゲートを介した信号と、前記制御信号生成部から出力される第2の制御信号と、を入力するANDゲートを有し、
    前記ANDゲートの出力を前記スイッチドキャパシタ部に入力する信号とする、
    請求項8に記載の離散フィルタ。
  10. 請求項8に記載の離散フィルタと、
    前記離散フィルタの前段に設けられ、受信信号を所定の周波数でサンプリングするサンプリングスイッチと、を有し、
    前記ノンオーバーラップ回路は、前記ノンオーバーラップ区間を、前記サンプリングスイッチの周期×(1−N/M)とする(MはNと異なる自然数)、
    サンプリングミキサ。
  11. 請求項10に記載のサンプリングミキサと、
    前記サンプリングミキサの出力信号に基づいて信号処理する信号処理部と、
    を有する無線装置。
JP2008167269A 2007-07-05 2008-06-26 離散フィルタ、サンプリングミキサ及び無線装置 Expired - Fee Related JP4954150B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008167269A JP4954150B2 (ja) 2007-07-05 2008-06-26 離散フィルタ、サンプリングミキサ及び無線装置
US12/667,370 US8164380B2 (en) 2007-07-05 2008-07-03 Discrete filter, sampling mixer and wireless device
CN200880023508.6A CN101689832B (zh) 2007-07-05 2008-07-03 离散滤波器、采样混频器以及无线装置
PCT/JP2008/001768 WO2009004818A1 (ja) 2007-07-05 2008-07-03 離散フィルタ、サンプリングミキサ及び無線装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007176920 2007-07-05
JP2007176920 2007-07-05
JP2007302678 2007-11-22
JP2007302678 2007-11-22
JP2008167269A JP4954150B2 (ja) 2007-07-05 2008-06-26 離散フィルタ、サンプリングミキサ及び無線装置

Publications (2)

Publication Number Publication Date
JP2009147903A JP2009147903A (ja) 2009-07-02
JP4954150B2 true JP4954150B2 (ja) 2012-06-13

Family

ID=40917944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008167269A Expired - Fee Related JP4954150B2 (ja) 2007-07-05 2008-06-26 離散フィルタ、サンプリングミキサ及び無線装置

Country Status (3)

Country Link
US (1) US8164380B2 (ja)
JP (1) JP4954150B2 (ja)
CN (1) CN101689832B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064436A1 (ja) * 2008-12-03 2010-06-10 パナソニック株式会社 サンプリング回路及び受信機
JP5607904B2 (ja) 2009-08-31 2014-10-15 パナソニック株式会社 ダイレクトサンプリング回路及び受信機
JP5270652B2 (ja) * 2009-12-18 2013-08-21 韓國電子通信研究院 離散時間受信機
JP5393607B2 (ja) 2010-07-15 2014-01-22 パナソニック株式会社 ダイレクトサンプリング回路
KR101681977B1 (ko) * 2010-12-30 2016-12-02 한국전자통신연구원 이산시간 수신기
CN103636125A (zh) * 2012-06-21 2014-03-12 华为技术有限公司 离散时间滤波器
CN103828244B (zh) * 2012-06-21 2016-03-02 华为技术有限公司 超外差式接收器及接收方法
US9130532B2 (en) * 2013-12-12 2015-09-08 Nokia Technologies Oy Tunable RF channel select filter
WO2016034242A1 (en) * 2014-09-05 2016-03-10 Huawei Technologies Co., Ltd. A charge sharing filter
US10111173B2 (en) * 2015-06-19 2018-10-23 Intel Corporation Fully integrated wake-up receiver
CN111181527A (zh) * 2020-01-06 2020-05-19 北京中科飞鸿科技股份有限公司 一种fir滤波器的实现方法
US11683023B1 (en) * 2022-01-06 2023-06-20 National Technology & Engineering Solutions Of Sandia, Llc Programmable delay device enabling large delay in small package
US11929129B2 (en) * 2022-01-26 2024-03-12 Arm Limited Control circuitry and methods for converters

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079826B2 (en) * 2001-03-16 2006-07-18 Texas Instruments Incorporated Digitally controlled analog RF filtering in subsampling communication receiver architecture
US7003276B2 (en) * 2001-04-25 2006-02-21 Texas Instruments Incorporated Subsampling communication receiver architecture with gain control and RSSI generation
US7519135B2 (en) * 2001-08-15 2009-04-14 Texas Instruments Incorporated Direct radio frequency (RF) sampling with recursive filtering method
US8027657B2 (en) * 2001-10-26 2011-09-27 Texas Instruments Incorporated Sampling mixer with asynchronous clock and signal domains
US7057540B2 (en) 2001-10-26 2006-06-06 Texas Instruments Incorporated Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer
US7411444B2 (en) * 2003-11-13 2008-08-12 Texas Instruments Incorporated Technique for improving antialiasing and adjacent channel interference filtering using cascaded passive IIR filter stages combined with direct sampling and mixing
DE602005011164D1 (de) * 2004-10-12 2009-01-02 St Microelectronics Sa Verfahren zum abtasten eines analogen hochfrequenzsignals
JP5022672B2 (ja) * 2005-11-22 2012-09-12 パナソニック株式会社 サンプリングミキサおよび受信機
US7671658B2 (en) * 2006-05-24 2010-03-02 Panasonic Corporation Mixer having frequency selection function
JP5182895B2 (ja) * 2007-03-29 2013-04-17 パナソニック株式会社 サンプリングミキサ、フィルタ装置および無線機
KR100935983B1 (ko) * 2008-04-02 2010-01-08 삼성전기주식회사 고조파 제거기능을 갖는 전류 샘플링 믹서

Also Published As

Publication number Publication date
CN101689832A (zh) 2010-03-31
US8164380B2 (en) 2012-04-24
CN101689832B (zh) 2012-07-04
US20100182077A1 (en) 2010-07-22
JP2009147903A (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
JP4954150B2 (ja) 離散フィルタ、サンプリングミキサ及び無線装置
JP5022672B2 (ja) サンプリングミキサおよび受信機
JP5019313B2 (ja) 離散時間ダイレクトサンプリング回路及び受信機
US7973586B2 (en) Sampling mixer, filter device, and radio device
US8711917B2 (en) Sampling filter device
JP5340170B2 (ja) サンプリングミキサ、直交復調器、及び無線装置
JP5078988B2 (ja) 離散時間ダイレクトサンプリング回路及び受信機
WO2011024481A1 (ja) ダイレクトサンプリング回路及び受信機
EP2611031B1 (en) Signal filtering
US20080013653A1 (en) Direct bandpass sampling receivers with analog interpolation filters and related methods
JP5008665B2 (ja) 離散フィルタ、サンプリングミキサおよび無線装置
WO2010064450A1 (ja) サンプリング回路およびこれを用いた受信機
US8032094B2 (en) Discrete filter, sampling mixer, and radio device
JP5587210B2 (ja) サンプリング回路およびこれを用いた受信機
JP5270110B2 (ja) 周波数選択機能を有するミキサ
JP6705376B2 (ja) 可変rfフィルタおよび無線装置
WO2012008106A1 (ja) ダイレクトサンプリング回路
JP2008219413A (ja) 可変フィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Ref document number: 4954150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees