JP6705376B2 - 可変rfフィルタおよび無線装置 - Google Patents
可変rfフィルタおよび無線装置 Download PDFInfo
- Publication number
- JP6705376B2 JP6705376B2 JP2016539807A JP2016539807A JP6705376B2 JP 6705376 B2 JP6705376 B2 JP 6705376B2 JP 2016539807 A JP2016539807 A JP 2016539807A JP 2016539807 A JP2016539807 A JP 2016539807A JP 6705376 B2 JP6705376 B2 JP 6705376B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- variable
- frequency
- passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0138—Electrical filters or coupling circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
すなわち、本発明の目的は、矩形波を用いたローカル発振信号(局部発振信号)によって動作させた際に発生する不要な高調波成分を除去することを可能にする可変RFフィルタおよび無線装置を提供することにある。
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、集中定数素子からなり、かつ、周波数特性を可変に設定することが可能な可変RFフィルタであって、矩形Lo信号(矩形ローカル発振信号(局部発振信号))の1ないし複数倍の周波数を用いたクロック信号によって動作する可変RFフィルタにおいて、差動の高周波信号の入力端子に対して、インダクタを負荷とするパッシブミキサを1ないし複数並列に接続して、該矩形Lo信号(ローカル発振信号(局部発振信号))の奇数倍の周波数で該パッシブミキサを動作させることを主要な特徴とする。而して、通過させる高周波信号に含まれるLo信号の奇数次高調波に相当する周波数帯の不要波を確実に低減して出力することを可能にしている。
次に、本発明の第1の実施の形態について、図1の回路図を用いて説明する。図1は、本発明の第1の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。
次に、本第1の実施の形態における可変RFフィルタの具体的回路構成例について、図2を用いて説明する。ここに、図2は、本発明の第1の実施の形態における可変RFフィルタの具体的回路構成の一例を示す回路図である。
次に、本発明の第2の実施の形態について、図5の回路図を用いて説明する。図5は、本発明の第2の実施の形態における可変RFフィルタの回路構成の一例を示す回路図であり、差動のRF信号(高周波信号)の差動入力端子501および差動入力端子502に対して、第1の実施の形態の図2に示した可変RFフィルタの構成要素(すなわちキャパシタを負荷とする第2パッシブミキサおよびインダクタを負荷とする第1パッシブミキサ)を並列に複数配置して構成している。
次に、本発明の第3の実施の形態について、図6の回路図を用いて説明する。図6は、本発明の第3の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。
次に、本発明の第4の実施の形態について、図9の回路図を用いて説明する。図9は、本発明の第4の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。
最後に、本発明の第5の実施の形態について、図10の回路図を用いて説明する。図10は、本発明の第5の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。
102 差動入力端子(INB)
103〜106 第1フィルタブロック内のスイッチ
107 第1フィルタブロック内のキャパシタ
108〜111 第2フィルタブロック内のスイッチ
112 第2フィルタブロック内のキャパシタ
113〜116 第nフィルタブロック内のスイッチ
117 第nフィルタブロック内のキャパシタ
118 第1フィルタブロック
119 第2フィルタブロック
120 第nフィルタブロック
201 CLK1(第1クロック信号)
202 CLK2(第2クロック信号)
203 CLK3(第3クロック信号)
204 CLK4(第4クロック信号)
205 CLK5(第5クロック信号)
206 CLK6(第6クロック信号)
207 CLK7(第7クロック信号)
208 CLK8(第8クロック信号)
301 キャパシタ単体の周波数特性
302 スイッチトキャパシタ(パッシブミキサ+キャパシタ)の周波数特性
501 差動入力端子(IN)
502 差動入力端子(INB)
503 第2パッシブミキサ
504 第1パッシブミキサ
505 キャパシタ
506 インダクタ
507 Lo信号(ローカル発振信号(局部発振信号))
508 3倍波Lo信号
601 Lo信号(差動信号)
602 LoB信号(差動信号)
603〜606 スイッチ
607 3倍波Lo信号(差動信号)
608 3倍波LoB信号(差動信号)
609〜612 スイッチ
701 Lo_I信号(差動信号)
702 Lo_IB信号(差動信号)
703 Lo_Q信号(差動信号)
704 Lo_QB信号(差動信号)
705〜712 スイッチ
713 2倍波Lo_I信号(差動信号)
714 2倍波Lo_IB信号(差動信号)
715 2倍波Lo_Q信号(差動信号)
716 2倍波Lo_QB信号(差動信号)
717 増幅器
801 CLK1(第1クロック信号)
802 CLK2(第2クロック信号)
803 CLK3(第3クロック信号)
804 CLK4(第4クロック信号)
805 Lo_I信号
806 Lo_Q信号
807 Lo_IB信号
808 Lo_QB信号
901 第11パッシブミキサ
902 3倍波Lo信号
903 インダクタ
904 第1nパッシブミキサ
905 3倍波Lo信号
906 インダクタ
907 第1インダクタフィルタ
908 第nインダクタフィルタ
909 増幅器
910 第21パッシブミキサ
911 Lo信号
912 キャパシタ
913 第2nパッシブミキサ
914 Lo信号
915 キャパシタ
916 第1キャパシタフィルタ
917 第nキャパシタフィルタ
918 差動出力端子(OUT)
919 差動出力端子(OUTB)
1001 第11パッシブミキサ
1002 第1の2倍波Lo信号
1003 インダクタ
1004 第12パッシブミキサ
1005 第2の2倍波Lo信号
1006 インダクタ
1007 主パッシブミキサ
1008 Lo信号
1301 第1パッシブミキサ
1302 2倍波Lo信号
1303 インダクタ
1304 主パッシブミキサ
1305 Lo信号
1401 第2パッシブミキサ
1402 Lo信号
1403 キャパシタ
1404 第1パッシブミキサ
1405 2倍波Lo信号
1406 インダクタ
Claims (9)
- 差動の高周波信号を入力して所望の周波数周辺の高周波信号を通過させる可変RFフィルタにおいて、
任意に定めた周波数の矩形波のクロック信号により駆動する第1のパッシブミキサを入力端子と出力端子との間の信号線に並列に接続し、
かつ、
該第1のパッシブミキサの負荷がインダクタによって構成されており、
前記入力端子と前記出力端子との間の信号線に並列に接続される1ないし複数の前記第1のパッシブミキサの接続形態として、
通過させる前記高周波信号の基本波と同じ周波数のクロック信号によって駆動する主パッシブミキサを、前記入力端子と前記出力端子との間の信号線に並列に接続し、
該主パッシブミキサの負荷として1ないし複数の前記第1のパッシブミキサが該主パッシブミキサに接続されるように構成し、かつ、
該主パッシブミキサの負荷となる1ないし複数の前記第1のパッシブミキサそれぞれを駆動する前記クロック信号が、通過させる前記高周波信号の基本波の偶数倍の周波数である偶数倍波クロック信号であって、
前記主パッシブミキサを駆動するクロック信号と位相が45度ずれている
ことを特徴とする可変RFフィルタ。 - 前記入力端子と前記出力端子との間の信号線に並列に接続される前記第1のパッシブミキサが少なくとも2個以上であり、
2個以上の前記第1のパッシブミキサを同じ周波数のクロック信号で駆動する
ことを特徴とする請求項1に記載の可変RFフィルタ。 - 前記入力端子と前記出力端子との間の信号線に並列に接続される前記第1のパッシブミキサが少なくとも2個以上であり、
2個以上の前記第1のパッシブミキサを互いに異なる周波数のクロック信号で駆動する
ことを特徴とする請求項1に記載の可変RFフィルタ。 - 前記入力端子と前記出力端子との間の信号線に並列に接続される1ないし複数の前記第1のパッシブミキサとは別に、
前記入力端子と前記出力端子との間の信号線に並列に1ないし複数の第2のパッシブミキサがさらに接続され、
各該第2のパッシブミキサそれぞれの負荷がキャパシタによって構成されている
ことを特徴とする請求項1ないし3のいずれかに記載の可変RFフィルタ。 - 前記入力端子と前記出力端子との間の信号線に並列に接続される1ないし複数の前記第2のパッシブミキサは、通過させる前記高周波信号の基本波と同じ周波数のクロック信号で駆動される
ことを特徴とする請求項4に記載の可変RFフィルタ。 - 通過させる前記高周波信号を増幅するための増幅器が、
少なくとも、前記入力端子と前記出力端子との間の信号線に並列に接続される1ないし複数の前記第1のパッシブミキサと1ないし複数の前記第2のパッシブミキサとの間の信号線に挿入されている
ことを特徴とする請求項4または5に記載の可変RFフィルタ。 - 差動の高周波信号を入力して所望の周波数周辺の高周波信号を通過させる可変RFフィルタにおいて、
負荷がキャパシタよって構成され、任意に定めた周波数の矩形波のクロック信号により駆動する、1ないし複数の第2のパッシブミキサが入力端子と出力端子との間の信号線に並列に接続され、
1ないし複数の前記第2のパッシブミキサのうち、いずれか1ないし複数の前記第2のパッシブミキサの負荷として、
インダクタを負荷とする第1のパッシブミキサが1ないし複数、前記キャパシタと並列に接続されている
ことを特徴とする可変RFフィルタ。 - 1ないし複数の前記第2のパッシブミキサそれぞれの負荷として前記キャパシタと並列に接続される1ないし複数の前記第1のパッシブミキサそれぞれを駆動するクロック信号は、
通過させる前記高周波信号の基本波の偶数倍の周波数である偶数倍波クロック信号であって、
接続される前記第2のパッシブミキサを駆動するクロック信号と位相が45度ずれているクロック信号である
ことを特徴とする請求項7に記載の可変RFフィルタ。 - 1ないし複数のパッシブミキサを備えた可変RFフィルタと、矩形波の局部発振信号を用いたダウンコンバータとを少なくとも備えた無線装置において、
前記可変RFフィルタが、請求項1ないし8のいずれかに記載の可変RFフィルタから構成され、かつ、
前記局部発振信号の周波数が、前記可変RFフィルタを通過させる前記高周波信号の基本波の周波数と同一である
ことを特徴とする無線装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014161352 | 2014-08-07 | ||
JP2014161352 | 2014-08-07 | ||
PCT/JP2015/002636 WO2016021095A1 (ja) | 2014-08-07 | 2015-05-26 | 可変rfフィルタおよび無線装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016021095A1 JPWO2016021095A1 (ja) | 2017-05-18 |
JP6705376B2 true JP6705376B2 (ja) | 2020-06-03 |
Family
ID=55263395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016539807A Active JP6705376B2 (ja) | 2014-08-07 | 2015-05-26 | 可変rfフィルタおよび無線装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10033348B2 (ja) |
JP (1) | JP6705376B2 (ja) |
WO (1) | WO2016021095A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10355729B2 (en) * | 2017-06-09 | 2019-07-16 | Qualcomm Incorporated | Single receiver intra-band non-contiguous carrier aggregation |
US10158387B1 (en) * | 2018-05-29 | 2018-12-18 | Realtek Semiconductor Corp. | Frequency down-converter with high immunity to blocker and method thereof |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4751744A (en) * | 1985-05-28 | 1988-06-14 | Texas Instruments Incorporated | Monolithic distributed mixer |
US4864644A (en) * | 1986-10-17 | 1989-09-05 | Matsushita Electric Industrial Co., Ltd. | VHF-UHF mixer having a balun |
US5006811A (en) * | 1990-01-31 | 1991-04-09 | Triquint Semiconductor, Inc. | Dual quadrature frequency converter |
JP2901710B2 (ja) * | 1990-06-26 | 1999-06-07 | 株式会社日立製作所 | チューナ回路 |
US5625307A (en) * | 1992-03-03 | 1997-04-29 | Anadigics, Inc. | Low cost monolithic gallium arsenide upconverter chip |
EP1529338B1 (en) * | 2002-08-08 | 2006-12-20 | Koninklijke Philips Electronics N.V. | Improved mixers with a plurality of local oscillators and systems based thereon |
US20070140382A1 (en) * | 2003-12-05 | 2007-06-21 | Koninklijke Philips Electronics N.V. | Bandpass sampling receiver and the sampling method |
US7509110B2 (en) * | 2005-03-14 | 2009-03-24 | Broadcom Corporation | High-order harmonic rejection mixer using multiple LO phases |
JP5436455B2 (ja) * | 2009-01-29 | 2014-03-05 | パナソニック株式会社 | ハーモニックリジェクションミキサ |
US8325865B1 (en) * | 2011-07-31 | 2012-12-04 | Broadcom Corporation | Discrete digital receiver |
US8666352B2 (en) * | 2011-12-16 | 2014-03-04 | Stephen A. Jantzi | Harmonic cancellation for frequency conversion harmonic cancellation |
US20140132357A1 (en) * | 2012-11-08 | 2014-05-15 | University Of California | Broadband Distributed Transmission Line N-Path Filter |
-
2015
- 2015-05-26 WO PCT/JP2015/002636 patent/WO2016021095A1/ja active Application Filing
- 2015-05-26 US US15/502,028 patent/US10033348B2/en active Active
- 2015-05-26 JP JP2016539807A patent/JP6705376B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2016021095A1 (ja) | 2017-05-18 |
WO2016021095A1 (ja) | 2016-02-11 |
US10033348B2 (en) | 2018-07-24 |
US20170244375A1 (en) | 2017-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071197B2 (en) | Harmonic rejective passive up converter | |
KR101066054B1 (ko) | 주파수 변환을 위한 시스템, 방법 및 장치 | |
US10326432B2 (en) | Harmonic multiplier architecture | |
JP4954150B2 (ja) | 離散フィルタ、サンプリングミキサ及び無線装置 | |
US8744378B2 (en) | LINC transmitter with improved efficiency | |
KR20090117537A (ko) | 전류 스티어링 기법을 적용한 고차 하모닉 제거 믹서 | |
US8654867B2 (en) | Transformer power combiner with filter response | |
US8179957B2 (en) | Quadrature pulse-width modulation methods and apparatus | |
WO2015059901A1 (ja) | 送受信装置、送信装置及び送受信方法 | |
US8476952B2 (en) | Multiphase mixer | |
US9509290B2 (en) | Frequency converter | |
JP6705376B2 (ja) | 可変rfフィルタおよび無線装置 | |
Rieß et al. | Analysis and design of a 60 GHz fully-differential frequency doubler in 130 nm SiGe BiCMOS | |
JP5016506B2 (ja) | 電力増幅装置および通信装置 | |
US8818318B2 (en) | Frequency up and down converter | |
US9362889B2 (en) | Bandpass filter | |
WO2019219204A1 (en) | Single-ended to differential signal converter based on n-path filter | |
WO2015001924A1 (ja) | 周波数変換器 | |
JP2005236600A (ja) | 高周波2逓倍回路 | |
US10715194B2 (en) | Digital offset frequency generator based radio frequency transmitter | |
US8543078B2 (en) | Harmonic mixer circuit | |
US11652452B2 (en) | Wideband power amplifier arrangement | |
WO2023062770A1 (ja) | 信号処理回路および受信装置 | |
JP2010109716A (ja) | 信号生成回路及びその信号生成方法 | |
JP4495169B2 (ja) | パルス変調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6705376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |