JP6705376B2 - 可変rfフィルタおよび無線装置 - Google Patents

可変rfフィルタおよび無線装置 Download PDF

Info

Publication number
JP6705376B2
JP6705376B2 JP2016539807A JP2016539807A JP6705376B2 JP 6705376 B2 JP6705376 B2 JP 6705376B2 JP 2016539807 A JP2016539807 A JP 2016539807A JP 2016539807 A JP2016539807 A JP 2016539807A JP 6705376 B2 JP6705376 B2 JP 6705376B2
Authority
JP
Japan
Prior art keywords
signal
filter
variable
frequency
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016539807A
Other languages
English (en)
Other versions
JPWO2016021095A1 (ja
Inventor
直樹 大島
直樹 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2016021095A1 publication Critical patent/JPWO2016021095A1/ja
Application granted granted Critical
Publication of JP6705376B2 publication Critical patent/JP6705376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0138Electrical filters or coupling circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00Networks using time-varying elements, e.g. N-path filters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、可変RFフィルタおよび無線装置に関し、特に、無線通信用のRF(Radio Frequency)回路に適用される可変RFフィルタ、および該可変RFフィルタを搭載する無線装置に関する。
近年、無線通信の普及に伴い、周波数の逼迫が問題となってきている。そこで、周波数逼迫問題に対応するため、無線規格に静的に割り当てられる周波数を動的に管理する周波数マネジメントが提案されている。代表的な例として、テレビ放送において時間的/空間的に利用されていない帯域を、他の無線システムが二次的に利用するコグニティブ無線が挙げられる。
しかし、二次利用が可能な周波数帯域が広範囲に及ぶ場合、それらすべての周波数帯域に対応することができる広帯域の無線装置が必要になる。ここで、広帯域に通信周波数を切り替える場合、不要波を除去するフィルタも合わせて切り替える必要があるが、無線装置のフロントエンドにあるRF(Radio Frequency)回路のRFフィルタを複数並列に並べて、切り替えるように構成すると、装置サイズが膨大になる。特に、固定基地局と比較して、装置サイズおよび重量に制限が多い移動端末機の場合は、RFフィルタを並列に配置することさえ困難である場合が多い。
特に、前述の代表例に挙げたテレビ放送の地上テレビ放送の場合には、周波数帯域が、UHF(Ultra High Frequency)やVHF(Very High Frequency)であり、無線通信において使用される周波数帯域の中では、比較的低周波数であるため、伝送線路によってRFフィルタを構成しようとすると、回路規模が膨大になる。そのため、広帯域に対応するRFフィルタは、集中定数素子からなり、かつ、周波数特性を可変に設定することが可能な可変RFフィルタが望ましい。
かくのごとき可変RFフィルタの例として、例えば、非特許文献1のDarvishi,M.による“Design of Active N-Path Filters”に記載の技術が公開されている。図11は、従来技術である該非特許文献1に記載の可変RFフィルタの概要を示す回路図である。
図11の回路図において、符号101および102は、差動入力端子INおよび差動入力端子INBを示し、符号118、119、120は、それぞれ、第1フィルタブロック、第2フィルタブロック、第nフィルタブロック(n:自然数)を示している。また、符号103〜106は、第1フィルタブロック118内のスイッチを示し、符号108〜111は、第2フィルタブロック119内のスイッチを示し、符号113〜116は、第nフィルタブロック120内のスイッチを示している。また、符号107、112、117は、それぞれ、第1フィルタブロック118内のキャパシタ、第2フィルタブロック119内のキャパシタ、第nフィルタブロック120内のキャパシタを示している。
図11の回路図に示す可変RFフィルタは、差動入力端子101および差動入力端子102に対して、第1フィルタブロック118、第2フィルタブロック119、・・・、第nフィルタブロック120のn段のフィルタブロックが並列に接続されている。第1フィルタブロック118は、スイッチ103〜106とキャパシタ117により構成されており、差動入力端子101および差動入力端子102との間に、スイッチ103とスイッチ104、スイッチ105とスイッチ106とを直列に接続し、スイッチ103とスイッチ104との接続点と、スイッチ105とスイッチ106との接続点と、の間に、キャパシタ117を接続して構成される。他のフィルタブロック、すなわち、第2フィルタブロック119、・・・、第nフィルタブロック120、についても同様である。
次に、一例として、可変RFフィルタのフィルタブロック段数が4段(n=4)構成の場合を例にとって、図11に示す可変RFフィルタの動作について説明する。図12は、フィルタブロック段数が4段構成の場合の図11の可変RFフィルタの各スイッチを駆動するクロック信号の時間波形の一例を示すクロック信号波形図であり、デューティ比が12.5%つまり8相のクロック信号の時間軸上のクロック信号波形を示している。
図12に示すように、8相の各クロック信号(CLK1(第1クロック信号)201〜CLK8(第8クロック信号)208)のうち、CLK1(第1クロック信号)201とCLK5(第5クロック信号)205、CLK2(第2クロック信号)202とCLK6(第6クロック信号)206、CLK3(第3クロック信号)203とCLK7(第7クロック信号)207、CLK4(第4クロック信号)204とCLK8(第8クロック信号)208、は、それぞれ、半周期(1/2周期)ずつずれて、対になっている矩形波である。
対になっている各クロック信号は、第1フィルタブロック118、第2フィルタブロック119、・・・、第nフィルタブロック120(図12の場合は、n=4)のそれぞれのスイッチ103〜116に入力される。例えば、第1フィルタブロック118のスイッチ103とスイッチ106とに、対になっている一方のCLK1(第1クロック信号)201が入力され、第1フィルタブロック118のスイッチ104とスイッチ105とには、対になっている他方のCLK5(第5クロック信号)205が入力される。これにより、第1フィルタブロック118、第2フィルタブロック119、…、第nフィルタブロック120(図12の場合は、n=4)の各フィルタブロックは、スイッチトキャパシタとして動作する。
図13は、図11の可変RFフィルタの差動入力端子101および差動入力端子102から見たスイッチトキャパシタの周波数特性を示す特性図である。図13において、図13(A)は、キャパシタ単体の周波数特性301を示し、図13(B)は、クロック信号CLKの周波数をFclkとしたときのスイッチトキャパシタ(パッシブミキサ+キャパシタ)の周波数特性302を示している。図13(A)のキャパシタ単体の周波数特性301の場合は、直流(DC)を頂点にして、キャパシタの特性が表れるが、図13(B)のスイッチトキャパシタの場合は、クロック信号CLKの周波数Fclkを中心にして、キャパシタの特性が表れる。
仮に、ダイレクトコンバージョン方式の無線装置におけるダウンコンバータのLo(Local Oscillator)信号(すなわちローカル発振信号(局部発振信号))をクロック信号CLKとして用いて、図11のRF可変フィルタを駆動するようにした場合、差動入力端子101および差動入力端子102から入力された差動のRF信号(高周波信号)に関して所望周波数帯域周辺のみを通過させるRFバンドパスフィルタとして動作させることができる。これは、負荷であるキャパシタの周波数特性が、スイッチで構成されたパッシブミキサにより、クロック信号CLKの周波数FclkつまりLo信号周波数だけアップコンバートされたことを示している。したがって、Lo信号周波数を適宜変更することにより、チューニングレスの可変RFフィルタとして動作することができるので、広帯域の無線通信機に適したフィルタを構築することができる。
しかし、クロック信号CLKに周波数Fclk例えばLo信号周波数の矩形波を用いると、高調波が問題となる。図14は、図11のRF可変フィルタの周波数特性の回路シミュレーション結果を示す特性図であり、Lo信号周波数を150MHzとした場合の周波数特性を示している。縦軸は、最大値で規格化した利得を示しており、3次高調波である450MHz付近にも利得があることが分かる。5次以降の奇数次高調波についても同様である。これは、矩形波に含まれる高調波によるスイッチトキャパシタの動作が影響しているためである。なお、2次高調波等の偶数次高調波付近の信号が所望通り減衰しているのは、差動動作によるものである。前述のように、Lo信号周波数の奇数次高調波に相当する信号については、減衰させることができない。したがって、図11の可変RFフィルタを使用したとしても、Lo信号周波数の3倍以上の奇数次高調波に関する不要波を除去するためのフィルタを別途実装することが必要になっている。
Darvishi,M.;"Design of Active N-Path Filters",IEEE Journal of Solid-State Circuits,vol.48,2013年12月,pp.2962−2976
本発明が解決する課題は、前述したように、矩形Lo信号(矩形波状のローカル発振信号(局部発振信号))をクロック信号として用いて動作させる可変RFフィルタにおいて発生する、Lo信号周波数の奇数次高調波に相当する周波数帯の不要波を除去することを可能にすることにある。
(本発明の目的)
すなわち、本発明の目的は、矩形波を用いたローカル発振信号(局部発振信号)によって動作させた際に発生する不要な高調波成分を除去することを可能にする可変RFフィルタおよび無線装置を提供することにある。
前述の課題を解決するため、本発明による可変RFフィルタおよび無線装置は、主に、次のような特徴的な構成を採用している。
(1)本発明による可変RFフィルタは、周波数特性を可変に設定することが可能な可変RFフィルタであって、差動の高周波信号を入力して所望の周波数周辺の高周波信号を通過させる可変RFフィルタにおいて、任意に定めた周波数の矩形波のクロック信号により駆動する第1のパッシブミキサを入力端子と出力端子との間の信号線に並列に接続し、かつ、該第1のパッシブミキサの負荷がインダクタによって構成されていることを特徴とする。
(2)本発明による無線装置は、1ないし複数のパッシブミキサを備えた可変RFフィルタと、矩形波の局部発振信号を用いたダウンコンバータとを少なくとも備えた無線装置において、前記可変RFフィルタが、少なくとも前記(1)に記載の可変RFフィルタから構成され、かつ、前記局部発振信号の周波数が、少なくとも前記(1)に記載の可変RFフィルタにおいて該可変RFフィルタを通過させる前記高周波信号の基本波の周波数と同一であることを特徴とする。
本発明の可変RFフィルタおよび無線装置によれば、以下のような効果を奏することができる。
周波数特性を可変に設定することが可能な可変RFフィルタとして、矩形Lo信号(矩形ローカル発振信号(局部発振信号))によって動作する場合であっても、インダクタを負荷とするパッシブミキサを並列に接続して、該矩形Lo信号の周波数の奇数倍の周波数を用いたクロック信号によってパッシブミキサを駆動するように構成することにより、矩形Lo信号の奇数次高調波に相当する周波数帯の不要波を確実に低減することができる。
本発明の第1の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。 本発明の第1の実施の形態における可変RFフィルタの具体的回路構成の一例を示す回路図である。 本発明の第1の実施の形態において3倍波差動信号を生成するための3倍波生成回路の回路構成の一例を示す回路図である。 図2の可変RFフィルタや図3の3倍波生成回路に入力されるクロック信号の時間波形の一例を示すクロック信号波形図である。 図2の可変RFフィルタや図3の3倍波生成回路に入力されるクロック信号の時間波形の一例を示すクロック信号波形図である。 本発明の第2の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。 本発明の第3の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。 図6の可変RFフィルタに入力されるクロック信号の時間波形の一例を示すクロック信号波形図である。 図6の可変RFフィルタに入力されるクロック信号の時間波形の一例を示すクロック信号波形図である。 図6の可変RFフィルタに入力されるクロック信号の時間波形の一例を示すクロック信号波形図である。 図7Aのクロック信号それぞれで動作した場合の図6の可変RFフィルタの周波数特性の一例を示す特性図である。 図7Bのクロック信号それぞれで動作した場合の図6の可変RFフィルタの周波数特性の一例を示す特性図である。 図7Cのクロック信号それぞれで動作した場合の図6の可変RFフィルタの周波数特性の一例を示す特性図である。 本発明の第4の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。 本発明の第5の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。 従来技術である非特許文献1に記載の可変RFフィルタの概要を示す回路図である。 フィルタブロック段数が4段構成の場合の図11の可変RFフィルタの各スイッチを駆動するクロック信号の時間波形の一例を示すクロック信号波形図である。 図11の可変RFフィルタの差動入力端子101および差動入力端子102から見たスイッチトキャパシタの周波数特性を示す特性図である。 図11のRF可変フィルタの周波数特性の回路シミュレーション結果を示す特性図である。
以下、本発明による可変RFフィルタおよび無線装置の好適な実施形態について添付図を参照して説明する。ここで、本発明による可変RFフィルタは、矩形Lo信号(矩形ローカル発振信号(局部発振信号))すなわち矩形波状の局部発振信号を用いたダウンコンバータを少なくとも備えた無線装置に適用されるものであり、差動の高周波信号を入力して所望の周波数周辺の高周波信号を通過させる可変RFフィルタとして、集中定数素子からなり、かつ、周波数特性を可変に設定することが可能な可変RFフィルタにおいて、任意に周波数を定めた矩形波状のクロック信号すなわち矩形Lo信号の1ないし複数倍の周波数を用いたクロック信号によって動作する可変RFフィルタを対象としている。なお、以下の各図面に付した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではないことも言うまでもない。
(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、集中定数素子からなり、かつ、周波数特性を可変に設定することが可能な可変RFフィルタであって、矩形Lo信号(矩形ローカル発振信号(局部発振信号))の1ないし複数倍の周波数を用いたクロック信号によって動作する可変RFフィルタにおいて、差動の高周波信号の入力端子に対して、インダクタを負荷とするパッシブミキサを1ないし複数並列に接続して、該矩形Lo信号(ローカル発振信号(局部発振信号))の奇数倍の周波数で該パッシブミキサを動作させることを主要な特徴とする。而して、通過させる高周波信号に含まれるLo信号の奇数次高調波に相当する周波数帯の不要波を確実に低減して出力することを可能にしている。
[第1の実施の形態]
次に、本発明の第1の実施の形態について、図1の回路図を用いて説明する。図1は、本発明の第1の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。
図1の回路図において、符号501および502は、それぞれ、差動入力端子INおよび差動入力端子INBを示し、符号503および504は、それぞれ、第2パッシブミキサおよび第1パッシブミキサを示している。また、符号507は、第2パッシブミキサ503を駆動するクロック信号であるLo信号(ローカル発振信号(局部発振信号))を示し、符号508は、第1パッシブミキサ504を駆動するクロック信号である、Lo信号の3倍波の3倍波Lo信号を示している。符号505は、第2パッシブミキサ503の負荷であるキャパシタを示し、符号506は、第1パッシブミキサ504の負荷であるインダクタを示している。なお、以降の記載において、Lo信号とクロック信号CLKとは、同じ意味で用いている。
本発明の第1の実施の形態として図1の回路図に示す可変RFフィルタは、差動のRF信号(高周波信号)の差動入力端子501および差動入力端子502に対して、キャパシタ505を負荷とする第2パッシブミキサ503と並列に、インダクタ506を負荷とする第1パッシブミキサ504が接続されている。ここで、キャパシタ505を負荷とする第2パッシブミキサ503は、動作用に印加するクロック信号すなわちLo信号507の周波数付近の周波数を中心にして入力RF信号をアップコンバートさせる回路であるが、逆に、インダクタ506を負荷とする第1パッシブミキサ504は、動作用に印加するクロック信号すなわち3倍波Lo信号508の周波数付近の周波数を中心にして入力RF信号の利得を減衰させる回路である。
したがって、第2パッシブミキサ503を駆動するLo信号507に対して、第1パッシブミキサ504については該Lo信号の3倍の周波数である3倍波Lo信号508で駆動することにすれば、インダクタ506を負荷とする第1パッシブミキサ504は、該Lo信号の3倍の周波数(以降、3倍波)に相当する信号の利得を低減することができる。つまり、キャパシタ505を負荷とする第2パッシブミキサ503の周波数特性と、インダクタ506を負荷とする第1パッシブミキサ504の周波数特性とを合わせて、3次高調波成分を除去した所望周波波近傍のRF信号のみを通過させる可変RFフィルタを構成することができる。なお、同様に、5次高調波成分も除去したい場合には、さらに、該Lo信号の5倍の周波数(以降、5倍波)で駆動するインダクタ負荷のミキサを並列に接続した構成にすれば良く、さらに、一般的に、該Lo信号の奇数倍の奇数次高調波成分も除去したい場合は、該Lo信号の奇数倍の周波数で駆動するインダクタ負荷のミキサを並列に接続した構成にすれば良いが、ここでの詳細な説明は省略する。
(第1の実施形の形態の具体的回路構成例)
次に、本第1の実施の形態における可変RFフィルタの具体的回路構成例について、図2を用いて説明する。ここに、図2は、本発明の第1の実施の形態における可変RFフィルタの具体的回路構成の一例を示す回路図である。
図2の回路図においては、図1に示したキャパシタ505を負荷とする第2パッシブミキサ503は、スイッチ603〜606によって構成され、Lo信号601とLoB信号602とによって駆動する。同様に、図1に示したインダクタ506を負荷とする第1パッシブミキサ504は、スイッチ609〜612によって構成され、3倍波Lo信号607と3倍波LoB信号608との、Lo信号601およびLoB信号602の3倍の周波数の信号によって駆動する。ここで、Lo信号601とLoB信号602と、および、3倍波Lo信号607と3倍波LoB信号608とは、それぞれ、差動信号である。
また、Lo信号601とLoB信号602とは、それぞれ、矩形波のローカル発振信号(局部発振信号)であり、3倍波Lo信号607と3倍波LoB信号608とは、それぞれ、Lo信号601とLoB信号602との3倍波の矩形波である。3倍波Lo信号607と3倍波LoB信号608との3倍波の生成手段については、一般的な発振器による生成が可能であり、その詳細はここでは省略する。ただし、一般的に、発振器は発振周波数が高いほど消費電力が高くなる。そのため、本発明の目的である省電力、小規模な可変RFフィルタを実現するためには、図3に示すように、Lo信号と2倍波Lo信号とを用いて合成することが望ましい。ここに、図3は、本発明の第1の実施の形態において3倍波差動信号を生成するための3倍波生成回路の回路構成の一例を示す回路図であり、Lo信号601とLoB信号602とのそれぞれの3倍の周波数の矩形波である3倍波Lo信号607と3倍波LoB信号608との差動信号を生成する回路構成例を示している。
図3に示す回路図においては、90度ずつ位相が異なるLo信号の差動信号として、Lo_I信号701、Lo_IB信号702とLo_Q信号703、Lo_QB信号704とを、また、同じく、位相が90度ずつ異なるLo信号の2倍波である2倍波Lo信号の差動信号として、2倍波Lo_I信号713、2倍波Lo_IB信号714と2倍波Lo_Q信号715、2倍波Lo_QB信号716とを、スイッチ705〜712によって構成されるダイレクトコンバージョンミキサに入力する。
つまり、Lo_I信号701をスイッチ705とスイッチ707とのそれぞれの入力端子側に入力し、Lo_I信号701の差動信号であるLo_IB信号702をスイッチ706とスイッチ708とのそれぞれの入力端子側に入力し、また、2倍波Lo_I信号713をスイッチ705とスイッチ706とのそれぞれのスイッチ用端子に入力し、2倍波Lo_I信号713の差動信号である2倍波Lo_IB信号714をスイッチ707とスイッチ708とのそれぞれのスイッチ用端子に入力する。
同様に、Lo_I信号701と90度位相が異なるLo_Q信号703をスイッチ709とスイッチ711とのそれぞれの入力端子側に入力し、Lo_Q信号703の差動信号であるLo_QB信号704をスイッチ710とスイッチ712とのそれぞれの入力端子側に入力し、また、2倍波Lo_Q信号715をスイッチ709とスイッチ710とのそれぞれのスイッチ用端子に入力し、2倍波Lo_Q信号715の差動信号である2倍波Lo_QB信号716をスイッチ711とスイッチ712とのそれぞれのスイッチ用端子に入力する。ここで、Lo_I信号701、Lo_IB信号702、Lo_Q信号703、Lo_QB信号704により4相のLo信号を形成し、2倍波Lo_I信号713、2倍波Lo_IB信号714、2倍波Lo_Q信号715、2倍波Lo_QB信号716により4相の2倍波Lo信号を形成していることになる。
そして、スイッチ705とスイッチ708とスイッチ709とスイッチ712とのそれぞれの出力端子側を相互接続して、3倍波Lo_I信号を生成し、スイッチ706とスイッチ707とスイッチ710とスイッチ711とのそれぞれの出力端子側を相互接続して、3倍波Lo_Q信号を生成する。かくのごときダイレクトコンバージョン構成であるので、基本波のLo信号と2倍波の2倍波Lo信号との信号合成により、3倍波の差動信号のみが生成される。
生成した3倍波の差動信号は、それぞれ、増幅器717によって増幅された後、3倍波Lo信号607と3倍波LoB信号608との差動信号として、図2に示したパッシブミキサ504を駆動することになる。
なお、仮に、図3に示すダイレクトコンバージョンミキサをI、Qいずれか一方のみのLo信号、2倍波Lo信号によって構成した場合には、3倍波だけでなく、基本波の信号も生成される。かくのごとき基本波も含む信号によってパッシブミキサ504を駆動した場合、3倍波の周波数付近のみならず、基本波周波数付近においても、パッシブミキサ504のインダクタ506負荷による減衰が発生してしまうことになる。したがって、I、Q双方のLo信号、2倍波Lo信号を用いた4相のLo信号、4相の2倍波Lo信号が必要になる。
次に、本発明の第1の実施の形態におけるクロック信号の信号波形に関して、図4を用いてさらに補足して説明する。図4は、図2の可変RFフィルタや図3の3倍波生成回路に入力されるクロック信号の時間波形の一例を示すクロック信号波形図であり、時間軸におけるクロック信号の矩形波形の一例を示したものである。通常、スイッチトキャパシタのように、キャパシタとスイッチとを用いる回路においては、スイッチを駆動するクロック信号を、図4Aに示すCLK1(第1クロック信号)801〜CLK4(第4クロック信号)804のようなデューティ比が小さい矩形波のクロック信号を用いている。その理由は、パルス幅が狭いクロック信号の方が、Q値が高くなるので、急峻な特性を得ることができるためである。
一方、図3に示すようなダイレクトコンバージョンミキサに代表されるコンバータミキサの場合においては、図4Bに示すLo_I信号805、Lo_Q信号806、Lo_IB信号807、Lo_QB信号808のような、IQの差動信号(すなわち4相のクロック信号)が用いられる。しかしながら、図4Bの例えばLo_I信号805とLo_Q信号806とに示すように、High Level(ハイレベル)になる時間的な区間が、互いにオーバラップしている信号を、例えば図2の第2パッシブミキサ503のようなキャパシタ負荷のミキサに使用すると、キャパシタ間での導通が起きてしまうため、所望の動作を得ることができなくなる。反対に、例えば図2の第1パッシブミキサ504のようなインダクタ負荷の差動ミキサにおいては、図4Bに示すLo_I信号805〜Lo_QB信号808のようなIQの差動信号(すなわち4相のクロック信号)を使用することができるが、図4AのCLK1(第1クロック信号)801〜CLK4(第4クロック信号)804のような差動信号になっていない信号を使用することができない。
[第2の実施の形態]
次に、本発明の第2の実施の形態について、図5の回路図を用いて説明する。図5は、本発明の第2の実施の形態における可変RFフィルタの回路構成の一例を示す回路図であり、差動のRF信号(高周波信号)の差動入力端子501および差動入力端子502に対して、第1の実施の形態の図2に示した可変RFフィルタの構成要素(すなわちキャパシタを負荷とする第2パッシブミキサおよびインダクタを負荷とする第1パッシブミキサ)を並列に複数配置して構成している。
すなわち、本発明の第2の実施の形態における可変RFフィルタは、図5の回路図に示すように、前段側に配置される、インダクタ903を負荷とする第11パッシブミキサ901で構成された第1インダクタフィルタ907から、インダクタ906を負荷とする第1nパッシブミキサ904で構成された第nインダクタフィルタ908まで、のn個のインダクタフィルタと、後段側に配置される、キャパシタ912を負荷とする第21パッシブミキサ910で構成された第1キャパシタフィルタ916から、キャパシタ915を負荷とする第2nパッシブミキサ913で構成された第nキャパシタフィルタ917まで、のn個のキャパシタフィルタと、を少なくとも備えて構成されている。
第1インダクタフィルタ907から第nインダクタフィルタ908までのそれぞれは、3倍波Lo信号902から3倍波Lo信号905までのそれぞれのクロック信号によって駆動され、一方、第1キャパシタフィルタ916から第nキャパシタフィルタ917までのそれぞれは、Lo信号911からLo信号914までのそれぞれのクロック信号によって駆動される。なお、最終段の第nキャパシタフィルタ917の後段には、差動のRF信号(高周波信号)の差動出力端子(OUT)918および差動出力端子(OUTB)919が接続されている。
ここで、第1の実施の形態において前述したように、n個のインダクタフィルタとn個のキャパシタフィルタとでは、使用することができるクロック信号の種類が異なっているため、両者が互いに干渉しないように、両者の段間には、RF信号を増幅するための増幅器909を介在させて、両者間のアイソレーションの向上を図っている。而して、第1インダクタフィルタ907、…、第nインダクタフィルタ908それぞれのクロック信号である3倍波Lo信号902、…、3倍波Lo信号905として、第1の実施の形態の図4に示したLo_I信号805、Lo_Q信号806、Lo_IB信号807、Lo_QB信号808それぞれの3倍波のIQ信号を使用しても、第1キャパシタフィルタ916〜第nキャパシタフィルタ917それぞれの負荷であるキャパシタ912〜キャパシタ915の導通を引き起こすという問題は生じない。
つまり、増幅器909を段間に備えている本第2の実施の形態においては、第1インダクタフィルタ907〜第nインダクタフィルタ908および第1キャパシタフィルタ916〜第nキャパシタフィルタ917を駆動するクロック信号を、独立に選択することができる。
なお、図5の回路図においては、第1インダクタフィルタ907〜第nインダクタフィルタ908のn個のインダクタフィルタそれぞれを駆動するクロック信号として、n個全てのインダクタフィルタに亘って、同一の3倍波Lo信号を用いている場合を示しているが、本発明は、かかる場合に限るものではなく、各インダクタフィルタによって異なる周波数のクロック信号例えばLo信号の奇数倍の周波数である奇数倍波Lo信号(つまり通過させる高周波信号(RF信号)の基本波の奇数倍の周波数のクロック信号)を用いても良い。
また、図5の回路図においては、第1インダクタフィルタ907〜第nインダクタフィルタ908のn個のインダクタフィルタを前段側に実装し、第1キャパシタフィルタ916〜第nキャパシタフィルタ917のn個のキャパシタフィルタを後段側に実装している場合を示しているが、実装順序を逆にして、第1キャパシタフィルタ916〜第nキャパシタフィルタ917のn個のキャパシタフィルタを前段側に実装し、第1インダクタフィルタ907〜第nインダクタフィルタ908のn個のインダクタフィルタを後段側に実装しても、勿論構わない。
[第3の実施の形態]
次に、本発明の第3の実施の形態について、図6の回路図を用いて説明する。図6は、本発明の第3の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。
本発明の第3の実施の形態における可変RFフィルタは、図6の回路図に示すように、差動のRF信号(高周波信号)の差動入力端子501および差動入力端子502に対して並列に接続した主パッシブミキサ1007の負荷として、インダクタ1003を負荷とする第11パッシブミキサ1001とインダクタ1006を負荷とする第12パッシブミキサ1004との2つのインダクタフィルタが接続されて構成されている。
図6の回路図に示すように、主パッシブミキサ1007はLo信号1008によって動作し、第11パッシブミキサ1001および第12パッシブミキサ1004は、それぞれ、Lo信号の2倍波である第1の2倍波Lo信号1002および第2の2倍波Lo信号1005によって動作する。ここで、主パッシブミキサ1007、第11パッシブミキサ1001および第12パッシブミキサ1004の各ミキサは差動回路であるので、Lo信号1008に対する第1の2倍波Lo信号1002と第2の2倍波Lo信号1005とのそれぞれの位相は、図7の信号波形図に示すように、3種類に分類することができる。
図7A,図7B,図7Cは、図6の可変RFフィルタに入力されるクロック信号の時間波形の一例を示すクロック信号波形図であり、主パッシブミキサ1007、第11パッシブミキサ1001および第12パッシブミキサ1004それぞれのクロック信号であるLo信号1008、第1の2倍波Lo信号1002および第2の2倍波Lo信号1005の各信号の立ち上がりタイミングを例示している。
図7Aは、Lo信号1008、第1の2倍波Lo信号1002および第2の2倍波Lo信号1005の各信号の立ち上がりタイミングに位相差はなく、位相差が‘0度’の場合を示している。また、図7Bは、Lo信号1008と第1の2倍波Lo信号1002との立ち上がりタイミングには位相差がないが、第2の2倍波Lo信号1005の立ち上がりタイミングのみが、Lo信号1008と第1の2倍波Lo信号1002とに対して‘45度’の位相だけずれている場合を示している。また、図7Cは、基本波のLo信号1008に対して、第1の2倍波Lo信号1002と第2の2倍波Lo信号1005との双方の信号の立ち上がりタイミングが、‘45度’の位相だけずれている場合を示している。
図7A,図7B,図7Cに示す3種類の位相のクロック信号それぞれを用いて駆動した場合の図6の可変RFフィルタの周波数特性は、図8A,図8B,図8Cに示す特性図のようになる。図8A,図8B,図8Cは、図7A,図7B,図7Cの3種類のクロック信号それぞれで動作した場合の図6の可変RFフィルタの周波数特性の一例を示す特性図であり、横軸に周波数、縦軸に最大利得値にて規格化した利得を示している。図8Aは、図7AのLo信号1008、第1の2倍波Lo信号1002および第2の2倍波Lo信号1005の位相差が‘0度’の場合の可変RFフィルタの周波数特性を示している。また、図8Bは、図7Bの第2の2倍波Lo信号1005のみがLo信号1008と第1の2倍波Lo信号1002とに対して‘45度’の位相差がある場合の可変RFフィルタの周波数特性を示している。また、図8Cは、図7Cの第1の2倍波Lo信号1002と第2の2倍波Lo信号1005との双方がLo信号1008に対して‘45度’の位相差がある場合の可変RFフィルタの周波数特性を示している。
図8Aに示すように、Lo信号1008、第1の2倍波Lo信号1002および第2の2倍波Lo信号1005の位相差が‘0度’の場合には、基本波のLo信号の周波数付近においてRF信号の利得が低減されている。また、図8Cに示すように、第1の2倍波Lo信号1002と第2の2倍波Lo信号1005との双方がLo信号1008に対して‘45度’の位相差がある場合には、基本波の3倍の3倍波Lo信号の周波数付近においてRF信号の利得を低減することができる。したがって、図7Cに示したように、第1の2倍波Lo信号1002と第2の2倍波Lo信号1005との双方がLo信号1008に対して‘45度’の位相差があるクロック信号によって、図6の可変RFフィルタを動作させれば、基本波のLo信号と基本波の2倍波である2倍波Lo信号と用いて、基本波の3倍波近傍のみの利得を低減させることが可能になり、本発明の目的の一つである3次高調波を除去することができる。
また、図8Bに示すように、第2の2倍波Lo信号1005のみがLo信号1008と第1の2倍波Lo信号1002とに対して‘45度’の位相差がある場合には、基本波のLo信号の周波数付近および3倍波Lo信号の周波数付近においてRF信号の利得を同時に低減することができる。したがって、仮に、主パッシブミキサ1007を動作させるLo信号1008を基本波として、第11パッシブミキサ1001および第12パッシブミキサ1004のそれぞれを該基本波の4倍波すなわち4倍波Lo信号で動作させるようにすれば、図8Bに示した周波数特性は、3倍波Lo信号の周波数付近および5倍波Lo信号の周波数付近においてRF信号の利得を同時に低減することができる特性が得られるので、本発明の目的の他の一つである3次高調波と5次高調波とを同時に除去することができる。
さらに、3次高調波、5次高調波のみならず複数の奇数次の高調波を同時に除去したい場合には、主パッシブミキサ1007の負荷として、インダクタを負荷とする第1パッシブミキサを複数並列に接続して、Lo信号の偶数倍の周波数からなる偶数倍波Lo信号(すなわち、通過させる前記高周波信号の基本波の偶数倍の周波数である偶数倍波クロック信号)を用いて、複数の第1パッシブミキサそれぞれを駆動するようにしても良い。
[第4の実施の形態]
次に、本発明の第4の実施の形態について、図9の回路図を用いて説明する。図9は、本発明の第4の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。
本発明の第4の実施の形態における可変RFフィルタは、図9の回路図に示すように、差動のRF信号(高周波信号)の差動入力端子501および差動入力端子502に対して、キャパシタ505を負荷とする第2パッシブミキサ503と、主パッシブミキサ1304と、が並列に接続され、さらに、該主パッシブミキサ1304の負荷として、インダクタ1303を負荷とする第1パッシブミキサ1301が接続されている。ここで、キャパシタ505を負荷とする第2パッシブミキサ503は、第1の実施の形態の図1に示した第2パッシブミキサ503と同様であり、インダクタ1303を負荷とする第1パッシブミキサ1301は、第3の実施の形態の図6に示した第11パッシブミキサ1001と同様である。
図9の回路図に示すように、第2パッシブミキサ503は基本波のLo信号507によって動作し、主パッシブミキサ1304も基本波のLo信号1305によって動作するが、第1パッシブミキサ1301はLo信号の2倍波である2倍波Lo信号1302によって動作する。ここで、第3の実施の形態の図6の場合と同様に、主パッシブミキサ1304、第1パッシブミキサ1301は差動回路であるものの、2倍波Lo信号によって動作するパッシブミキサの個数が、図6の場合よりも少ない1個のみであるので、主パッシブミキサ1304を駆動するLo信号1305と第1パッシブミキサ1301を駆動する2倍波Lo信号1302との位相は、第3の実施の形態に示した図7Aおよび図7Cの2種類のみになる。
かくのごとき2種類の位相のクロック信号の場合であっても、本発明の目的の一つである3次高調波を除去するだけであれば、図7Cに示したように、2倍波Lo信号1302として、Lo信号1008に対して‘45度’の位相差がある信号を用いることによって、図9の可変RFフィルタを動作させれば良い。かかる動作によって、基本波の3倍波近傍のみの利得を低減させることが可能であるので、本発明の目的の一つである3次高調波を低減させることができる。
なお、図9の回路図には、第2パッシブミキサ503に並列に接続した主パッシブミキサ1304の負荷として、インダクタ1303を負荷とする第1パッシブミキサ1301を1個のみ接続した場合を示しているが、基本波の1ないし複数倍の奇数次高調波を除去したい場合に対応するために、主パッシブミキサ1304の負荷として、インダクタを負荷とする第1パッシブミキサを複数並列に接続するように構成しても勿論構わない。
[第5の実施の形態]
最後に、本発明の第5の実施の形態について、図10の回路図を用いて説明する。図10は、本発明の第5の実施の形態における可変RFフィルタの回路構成の一例を示す回路図である。
本発明の第5の実施の形態における可変RFフィルタは、図10の回路図に示すように、差動のRF信号(高周波信号)の差動入力端子501および差動入力端子502に対して、基本波のLo信号1402によって動作する第2パッシブミキサ1401を接続するとともに、該第2パッシブミキサ1401の負荷として、キャパシタ1403と、インダクタ1406を負荷とする第1パッシブミキサ1404と、が並列に接続されている。ここで、第1パッシブミキサ1404は、基本波のLo信号の2倍波である2倍波Lo信号1405によって動作する。また、該2倍波Lo信号は、第2パッシブミキサ1401を駆動するLo信号と‘45度’位相がずれている信号を用いる。
本第5の実施の形態として図10に示す可変RFフィルタの場合は、インダクタ1406のインダクタ負荷の第1パッシブミキサ1404の初段目となる主パッシブミキサを、キャパシタ1403のキャパシタ負荷の第2パッシブミキサ1401と共用する構成としているので、パッシブミキサの個数を低減することができる。ただし、キャパシタ1403とインダクタ1406とが、同一のLo信号1402によって駆動されるようになるため、Lo信号1402はデューティ比50%の信号に限定される。
なお、図10の回路図には、1個の第2パッシブミキサ1401の負荷として、インダクタ1406を負荷とする第1パッシブミキサ1404を1個のみキャパシタ1403と並列に接続した場合を示しているが、第2パッシブミキサ1401の負荷として、インダクタを負荷とする第1パッシブミキサを複数並列に接続するように構成しても良い。あるいは、第2パッシブミキサを複数配置して、そのうちのいずれか1ないし複数の第2パッシブミキサに1ないし複数の第1パッシブミキサをキャパシタと並列に接続するように構成しても良い。ここで、第1パッシブミキサそれぞれを駆動するクロック信号は、基本波のLo信号の偶数倍の偶数倍波Lo信号(すなわち通過させるRF信号の偶数倍の周波数である偶数倍波クロック信号)であって、接続される第2パッシブミキサ1401を駆動するクロック信号であるLo信号1402と位相が‘45度’ずれている信号である。
以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。
この出願は、2014年8月7日に出願された日本出願特願2014−161352を基礎とする優先権を主張し、その開示の全てをここに取り込む。
101 差動入力端子(IN)
102 差動入力端子(INB)
103〜106 第1フィルタブロック内のスイッチ
107 第1フィルタブロック内のキャパシタ
108〜111 第2フィルタブロック内のスイッチ
112 第2フィルタブロック内のキャパシタ
113〜116 第nフィルタブロック内のスイッチ
117 第nフィルタブロック内のキャパシタ
118 第1フィルタブロック
119 第2フィルタブロック
120 第nフィルタブロック
201 CLK1(第1クロック信号)
202 CLK2(第2クロック信号)
203 CLK3(第3クロック信号)
204 CLK4(第4クロック信号)
205 CLK5(第5クロック信号)
206 CLK6(第6クロック信号)
207 CLK7(第7クロック信号)
208 CLK8(第8クロック信号)
301 キャパシタ単体の周波数特性
302 スイッチトキャパシタ(パッシブミキサ+キャパシタ)の周波数特性
501 差動入力端子(IN)
502 差動入力端子(INB)
503 第2パッシブミキサ
504 第1パッシブミキサ
505 キャパシタ
506 インダクタ
507 Lo信号(ローカル発振信号(局部発振信号))
508 3倍波Lo信号
601 Lo信号(差動信号)
602 LoB信号(差動信号)
603〜606 スイッチ
607 3倍波Lo信号(差動信号)
608 3倍波LoB信号(差動信号)
609〜612 スイッチ
701 Lo_I信号(差動信号)
702 Lo_IB信号(差動信号)
703 Lo_Q信号(差動信号)
704 Lo_QB信号(差動信号)
705〜712 スイッチ
713 2倍波Lo_I信号(差動信号)
714 2倍波Lo_IB信号(差動信号)
715 2倍波Lo_Q信号(差動信号)
716 2倍波Lo_QB信号(差動信号)
717 増幅器
801 CLK1(第1クロック信号)
802 CLK2(第2クロック信号)
803 CLK3(第3クロック信号)
804 CLK4(第4クロック信号)
805 Lo_I信号
806 Lo_Q信号
807 Lo_IB信号
808 Lo_QB信号
901 第11パッシブミキサ
902 3倍波Lo信号
903 インダクタ
904 第1nパッシブミキサ
905 3倍波Lo信号
906 インダクタ
907 第1インダクタフィルタ
908 第nインダクタフィルタ
909 増幅器
910 第21パッシブミキサ
911 Lo信号
912 キャパシタ
913 第2nパッシブミキサ
914 Lo信号
915 キャパシタ
916 第1キャパシタフィルタ
917 第nキャパシタフィルタ
918 差動出力端子(OUT)
919 差動出力端子(OUTB)
1001 第11パッシブミキサ
1002 第1の2倍波Lo信号
1003 インダクタ
1004 第12パッシブミキサ
1005 第2の2倍波Lo信号
1006 インダクタ
1007 主パッシブミキサ
1008 Lo信号
1301 第1パッシブミキサ
1302 2倍波Lo信号
1303 インダクタ
1304 主パッシブミキサ
1305 Lo信号
1401 第2パッシブミキサ
1402 Lo信号
1403 キャパシタ
1404 第1パッシブミキサ
1405 2倍波Lo信号
1406 インダクタ

Claims (9)

  1. 差動の高周波信号を入力して所望の周波数周辺の高周波信号を通過させる可変RFフィルタにおいて、
    任意に定めた周波数の矩形波のクロック信号により駆動する第1のパッシブミキサを入力端子と出力端子との間の信号線に並列に接続し、
    かつ、
    該第1のパッシブミキサの負荷がインダクタによって構成されており、
    前記入力端子と前記出力端子との間の信号線に並列に接続される1ないし複数の前記第1のパッシブミキサの接続形態として、
    通過させる前記高周波信号の基本波と同じ周波数のクロック信号によって駆動する主パッシブミキサを、前記入力端子と前記出力端子との間の信号線に並列に接続し、
    該主パッシブミキサの負荷として1ないし複数の前記第1のパッシブミキサが該主パッシブミキサに接続されるように構成し、かつ、
    該主パッシブミキサの負荷となる1ないし複数の前記第1のパッシブミキサそれぞれを駆動する前記クロック信号が、通過させる前記高周波信号の基本波の偶数倍の周波数である偶数倍波クロック信号であって、
    前記主パッシブミキサを駆動するクロック信号と位相が45度ずれている
    ことを特徴とする可変RFフィルタ。
  2. 前記入力端子と前記出力端子との間の信号線に並列に接続される前記第1のパッシブミキサが少なくとも2個以上であり
    2個以上の前記第1のパッシブミキサを同じ周波数のクロック信号で駆動する
    ことを特徴とする請求項1に記載の可変RFフィルタ。
  3. 前記入力端子と前記出力端子との間の信号線に並列に接続される前記第1のパッシブミキサが少なくとも2個以上であり
    2個以上の前記第1のパッシブミキサを互いに異なる周波数のクロック信号で駆動する
    ことを特徴とする請求項1に記載の可変RFフィルタ。
  4. 前記入力端子と前記出力端子との間の信号線に並列に接続される1ないし複数の前記第1のパッシブミキサとは別に、
    前記入力端子と前記出力端子との間の信号線に並列に1ないし複数の第2のパッシブミキサがさらに接続され、
    各該第2のパッシブミキサそれぞれの負荷がキャパシタによって構成されている
    ことを特徴とする請求項1ないし3のいずれかに記載の可変RFフィルタ。
  5. 前記入力端子と前記出力端子との間の信号線に並列に接続される1ないし複数の前記第2のパッシブミキサは、通過させる前記高周波信号の基本波と同じ周波数のクロック信号で駆動される
    ことを特徴とする請求項に記載の可変RFフィルタ。
  6. 通過させる前記高周波信号を増幅するための増幅器が、
    少なくとも、前記入力端子と前記出力端子との間の信号線に並列に接続される1ないし複数の前記第1のパッシブミキサと1ないし複数の前記第2のパッシブミキサとの間の信号線に挿入されている
    ことを特徴とする請求項4または5に記載の可変RFフィルタ。
  7. 差動の高周波信号を入力して所望の周波数周辺の高周波信号を通過させる可変RFフィルタにおいて、
    負荷がキャパシタよって構成され、任意に定めた周波数の矩形波のクロック信号により駆動する、1ないし複数の第2のパッシブミキサが入力端子と出力端子との間の信号線に並列に接続され、
    1ないし複数の前記第2のパッシブミキサのうち、いずれか1ないし複数の前記第2のパッシブミキサの負荷として、
    インダクタを負荷とする第1のパッシブミキサが1ないし複数、前記キャパシタと並列に接続されている
    ことを特徴とする可変RFフィルタ。
  8. 1ないし複数の前記第2のパッシブミキサそれぞれの負荷として前記キャパシタと並列に接続される1ないし複数の前記第1のパッシブミキサそれぞれを駆動するクロック信号は、
    通過させる前記高周波信号の基本波の偶数倍の周波数である偶数倍波クロック信号であって、
    接続される前記第2のパッシブミキサを駆動するクロック信号と位相が45度ずれているクロック信号である
    ことを特徴とする請求項に記載の可変RFフィルタ。
  9. 1ないし複数のパッシブミキサを備えた可変RFフィルタと、矩形波の局部発振信号を用いたダウンコンバータとを少なくとも備えた無線装置において、
    前記可変RFフィルタが、請求項1ないしのいずれかに記載の可変RFフィルタから構成され、かつ、
    前記局部発振信号の周波数が、前記可変RFフィルタを通過させる前記高周波信号の基本波の周波数と同一である
    ことを特徴とする無線装置。
JP2016539807A 2014-08-07 2015-05-26 可変rfフィルタおよび無線装置 Active JP6705376B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014161352 2014-08-07
JP2014161352 2014-08-07
PCT/JP2015/002636 WO2016021095A1 (ja) 2014-08-07 2015-05-26 可変rfフィルタおよび無線装置

Publications (2)

Publication Number Publication Date
JPWO2016021095A1 JPWO2016021095A1 (ja) 2017-05-18
JP6705376B2 true JP6705376B2 (ja) 2020-06-03

Family

ID=55263395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016539807A Active JP6705376B2 (ja) 2014-08-07 2015-05-26 可変rfフィルタおよび無線装置

Country Status (3)

Country Link
US (1) US10033348B2 (ja)
JP (1) JP6705376B2 (ja)
WO (1) WO2016021095A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355729B2 (en) * 2017-06-09 2019-07-16 Qualcomm Incorporated Single receiver intra-band non-contiguous carrier aggregation
US10158387B1 (en) * 2018-05-29 2018-12-18 Realtek Semiconductor Corp. Frequency down-converter with high immunity to blocker and method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751744A (en) * 1985-05-28 1988-06-14 Texas Instruments Incorporated Monolithic distributed mixer
US4864644A (en) * 1986-10-17 1989-09-05 Matsushita Electric Industrial Co., Ltd. VHF-UHF mixer having a balun
US5006811A (en) * 1990-01-31 1991-04-09 Triquint Semiconductor, Inc. Dual quadrature frequency converter
JP2901710B2 (ja) * 1990-06-26 1999-06-07 株式会社日立製作所 チューナ回路
US5625307A (en) * 1992-03-03 1997-04-29 Anadigics, Inc. Low cost monolithic gallium arsenide upconverter chip
EP1529338B1 (en) * 2002-08-08 2006-12-20 Koninklijke Philips Electronics N.V. Improved mixers with a plurality of local oscillators and systems based thereon
US20070140382A1 (en) * 2003-12-05 2007-06-21 Koninklijke Philips Electronics N.V. Bandpass sampling receiver and the sampling method
US7509110B2 (en) * 2005-03-14 2009-03-24 Broadcom Corporation High-order harmonic rejection mixer using multiple LO phases
JP5436455B2 (ja) * 2009-01-29 2014-03-05 パナソニック株式会社 ハーモニックリジェクションミキサ
US8325865B1 (en) * 2011-07-31 2012-12-04 Broadcom Corporation Discrete digital receiver
US8666352B2 (en) * 2011-12-16 2014-03-04 Stephen A. Jantzi Harmonic cancellation for frequency conversion harmonic cancellation
US20140132357A1 (en) * 2012-11-08 2014-05-15 University Of California Broadband Distributed Transmission Line N-Path Filter

Also Published As

Publication number Publication date
JPWO2016021095A1 (ja) 2017-05-18
WO2016021095A1 (ja) 2016-02-11
US10033348B2 (en) 2018-07-24
US20170244375A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
US9071197B2 (en) Harmonic rejective passive up converter
KR101066054B1 (ko) 주파수 변환을 위한 시스템, 방법 및 장치
US10326432B2 (en) Harmonic multiplier architecture
JP4954150B2 (ja) 離散フィルタ、サンプリングミキサ及び無線装置
US8744378B2 (en) LINC transmitter with improved efficiency
KR20090117537A (ko) 전류 스티어링 기법을 적용한 고차 하모닉 제거 믹서
US8654867B2 (en) Transformer power combiner with filter response
US8179957B2 (en) Quadrature pulse-width modulation methods and apparatus
WO2015059901A1 (ja) 送受信装置、送信装置及び送受信方法
US8476952B2 (en) Multiphase mixer
US9509290B2 (en) Frequency converter
JP6705376B2 (ja) 可変rfフィルタおよび無線装置
Rieß et al. Analysis and design of a 60 GHz fully-differential frequency doubler in 130 nm SiGe BiCMOS
JP5016506B2 (ja) 電力増幅装置および通信装置
US8818318B2 (en) Frequency up and down converter
US9362889B2 (en) Bandpass filter
WO2019219204A1 (en) Single-ended to differential signal converter based on n-path filter
WO2015001924A1 (ja) 周波数変換器
JP2005236600A (ja) 高周波2逓倍回路
US10715194B2 (en) Digital offset frequency generator based radio frequency transmitter
US8543078B2 (en) Harmonic mixer circuit
US11652452B2 (en) Wideband power amplifier arrangement
WO2023062770A1 (ja) 信号処理回路および受信装置
JP2010109716A (ja) 信号生成回路及びその信号生成方法
JP4495169B2 (ja) パルス変調回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200427

R150 Certificate of patent or registration of utility model

Ref document number: 6705376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150