JP4947388B2 - 電子部品内蔵モジュール - Google Patents

電子部品内蔵モジュール Download PDF

Info

Publication number
JP4947388B2
JP4947388B2 JP2009085465A JP2009085465A JP4947388B2 JP 4947388 B2 JP4947388 B2 JP 4947388B2 JP 2009085465 A JP2009085465 A JP 2009085465A JP 2009085465 A JP2009085465 A JP 2009085465A JP 4947388 B2 JP4947388 B2 JP 4947388B2
Authority
JP
Japan
Prior art keywords
electronic component
opening
substrate
built
component built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009085465A
Other languages
English (en)
Other versions
JP2010238923A (ja
Inventor
さゆり 寺崎
満 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009085465A priority Critical patent/JP4947388B2/ja
Publication of JP2010238923A publication Critical patent/JP2010238923A/ja
Application granted granted Critical
Publication of JP4947388B2 publication Critical patent/JP4947388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、基板の内部に電子部品が埋め込まれた（内蔵された）電子部品内蔵モジュールに関する。
近年、電子機器の更なる小型化、低背化（薄型化）、高密度実装化が要求されており、電子機器に用いられるＩＣチップ（ベアチップ：ダイ（Die））等の半導体装置といった能動部品や、コンデンサ（キャパシタ）、インダクタ、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路基板モジュールに対しても、同様に小型化や薄型化が熱望されている。
このような小型化及び薄型化の要求に応えるべく、例えば、特許文献１には、電子部品が載置された基板上に電子部品の高さ（厚さ）より高いスタッド端子を設け、このスタッド端子上にマイクロインダクタを載置することにより、マイクロインダクタと電子部品とを、基板面に対して上下方向に設置するように配設してなるマイクロコンバータが提案されている。また、回路基板モジュールの低背化の観点から、特許文献２及び３には、樹脂等からなる複数の絶縁層が多層積層された基板に開口を設け、この開口に電子部品を搭載した実装構造を有する電子部品内蔵基板が提案されており、近時、このような電子部品内蔵基板上に受動部品が実装された電子部品内蔵モジュールが用いられる傾向にある。
特開２００４−６３６７６号公報 特開２００２−１６４６６０号公報 特開２００９−１６８５７号公報
ところで、上記従来の特許文献１に記載されたマイクロコンバータによれば、基板上に載置された電子部品より僅かに高いスタッド端子を設ける必要があるため、回路基板モジュールの小型化の要求に応えることはできたとしても、低背化の観点からは不利であるとともに、スタッド端子を精度よく設けるには高度な技術を要するため、生産性や取扱性の観点からも不利と言わざるを得ない。そこで、低背化や生産性を向上させる点においては、上記従来の特許文献２及び３に記載されたような絶縁層に形成した開口（デバイスホール等とも呼ばれる）に電子部品を搭載したもの（開口搭載型の電子部品内蔵モジュール）が、相対的に優れていると言える。
しかし、本発明者が上記従来の開口搭載型の電子部品内蔵モジュールは、電子部品内蔵基板に受動部品をハンダ実装する時に、その際の熱により電子部品内蔵基板が曲がって変形してしまったり、電子部品内蔵基板が折れてしまう可能性があり、また、受動部品の実装後においても、製品の検査を行う際のハンドリング（製品を掴む、位置決めする、固定する、搬送する等）時に、場合によっては、電子部品内蔵基板に折れ等を引き起こし、電子部品内蔵基板が破損してしまう可能性がある。
本発明者の更なる知見によれば、かかる電子部品内蔵基板の破損は、電子部品を収容するために基板に形成された矩形状の開口部の角部（四隅）に特に集中する傾向にある。開口部に応力が印加された場合、その幾何学的形状からして、応力は開口部の角部に不可避的に集中してしまう可能性があるため、応力が集中して分散できなくなった部位、すなわち角部から亀裂が生じ易くなってしまうものと推察される。ただし、作用はこれに限定されない。
また、上記従来の開口搭載型の電子部品内蔵モジュールを製作する場合、比較的高い基板強度を得るために、開口部が設けられる絶縁層やそれに積層される絶縁層に、例えばガラスクロス入りの樹脂が多用される傾向にある。開口搭載型のものの場合、開口部への電子部品の収容を容易に且つ確実なものにするために、開口部の周壁と電子部品との間に一定のクリアランス（間隔）を有するように開口部を形成させる必要があるが、このように形成された開口部と電子部品との空間には、ガラスクロスが充填されず樹脂のみが充填されるので、電子部品の周辺部の基板強度が確保され難い。しかも、電子部品の周辺の樹脂のみが充填された開口部の（線）熱膨張（収縮）係数は、その周囲のガラスクロス入りの絶縁層と異なるため、上述したような実装時の熱応力による電子部品の周辺の開口部における変形や破損が生じ易い傾向にある。
そこで、本発明は、かかる事情に鑑みてなされたものであり、電子部品が搭載された部位において十分な機械（的）強度及び熱的強度を有しており、これにより製品の信頼性及び耐環境性を向上させることが可能な電子部品内蔵モジュールを提供することを目的とする。
上記課題を解決するために、本発明による電子部品内蔵モジュールは、矩形又は略矩形状（直角四辺形以外の四辺形（方形）を含む）をなす第１電子部品が収容された電子部品内蔵基板上に第２電子部品が載置されてなるものであって、その電子部品内蔵基板には、第１電子部品が収容される収容部が設けられており、第２電子部品は、第１電子部品の中心を通る長軸又は短軸（仮想的な軸）を跨いで電子部品内蔵基板に接合されており、電子部品内蔵基板と第２電子部品との接合部が、収容部の領域よりも外側に配置されるものである。
なお、本明細書において、「第１電子部品」とは、その種類は特に制限されず、例えば、通常の電子機器に用いられるＩＣチップ等の半導体装置といった能動部品、より具体的には、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣ、又は、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログＩＣ等や、受動部品が挙げられる。また、「電子部品内蔵基板」に搭載されて「電子部品内蔵モジュール」の一部を構成する「第２電子部品」の種類も特に制限されず、能動部品でも受動部品であってもよい。さらに、「収容部」は、電子部品を電子部品内蔵基板に収容するための貫通開口でもよく、凹部であってもよい。
このように構成された電子部品内蔵モジュールでは、第２電子部品が、第１電子部品が収容される収容部よりも外側に配置されるように、第１電子部品の中心（寸法中心であっても重心であってもよい）を通る長軸又は短軸に対して電子部品内蔵基板に跨設されているので、電子部品内蔵基板に収容部のような開口（デバイスホール）が設けられていても、その収容部の膨張・収縮や機械的な応力の印加による変形（変位）が第２電子部品の存在によって規制される。これにより、収容部、すなわち、第１電子部品の周辺の剛性が有意に高められ、その結果、収容部が、矩形又は略矩形状をなす第１電子部品の形状と相似形であっても、収容部の角部に応力が集中することが抑止され、又は、たとえ角部に応力が集中したとしても、そのような角部から破損が生じることを防止することができる。
また、第２電子部品が、第１電子部品の中心を跨いで電子部品内蔵基板に接合されていると好ましい。
かかる構成においては、第１電子部品の中心は、その周囲に設けられた収容部の中心と略一致するので、第２電子部品が、そのように収容部の中心に対して（その収容部を覆うように）電子部品内蔵基板に跨設されていれば、収容部の剛性を更に高めることができる。
さらに、収容部の角部が、鈍角を有する又は弧状に（すなわち、角度が規定されないように）形成されていることが好ましい。なお、鈍角は、一箇所に限らず、鈍角が連接されて角部を画成していてもよい。このようにすれば、収容部の角部への応力の集中が防止され得る、換言すれば、収容部の周縁（辺部）に応力が分散されるので、従来問題であった収容部の角部からの破損がより有効に抑止される。
またさらに、収容部は、第２電子部品側に画成された第１開口部（収容部が閉塞されている場合でもその収容部の「開口」；第２電子部品側を上部とすれば、収容部の上壁面）の面積が、その第１開口部に対向する第２開口部（第１開口部と同様に、収容部が閉塞されている場合でもその収容部の「開口」；第２電子部品側を上部とすれば、収容部の底壁面）の面積より小さくなるように形成されていてもよい。すなわち、第２開口部から第１開口部に向かって収容部の平面方向の断面積が小さくなるように形成されている、言い換えれば、収容部の側壁に、第１開口部と第２開口部とを結ぶテーパ（断面直線状でも曲線状でも屈曲状でもよい）が形成されていてもよい。
このようにすれば、第１開口部が第２開口部よりも狭くなっているので、第１開口部側における収容部の側壁と第１電子部品とのクリアランス容積が小さくなることにより、収容部の周囲部材としてガラスクロス入りの樹脂を用いた場合に、収容部と第１電子部品との間に装填されるガラスクロスの量が増大する。その結果、収容部の強度がより高められると推定される。また、第１開口部（上壁）と側壁との角度が鈍角となり得るので、そこへの応力の集中を回避することも可能となる。さらに、収容部の側壁にテーパが形成されていれば、加工性の点でも有利である。
さらにまた、第１開口部が、第２電子部品の搭載領域よりも内側に形成されるように電子部品内蔵基板を形成することが好ましい。このように形成することにより、収容部の強度が更に一層より高められ得る。
本発明の電子部品内蔵モジュールによれば、第２電子部品が、第１電子部品が収容される収容部よりも外側に配置されるように、第１電子部品の中心（寸法中心であっても重心であってもよい）を通る長軸又は短軸に対して電子部品内蔵基板に跨設されているので、収容部、すなわち、第１電子部品の周辺の剛性が有意に高められ、その結果、収容部ひいては電子部品内蔵モジュール全体として、十分な機械的強度及び熱的強度を有することができ、これにより、製品の信頼性及び耐環境性を向上させることが可能となる。
本発明による電子部品内蔵モジュールの第１実施形態の構造を概略的に示す図である。 図１の電子部品内蔵基板の構造を具体的に示す断面図である。 電子部品内蔵基板を製造する手順の一例を示す工程図である。 電子部品内蔵基板を製造する手順の一例を示す工程図である。 電子部品内蔵基板を製造する手順の一例を示す工程図である。 電子部品内蔵基板を製造する手順の一例を示す工程図である。 電子部品内蔵基板を製造する手順の一例を示す工程図である。 電子部品内蔵基板を製造する手順の一例を示す工程図である。 電子部品内蔵基板の最上面に受動部品を載置した状態を模式的に示す平面図である。 本発明による電子部品内蔵モジュールの第２実施形態の構造を概略的に示す図である。 本発明による電子部品内蔵モジュールの第３Ａ実施形態の電子部品内蔵基板の開口形状を概略的に示す平面図である。 本発明による電子部品内蔵モジュールの第３Ｂ実施形態の電子部品内蔵基板の開口形状を概略的に示す平面図である。 本発明による電子部品内蔵モジュールの第３Ｃ実施形態の電子部品内蔵基板の開口形状を概略的に示す平面図である。 本発明による電子部品内蔵モジュールの第３Ｄ実施形態の電子部品内蔵基板の開口形状を概略的に示す平面図である。 本発明による第３Ｅ実施形態の電子部品内蔵基板の開口形状を概略的に示す平面図である。 本発明による第３Ｆ実施形態の電子部品内蔵基板の開口形状を概略的に示す平面図である。 本発明による第３Ｇ実施形態の電子部品内蔵基板の開口形状を概略的に示す平面図である。
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
（第１実施形態）
図１は、本発明による電子部品内蔵モジュールの第１実施形態の構造を概略的に示す正面図、平面図（上面図）、及び側面図である。電子部品内蔵モジュール１は、第１電子部品が内蔵された電子部品内蔵基板２Ａと、電子部品内蔵基板２Ａ上に第２電子部品とを有するものである。電子部品内蔵基板２Ａに内蔵される第１電子部品は、ＩＣチップ等の能動部品で構成される電子部品４であり、電子部品内蔵基板２Ａ上に載置される第２電子部品は、コンデンサ（キャパシタ）、インダクタ、サーミスタ、抵抗等の受動部品８１，８２で構成される電子部品である。
また、受動部品８１，８２の接合端部８１ａ，８２ａが電子部品内蔵基板２Ａの接合領域８３，８４と接続されることで電子部品内蔵モジュール１（例えば、電子機器の電源回路、より具体的には、ＤＣＤＣコンバータ等）が構成されている。なお、受動部品８１，８２は接合端部８１ａ，８２ａを介して電子部品内蔵基板２Ａと接続しているが、受動部品８１，８２の接合部を介して電子部品内蔵基板２Ａと接続していればよい。
図２は、図１の電子部品内蔵基板２Ａの構造を具体的に示す断面図である。電子部品内蔵基板２Ａは、コア基板１１となる絶縁層１３を備え、絶縁層１３の両面に順次重ねられた配線層１２ａ，１２ｂ，２２，３２，６２，７２及び絶縁層２１，３１，６１，７１を有し、絶縁層１３上に積層される絶縁層２１の内部の所定位置に形成された開口部（収容部）２３Ａに電子部品４が埋設されるものである。重ねられて一体化された電子部品内蔵基板２Ａには、絶縁層２１，３１を貫通して配線層２２，３２間を接続するスルーホール５が電子部品４の両端に形成され、配線層２２，６２が絶縁層２１，６１を貫通するビア２４，６３を介して電子部品４と電気的に接続され、配線層１２ｂ，３２，７２が、接続対象である受動部品８１，８２毎に絶縁層３１，７１を貫通するビア３３，７３を介してそれらの受動部品８１，８２と電気的に接続されている。
コア基板１１は、例えば、両面ＣＣＬ（Copper Clad Laminate）等を用いて形成されており、絶縁層１３の両面に配線層１２ａ，１２ｂがパターニング形成されたものである。配線層１２ａ，１２ｂの材質としては、特に制限されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ＳＵＳ材等の金属導電材料が挙げられ、これらのなかでは、導電率やコストの観点から銅（Ｃｕ）等が好ましい（以下、他の配線（層）についても同様）。
絶縁層１３，２１，３１，６１，７１に用いる材料としては、シート状又はフィルム状に成型可能なものであれば特に制限されず使用可能であり、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、液晶ポリマー、シリコーン樹脂、ベンゾオキサジン樹脂、若しくは、アクリルゴム、エチレンアクリルゴム等のゴム材料やゴム成分を一部に含むような樹脂の単体又はそれらの２種以上の混合物に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させた材料等を挙げることができ、他の添加物として、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム、又は、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を加えてもよく、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
このように、本実施形態における絶縁層１３，２１，３１，６１，７１の材料には、ガラスクロス等に樹脂を含浸させた樹脂材料を用い、電子部品内蔵基板２Ａの強度を確保するようにしている。ただし、絶縁層１３，３１，６１，７１には、ガラスクロス等を用いなくてもよいが、絶縁層２１と熱的挙動を合致させる点においては、絶縁層２１と同種の材料を用いることが好ましい。
電子部品４は、ベアチップ状態の半導体ＩＣ（ダイ）や、ＷＬＰ（Wafer Level Package）等が挙げられ、略矩形板状をなす主面４１ａに多数のランド電極４２（内部電極やバンプ等であってもよい）を有している。
次に、図３乃至８を参照しながら、上記電子部品内蔵基板２Ａを製造する製造手順の一例について説明する。
まず、両面ＣＣＬである両面銅張ガラスエポキシをドリル穿孔し、さらに無電解めっき、電解めっきを施した後、めっき膜の不要部分をエッチング等により除去するといった公知の手法を用いて、配線層１２ａ，１２ｂがパターニング形成されたコア基板１１を準備する（図３）。次に、配線層１２ａ上に電子部品４を載置した後（図４）、コア基板１１の両面に絶縁層２１，３１、配線層２２，３２を順次配し、熱プレス等により押圧することで、絶縁層２１の硬化と同時に配線層１２ａ，１２ｂ，２２，３２、絶縁層１３，２１，３１、電子部品４、コア基板１１間の密着を行う（図５）。
そして、絶縁層２１，３１のそれぞれを貫通するように、レーザやブラスト、ドリル等により、配線層２２と電子部品４のランド電極４２間、配線層３２，１２ｂ間にそれぞれビア２４，３３を形成させるとともに、配線層２２，３２間に、レーザやブラスト、ドリル等によりによりスルーホール５を形成させ、それからめっきを施す（図６）。
その後、配線層２２，３２をエッチング等によりパターニングして配線パターンを形成させる（図７）。次いで、パターニングされた配線層２２，３２上に絶縁層６１，７１、配線層６２，７２を順次配し、再び熱プレス等で押圧し、絶縁層２１の硬化と同時に配線層１２ａ，１２ｂ，２２，３２，６２，７２、絶縁層１３，２１，３１，６１，７１、電子部品４、コア基板１１間の密着を行う。そして、配線層６２，７２をエッチング等によりパターニングして配線パターンを形成させる（図８）。
このようにして形成された電子部品内蔵基板２Ａの最上面（最上層）７２に受動部品８１，８２を載置させ、全体として回路を構成し、電子部品内蔵モジュール１を得る（図１）。
ここで、本実施形態の絶縁層２１に用いる材料として、ガラスクロス等を樹脂に含浸させた樹脂材料を用いているが、図５に示す製造工程において、熱プレス等により押圧する際に、開口部２３Ａにはガラスクロスが含まれない樹脂２５のみが浸出して充填される。このように、開口部２３Ａには樹脂２５のみが充填されるため、電子部品４の周辺の開口部２３Ａの強度は、ガラスクロスを含浸させた樹脂が配された絶縁層２１に比して不可避的に低下してしまう。また、熱を印加することにより樹脂２５が伸縮（膨張・収縮）するため、樹脂２５と電子部品４との間に空隙が形成されたり、電子部品４に応力が印加され得る。特に、樹脂２５が膨張すると、電子部品４に応力が印加されるのみならず、従来の電子部品内蔵モジュールでは、開口部２３Ａの角部に応力が集中し、硬化した絶縁層２１に亀裂が生じる原因となり得る。
そこで、本実施形態では、電子部品内蔵基板２Ａの最上面７２に受動部品８１，８２を載置する際に、内蔵された電子部品４を跨ぎ、受動部品８１，８２の接合端部８１ａ，８２ａが開口部２３Ａの枠領域を超えるように載置して接合する。以下、開口部２３Ａ及び電子部品４は略矩形状を有するものとして説明する。図９は、電子部品内蔵基板２Ａの最上面７２に受動部品８１を載置した状態を模式的に示す平面図であり、主として、受動部品８１、電子部品４、及び開口部２３Ａの位置関係を示す図である。受動部品８１は、電子部品４の中心を通る仮想的な長軸４３及び短軸４４の少なくともいずれかの軸を跨ぐように配置され、受動部品８１の接合端部８１ａが開口部２３Ａの枠より外側に配置される。なお、本実施形態においては、受動部品８１に着目し説明するが、受動部品８２においても同様である。なお、樹脂層２１中のガラスクロスが開口部の側壁から一部突出して樹脂２５中に入り込んでいても良い。
例えば図９において、破線で示す受動部品８１は、電子部品４の長軸４３を跨ぐように電子部品内蔵基板２Ａの最上面７２に配置され、電子部品４の中心４５（矩形面における寸法中心）を通るように配置されている。そして、電子部品４の短軸４４と垂直をなす電子部品４の１対の長辺４６におよそ並行して形成される開口部２３Ａの１対の長辺２３２より外側に受動部品８１の接合端部８１ａが配置されている。
このように受動部品８１が配置されているので、開口部２３Ａの膨張・収縮や機械的な応力の印加による変形（変位）が受動部品８１の存在によって規制される。これにより、電子部品４の周辺の開口部２３Ａに樹脂２５が充填されていても、その開口部２３Ａの剛性が十分に高められ、その結果、開口部２３Ａの角部に応力が集中することが抑止され、又は、たとえ開口部２３Ａの角部に応力が集中したとしても、そのような角部から破損が生じることを防止することができる。したがって、開口部２３Ａひいては電子部品内蔵モジュール１全体として、十分な機械的強度及び熱的強度を有することができ、これにより、従来問題であった変形や角部からの破損を有効に防止でき、製品の信頼性及び耐環境性を向上させることが可能となる。
また、一点鎖線で示す受動部品８１の場合には、電子部品４の短軸４４を跨ぐように電子部品内蔵基板２Ａの最上面７２に配置されている。そして、電子部品４の長軸４３と垂直をなす電子部品４の１対の短辺４７に並行して形成される開口部２３Ａの１対の短辺２３１より外側に受動部品８１の接合端部８１ａが配置されている。このように受動部品８１が配置されることで、上述した破線で示す受動部品８１が配置されることにより奏されるのと同等の作用効果が奏される（重複するので、ここでの説明は省略する。）
（第２実施形態）
図１０は、本発明による電子部品内蔵モジュールの第２実施形態の構造を概略的に示す正面図、平面図（上面図）、及び側面図である。電子部品内蔵モジュール１０は、電子部品内蔵基板２Ｂの絶縁層２１に形成される開口部２３Ｂは、側壁にテーパ（テーパ部）を有しており、電子部品内蔵基板２Ｂ上に載置される受動部品８１は電子部品４の中心４５を通り且つ短軸４４を跨ぐように配置され、受動部品８１の接合端部８１ａが開口部２３Ｂの領域より外側に配置されること以外は、上記の第１実施形態の電子部品内蔵モジュール１０と同様に構成されたものである。なお、受動部品８１は、電子部品４の短軸４４を跨ぐように配置される場合を説明するが、電子部品４の長軸４３を跨ぐように配置されていてもよい。また、受動部品８１を電子部品内蔵基板２Ｂ上に載置していないが、第１実施形態の電子部品内蔵モジュール１と同様に受動部品８２を載置してもよい。
本実施形態における電子部品内蔵基板２Ｂの絶縁層２１に形成される開口部２３Ｂは、受動部品８１側に形成される第１開口面２７（第１開口部、上壁面）と、その第１開口面２７に対向する（受動部品８１から離間した側に形成される）第２開口面２８（第２開口部）の面積が異なるように形成されている。すなわち、第２開口面２８から第１開口面２７に向かって開口部２３Ｂの平面方向断面積が小さくなるように勾配（傾斜）が設けられており、開口部２３Ｂは図示下部から受動部品８１側に向かって細くなるテーパ２６を有するように形成されている。さらに、第１開口面２７は、受動部品８１を載置する電子部品内蔵基板２Ｂ上の領域より内側に形成されることが好ましい。
このように開口部２３Ｂの側壁がテーパ２６を有するように形成すると、第１実施形態における開口部２３Ｂと比べ、絶縁層２１の体積が増加するため、開口部２３Ｂにおける強度の低下を防いで剛性を更に高めることができる。また、第１開口面２７は、受動部品８１を載置する電子部品内蔵基板２Ｂ上の領域より内側に形成することにより、開口部２３Ｂにおける剛性を更に一層高めることができる。また、第１開口面２７と開口部２３Ｂの側壁とのなす角が鈍角となるので、その部位に印加される熱応力等の応力を開口部２３Ｂから絶縁層２１に向かって分散させ易くなり、これにより、第１開口面２７の周縁から絶縁層２１に亀裂が生じることを一層防ぎ易くなる利点がある。
さらに、テーパ２６が形成されているので、高い加工精度で開口部２３Ｂを形成することができる。
（第３Ａ〜第３Ｇ実施形態）
図１１〜図１７は、本発明による電子部品内蔵モジュールの第３Ａ〜第３Ｇ実施形態の要部を概略的に示すものであり、これらの実施形態の電子部品内蔵基板２Ｃ〜２Ｉに形成された開口部２３Ｃ〜２３Ｉの形状を概略的に示す平面図である。電子部品内蔵モジュールは、電子部品内蔵基板２Ｃ〜２Ｉの絶縁層２１に形成される開口部２３Ｃ〜２３Ｉの形状が上記第１実施形態の電子部品内蔵基板２Ａに形成される開口部２３Ａの形状と異なること以外は、上述した第１実施形態の電子部品内蔵モジュール１と同様に構成されたものである。
第３Ａ実施形態における電子部品内蔵基板２Ｃの開口部２３Ｃの形状は、図１１に示すように、矩形形状の角部に弧辺２３３を有する形状である。開口部２３Ｃの弧辺２３３を立体視すると、電子部品４（又は収容部の周囲部材）から収容部の周囲部材（又は電子部品４）に向かって、曲面を有する形状とされている。（同様の箇所が段落４５、４６、４７にあります）
第３Ｂ実施形態における電子部品内蔵基板２Ｄの開口部２３Ｄの形状は、図１２に示すように、矩形の四隅の角部が削り取られ（逆面取りされ）、テーパ２３４を有する形状であり、開口部２３Ｄの全体形状は多角形状をなす。この開口部２３Ｄのテーパ２３４を立体視すると、電子部品４（又は収容部の周囲部材）から収容部の周囲部材（又は電子部品４）に向かって、４箇所のテーパを有する形状である。
第３Ｃ実施形態における電子部品内蔵基板２Ｅの開口部２３Ｅの形状は、図１３に示すように、電子部品４の中心４５を通る長軸４３の延長線上で、且つ開口部２３Ｅ内の四隅の角部の角度が鈍角となる点を頂点２３５として、この頂点２３５から開口部２３Ｅの四隅の角部に向かってテーパ２３６を有する多角形が形成されている。開口部２３Ｅのテーパ２３６を立体視すると、電子部品４（又は収容部の周囲部材）から収容部の周囲部材（又は電子部品４）に向かって、４箇所のテーパ面を有する形状である。
第３Ｄ実施形態における電子部品内蔵基板２Ｆの開口部２３Ｆの形状は、図１４に示すように、略楕円形状を有しており、第３Ｅ実施形態における電子部品内蔵基板２Ｇの開口部２３Ｇの形状は、図１５に示すように、弧辺２３７を有する略楕円状をなしている。そして、いずれの実施形態３Ｄ，３Ｅにおいても、開口部２３Ｆ，２３Ｇを立体視すると、電子部品４（又は収容部の周囲部材）から収容部の周囲部材（又は電子部品４）に向かって、曲面を有する形状である。
第３Ｆ実施形態における電子部品内蔵基板２Ｈの開口部２３Ｈの形状は、２つの円が連設され、それぞれの円の一部が重なることで凹部２３８（尖頭状凹部）と弧辺２３９とが形成された形状を有している。受動部品８１は、それぞれの円の中心２４０を通る長軸２４１に対して、又は凹部２３８を通る短軸２４２に対して、弧辺２３９を跨ぐように配置される。
また、第３Ｇ実施形態における電子部品内蔵基板２Ｉの開口部２３Ｉの形状は、上記第３Ｆ実施形態における開口部２３Ｉの形状に、さらに円が連接され、２つの円または３つの円の一部が重なって凹部２３８と弧辺２３９とが形成された形状である。受動部品８１は、３つの円の中心２４０のうち、２つの円の中心２４０を通る長軸２４１に対して、又は凹部２３８を通る短軸２４２に対して、弧辺２３９を跨ぐように配置される。
このように第３実施形態においても開口部２３Ｃ〜２３Ｉの角部に面取り加工を施して曲面やテーパ面を有する開口部２３Ｃ〜２３Ｉを形成すると、第１実施形態における開口部２３Ａと比べ、絶縁層２１の体積が増加するため、開口部２３Ｃ〜２３Ｉにおける強度の低下を防いで各開口部の剛性を高めることができる。また、受動部品８１側の第１開口面を、受動部品８１を載置する電子部品内蔵基板２Ｃ〜２Ｉ上の領域より内側に形成するようにして、開口部２３Ｃ〜２３Ｉの強度を更に高めてもよい。
以上説明したとおり、本発明の電子部品内蔵モジュールは、収容部ひいては電子部品内蔵モジュール全体として、十分な機械的強度及び熱的強度を有することができ、これにより、製品の信頼性及び耐環境性を向上させることが可能となるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるもの、及び、それらの製造に広く且つ有効に利用することができる。
１，１０…電子部品内蔵モジュール、２Ａ〜２Ｉ…電子部品内蔵基板、２３Ａ〜２３Ｉ…開口部（収容部）、２５…樹脂、２６…テーパ、２７…第１開口面（第１開口部）、２８…第２開口面（第２開口部）、１１…コア基板（基体）、１３，２１，３１，６１，７１…絶縁層、１２ａ，１２ｂ，２２，３２，６２，７２…配線層、２４，３３，６３，７３…ビア、４…電子部品（第１電子部品）、４１ａ…主面、４２…ランド電極、４３…電子部品の長軸、４４…電子部品の短軸、４５…電子部品の中心、４６…電子部品の１対の長辺、４７…電子部品の１対の短辺、５…スルーホール、７２…最上面、８１，８２…受動部品（第２電子部品）、８１ａ，８２ａ…接合端部、８３，８４…接合領域。

Claims (4)

  1. 矩形又は略矩形状をなす第１電子部品が収容された電子部品内蔵基板上に第２電子部品が載置されてなる電子部品内蔵モジュールであって、
    前記電子部品内蔵基板には、前記第１電子部品が収容される収容部が設けられており、
    前記第２電子部品は、前記第１電子部品の中心を通る長軸又は短軸を跨いで前記電子部品内蔵基板に接合されており、
    前記電子部品内蔵基板と前記第２電子部品との接合部は、前記収容部の領域よりも外側に配置されており、
    前記収容部は、前記第２電子部品側に画成された第１開口部の面積が、前記第１開口部と対向する第２開口部の面積より小さく、且つ、側壁にテーパを有している、
    電子部品内蔵モジュール。
  2. 前記第２電子部品は、前記第１電子部品の中心を跨いで前記電子部品内蔵基板に接合されている、
    請求項１記載の電子部品内蔵モジュール。
  3. 前記収容部の角部は、鈍角を有する又は弧状に形成されている、
    請求項１又は２記載の電子部品内蔵モジュール。
  4. 前記第１開口部は、前記第２電子部品の搭載領域の内側に形成される、
    請求項１〜３のいずれか１項記載の電子部品内蔵モジュール。
JP2009085465A 2009-03-31 2009-03-31 電子部品内蔵モジュール Active JP4947388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009085465A JP4947388B2 (ja) 2009-03-31 2009-03-31 電子部品内蔵モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009085465A JP4947388B2 (ja) 2009-03-31 2009-03-31 電子部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JP2010238923A JP2010238923A (ja) 2010-10-21
JP4947388B2 true JP4947388B2 (ja) 2012-06-06

Family

ID=43092990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009085465A Active JP4947388B2 (ja) 2009-03-31 2009-03-31 電子部品内蔵モジュール

Country Status (1)

Country Link
JP (1) JP4947388B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61247058A (ja) * 1985-04-24 1986-11-04 Nec Corp コンデンサ付チツプキヤリア
JPH04206860A (ja) * 1990-11-30 1992-07-28 Hitachi Cable Ltd Ｌｓｉパッケージ
JP2823029B2 (ja) * 1992-03-30 1998-11-11 日本電気株式会社 マルチチップモジュール
JPH06236939A (ja) * 1993-02-08 1994-08-23 Sumitomo Kinzoku Ceramics:Kk Ｉｃパッケージとその配線接続方法
JP3117377B2 (ja) * 1994-11-29 2000-12-11 京セラ株式会社 半導体装置
JP3710003B2 (ja) * 1995-09-27 2005-10-26 ソニー株式会社 実装基板及び実装基板の製造方法
JPH1117055A (ja) * 1997-06-25 1999-01-22 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2004056115A (ja) * 2002-05-31 2004-02-19 Ngk Spark Plug Co Ltd 多層配線基板
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP2007027788A (ja) * 2006-09-27 2007-02-01 Kyocera Corp 半導体装置
JP5122846B2 (ja) * 2007-03-27 2013-01-16 日本特殊陶業株式会社 コンデンサ内蔵配線基板

Also Published As

Publication number Publication date
JP2010238923A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
CN108364921B (zh) 从嵌入有二极管的部件承载件进行的高效热移除
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
JP6281016B2 (ja) 回路基板及びその製造方法
JP6221221B2 (ja) 電子部品内蔵基板及びその製造方法
US7923302B2 (en) Method for manufacturing a semiconductor package
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
KR101253401B1 (ko) 본딩용 패드의 제조 방법
JP6745770B2 (ja) 回路基板
KR20120101988A (ko) 전자 장치, 휴대형 전자 단말기 및 전자 장치의 제조 방법
JP2010219367A (ja) 有機プリント基板の製造方法及び有機プリント基板、並びに、有機プリント基板を用いた高周波モジュール
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
JP5505307B2 (ja) 機能素子内蔵基板及びその製造方法、並びに電子機器
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP4947388B2 (ja) 電子部品内蔵モジュール
JPWO2008026335A1 (ja) 電子部品装置およびその製造方法ならびに電子部品アセンブリおよびその製造方法
JP7486934B2 (ja) 回路基板
JP2004214403A (ja) 積層型半導体装置
JP2019040903A (ja) 回路基板及び半導体モジュール
JP5574068B2 (ja) 部品内蔵基板
JP2011166096A (ja) 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
JP2009010201A (ja) プリント回路板、及び電子機器
KR20170048869A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
TW201936018A (zh) 印刷電路板
JP5574067B2 (ja) 部品内蔵基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4947388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150