JP4944414B2 - 向上した一致性のためのガードリング - Google Patents

Description

本発明は概して半導体製造の分野に関する。さらに特定すると、本発明は半導体ウェハ表面への特徴構造設計のための方法と装置であって、局所的および全体的な一致性を提供する。

フォトリソグラフィは最も頻繁に使用される半導体ウェハ処理技術のうちの１つであって、集積回路（ＩＣ）を製造するために使用される。フォトリソグラフィはパターニングのために半導体ウェハ表面の上に複雑な回路構造のパターンを（すなわち写真転写を介して）形成する処理を含む。これらのパターンは露光およびいくつかの重ね合わせの層を形成するための処理工程の連続でウェハ上に規定される。ＩＣデバイスの製造方法は、一様な特徴構造を作り出すためのウェハ表面上へのこれらのパターンの極めて正確な複製に左右される。フォトリソグラフィによる特徴構造の形成の確かな正確さと精度は局所レベルと全体的（すなわちチップ）レベルでの特徴構造の適切な性能一致のために必要である。正確さと精度の重要性は産業界が指向している特徴形状の小型化と共に高まる。

各フォトリソグラフィの間に、意図されない偏差が普通では導入されてそれがフォトマスク画像を歪ませてウェハ表面のチップ領域に移される。これらの偏差は移されるパターンの特性、チップ領域のトポグラフィ高度、および様々な他の処理パラメータによって決まる。処理の偏差は半導体デバイスの性能に悪影響を与える。特に、例えばスピンコーティングによってフォトレジストの層がウェハ表面上に塗布されるとき、チップ領域のトポグラフィ高度に寄与する特徴構造の密度と配列によってフォトレジスト層の厚さの均一性が歪められることが知られている。例えば、或る領域の局所的特徴構造が相対的に高密度であって隣接する領域の特徴構造が相対的に低密度である場合、フォトレジスト層の最上面はしばしば前者から後者に向けて下方向に傾斜する。さらに、フォトレジストの厚さは特徴構造の様々な密度および配列の周りで不規則に変化する可能性が高い。したがって、傾斜または不規則になったフォトレジストの厚さの領域でのいくつかの類似した特徴構造、例えば抵抗器のパターニングは結果としてそのような特徴構造の不均等な寸法および性能につながる可能性が高い。例えば、「上流」（すなわちフォトレジスト供給源に向かう）の特徴構造の多様に異なる密度、形状、および／または高さに起因して、２つの一致を意図された抵抗器の各々に関してフォトレジストの厚さは変わるであろう。その結果、一方の抵抗器が全体で広い導体線幅を有し、他方の一致を意図された抵抗器が狭い全体の線幅を有する可能性が高い。これは結果として、一致を意図された２つの抵抗器の不均等な性能（すなわちデバイスの局所的不一致）につながるであろう。

この範例を考慮に入れ、かつさらに一般化すると、ウェハ上にパターンおよび特徴構造を形成するフォトリソグラフィ処理はウェハのトポグラフィ高度に敏感である。フォトレジストの堆積の前に存在するトポグラフィ高度の差異は相対的に長い（しかしまだ局所的な）距離にわたるフォトレジストの厚さのばらつきに結び付く可能性が高い。そのようなフォトレジストの厚さの変動は所定のパターンに関する仕様からの線幅またはその他の変移を誘発する。仕様からのこの変移は結果として仕様からの性能の差異につながり、そのような差異はフォトレジストの厚さの変動を含む領域で多数のデバイスが形成されているときに明白にされる。これは結果としてデバイスの局所的不一致につながる。本明細書に参照で組み入れる以下の出版物、すなわち「Ｄｅｓｉｇｎ ｏｆ Ｍａｔｃｈｉｎｇ Ｔｅｓｔ Ｓｔｒｕｃｔｕｒｅｓ」，Ｈ．Ｐ．Ｔｕｉｎｈｏｕｔ，Ｐｒｏｃ．ＩＥＥＥ １９９４ Ｉｎｔ’ｌ．Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｔｅｓｔ Ｓｔｒｕｃｔｕｒｅｓ、第７巻、２１〜２３頁、１９９４年３月はそのようなトポグラフィに関連した現象に加えて不一致のいくつかの発生源を記述している。
「Ｄｅｓｉｇｎ ｏｆ Ｍａｔｃｈｉｎｇ Ｔｅｓｔ Ｓｔｒｕｃｔｕｒｅｓ」，Ｈ．Ｐ．Ｔｕｉｎｈｏｕｔ，Ｐｒｏｃ．ＩＥＥＥ １９９４ Ｉｎｔ’ｌ．Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｔｅｓｔ Ｓｔｒｕｃｔｕｒｅｓ、第７巻、２１〜２３頁、１９９４年３月 Ｐｅｔｅｒ Ｖａｎ Ｚａｎｔによる「Ｍｉｃｒｏｃｈｉｐ Ｆａｂｒｉｃａｔｉｏｎ」、第３版、１９９７年、ＭｃＧｒａｗ Ｈｉｌｌ（Ｚａｎｔ関連）

当業者はチップの不規則なトポグラフィ全体にわたる流れに起因するフォトレジストの厚さのばらつきの問題解決に取り組んできた。相対的に小さい空間寸法にわたる段階的なフォトレジスト厚さおよびその他の因子の変化の影響を低減もしくは除去するための通例の手法はデバイスを共通重心レイアウトで、特にダミーとの交互嵌合指片を伴なって配列することである。重心は概して質量の中心として定義される。２つのデバイスの共通重心配列は、例えば、デバイスが同じ質量中心を有するようにそれぞれのデバイスの特徴構造が配列されるときに生じる。しばしばチップの設計に、多数の同様の区分（すなわち指片）のアレイが１つのデバイスを有し、これが、両方のデバイスが同じ重心（すなわち共通重心）を有するパターンで第２の同様に含まれるデバイスと特定のパターンに配列される。

共通重心のレイアウトは一次元的または二次元的であることが可能である。一次元的共通重心レイアウトはそれらそれぞれの区分の対称パターンを形成するように配列された同一の一致したデバイスを与え、それにより、そのように配列されたデバイスは共通の対称軸を共有する。例えば、図１ａは区分ＡＢＢＡで配列された一致したデバイスＡとＢを描いており、２つのＢ区分の間に対称の共通軸１０が存在する。これらのデバイスはまた、対称の共通軸１０の中心で「Ｘ」で指定される中央の重心も共有する。通常では、２つのＡ区分は外側にあるので、平担化区分は、各々の区分が同様の配列の幾何学構造の隣りとなる（それにより、等しく入れ子になった偏向をアドレス指定する）ように各々の区分の順序で追加される。他の一次元的共通重心パターンがＡＢＡＢＡＢとして描かれる。１つのＡおよび１つのＢが末端の区分を有する。二次元的共通重心レイアウトはその交互嵌合パターンからその軸の両方を導き出す。範例は図１ｂおよび１ｃに描かれている。

しかしながら、共通重心レイアウトのデバイスはそれでもなお、フォトレジストの厚さばらつきによって引き起こされる線幅のばらつきを被る。そのような厚さばらつきは、フォトレジスト層の下地となる局所的特徴構造（すなわち「下地の特徴構造」）から由来する不均等な流れおよびその他の影響に起因する変動によって引き起こされる可能性が高い。さらに、全体的一致性、すなわち集積回路上で互いから間隔を置かれた複数のデバイス（またはデバイスのアレイ）の性能同等性に伴なう問題は、例えば一致した性能を有するように設計される２つの比較的離れたデバイス（またはデバイスのアレイ）付近で異なる局所的トポグラフィ高度が存在するときに結果的に生じる。受容可能な性能を与えるための一致したデバイスの対称性および精度の重要性は、限定はされないが抵抗器、キャパシタ、およびトランジスタといった多くのデバイスのタイプについて認められる。

一致したデバイスのために後になって使用される領域でのフォトレジストの厚さに影響を及ぼす可能性の高い多数の相対的に近接した特徴構造の存在に関しては、この設計は結果としてそのような近接した下地特徴構造の無秩序で複雑な影響につながる。どのようにしてフォトレジストが塗布されるかを考慮するとこれはさらによく理解される。通常では、フォトレジストは例えば毎分１，０００回転と８，０００回転の間で回転しているウェハ上に塗布される。フォトレジストの特定の組成と粘度、回転スピード、および温度、およびその他の要因の合計の効果に基づいて、ウェハ表面全体にわたるフォトレジスト層の厚さは特定の固定された値になる傾向がある。フォトレジスト塗布の領域および点の間に近接した盛り上がりが存在しない厚いポリシリコンの区画といったウェハの比較的一様な領域を横切ると、フォトレジストの厚さはこの固定の値に向かう傾向がある。これは「平坦ウェハの平衡厚さ」であると考えられることが可能である。

ＩＣウェハに塗布されるフォトレジスト層の通常の厚さが比較的薄く、約１．０ミクロンの程度の位数であることに留意すべきである。フォトレジストのこの薄さでの表面張力、電荷の影響と相互作用、および一般的な流動学的特性といった物理学的／化学的効果が、相対的にさらに厚い層の挙動に基づくと予期されない方式の挙動をフォトレジストの厚さに示させることは理解される。この特定の環境を考慮に入れると、本発明は当該技術に進展を提供する。

さらに特定すると、本明細書で説明され、権利主張されるような平担化ガードリング技術は向上した局所的および／または全体的一致性をさらによく確実化するためにトポグラフィ高度およびデバイスのレイアウトの改善の必要性に対処する。特徴形状のサイズの要求条件が次第に小型になるにつれて、および１つまたは複数の比較的近接した下地特徴構造がフォトレジスト層の厚さを重大に歪める可能性が高い様々な設計配列を前提とすると、これはますます重要になる。

本発明のいくつかの独立して別々の目的の中で、半導体製造工程を簡素化すること、製品歩留まりを上げること、さらに優れた正確性および／または精度の必要性を解決すること、共通重心パターンに配列される一致デバイスのように１つまたは複数のデバイスが配列される領域を取り囲むガードリング構造を有するトポグラフィ高度を設計し、実行することによって処理の正確性および／または精度を上げることが確認され得る。

本発明の一実施形態では、共通重心のレイアウトでデバイスのアレイが作製される領域の周りに平担化ガードリングが形成される。別の実施形態では、中に作製される１つまたは複数のデバイスが共通重心レイアウト以外のレイアウトで配列される領域の周りに平担化ガードリングが形成される。

本発明の他の実施形態では、２つ以上の平担化ガードリングが半導体チップ上で間隔を置かれ、各々が共通重心レイアウトでデバイスのアレイを有する。そのような間隔を置かれた１つのガードリングの中のデバイスはそのような間隔を置かれた他のガードリングの中の１つまたは複数のデバイスに機能的に一致させられる。ガードリングがそれらそれぞれの内部配置されたデバイス・アレイに提供するフォトレジストの厚さの相対的均一性の向上を前提とすると、さらに優れた性能の均一性、または一致性がこれらの一致デバイスについて達成される。

さらに一般的に述べると、本発明は内部の領域を規定するガードリング構造のための適切な場所を決定する工程、およびガードリング構造を形成する工程に関する。単層で形成されてもまたは複数層で形成されても、本発明のガードリングは後に塗布されるフォトレジストの流れに影響を与えるために充分な高さを有し、したがって後に塗布されるフォトレジストはこの内部領域全体にわたってさらに均一な高さを有する。フォトレジストが塗布されるとその後、フォトリソグラフィ法は一層均一な厚さのフォトレジストを備えたこの内部領域にデバイスの特徴構造を形成または完成する。その結果、そのような一層均一なフォトレジスト内に形成されるトレンチの線幅およびその他の特徴構造は一層均一である。また、或る実施形態ではこの内部領域内の一致デバイスは共通重心配列で配置され、それにより、発生し得るフォトレジスト厚さおよびその他の要因の不均一性はすべてのそのような一致デバイスに相対的に均等に配分される。

さらに、或る実施形態では一致デバイスのそれぞれのアレイを封入する１つまたは複数のガードリングがチップの表面全体にわたって配列され、互いに局部的にならないように間隔を置かれる。ガードリング各々の均等化効果に基づくと、内部領域に配列されるそれぞれのデバイスは遠く間隔を置かれたガードリング内の同等デバイスに一層均一に一致させられる。このようにして、局所的および全体的一致性の両方が本発明の方法とシステムを実践することによって達成される。

本発明の他の態様、利点、および目的は添付の図面を考慮に入れながら以下の説明の中で与えられる。
新規的であると考えられる本発明の特徴は添付の特許請求項で特定して述べられる。しかしながら、本発明自体はその構造および操作の方法の両方で、以下の説明および添付の図面を参照することによって最もよく理解されることが可能である。

本発明の平担化ガードリング技術は、ガードリングの平担化効果がさらに均一なフォトレジスト厚さを与える領域を取り囲むガードリングの形成を提供する。本発明のガードリングは、通常、ウェハのチップ上で他の特徴構造を形成中に形成される。ガードリングは１層もしくは２層だけで形成されることが可能であるが、多層で形成されることもやはり可能である。ＩＣ製造で普通に使用される加工技術のいずれかが平担化ガードリングを形成するために使用されることが可能であるが、一般的な技術が気付かれる。すなわち、層形成に続いてエッチングが為され、それにより、チップ表面上にガードリングおよびその他の特徴構造を含めた所望の特徴構造を本質的に一様な高さで残す。

本発明のガードリングは「平担化ガードリング」と称されることが可能である。本明細書全体を通じて使用されるとき、「平担化ガードリング」は「ガードリング」または「本発明のガードリング」とも称される。

本発明は、本発明のガードリングによって規定される領域内でフォトレジストの厚さに与える或る一定のウェハのトポグラフィ高度の望ましくない影響を低減または除外する。或る実施形態では、後になってデバイスのアレイが共通重心レイアウトで作製される領域の周りに本発明のガードリングが形成される。そのように形成されたガードリングは、ガードリングの内側のフォトレジストの厚さが制御され、かつ関心対象の領域（その領域はガードリングの内側である）付近のその多様な密度および／または形状のせいでその領域内のフォトレジスト厚さに望ましくないばらつきを与えると予期される多くの局所的下地特徴構造の影響と比較してさらに一様にされるようにフォトレジストの流れの対称性を強化する。

ここで使用されるさらに均一なフォトレジスト厚さは、平担化ガードリングの壁付近で変わる厚さの移行ゾーンが存在し得ることを考慮に入れている。すなわち、「上流」のガードリングの壁（すなわちスピンコーティング中のフォトレジスト供給源に最も近接した壁）に隣接してかつ内側で、フォトレジストの高さは本明細書で規定されるような「平坦ウェハ平衡厚さ」よりも厚いと予期される。この領域内部のさらに内側方向で、フォトレジストの厚さは「平坦ウェハ平衡厚さ」に向かって徐々に傾斜する可能性が高い。或る実施形態では、これはガードリングの壁に比較的近接したガードリング内側の特徴構造を位置決めするための設計判定基準につながる。これらの比較的近接した特徴構造は、ガードリングによってさらに影響されると予想されるフォトレジスト厚さに晒される。

例えば、図２ａは加工中の半導体ウェハ表面２２０上のその上流の特徴構造２１０と（フォトレジストの流れに対する関係で）近接関係にある計画された特徴構造２０５を封鎖する本発明のガードリング２００の平面図を与えている。図２ｂはガードリングの存在下および不在下でのフォトレジスト層２３０の相対的高さおよび最上面のグラフ比較を与えている。ガードリングを備えたフォトレジストの最上面２３２は実線で示され、ガードリングが存在しないときに予期されるフォトレジストの最上面２３４は点線で示されている。図２ｃは図２ａの軸Ａ−Ａ’に沿ってとった断面図を与えており、本発明のガードリング２００およびその上流の特徴構造２１０の断面プロファイルを描いている。図２ａでガードリング２００の中に描かれる計画された特徴構造２０５が設計されているがまだ作製されておらず、したがって図２ｃに示されていないことが気付かれる。

図２ｃは既にある特徴構造２１０およびガードリングの上流壁２１４および下流壁２１６の上でパターニングされる第２の層２１２を示している。図２ｂの比較に示されるように、ガードリング２００のせいでフォトレジストの最上面２３２は（もしガードリング２００が無かった場合）２３４と比べると、ガードリングの上流壁２１４とガードリングの下流壁２１６の間でさらに高くかつさらに均一である。ガードリング２００内側のこの結果的に（２３４に比べて）さらに均一なフォトレジスト厚さは図２ｃに示されるように（すなわち第２の層２１２に関して）フォトレジスト２３０を使用するフォトリソグラフィ工程中にガードリング２００の中に作られる特徴構造の向上した一致性に結び付く。

したがって、フォトレジスト厚さのいくつかのばらつきが本発明のガードリング内側の領域の範囲内にまだ存在し得るけれども、ガードリングの壁の内側でのばらつきは、フォトレジストの下にある多様な密度および間隔の数多くの局所的特徴構造ではなくガードリングの均一化効果によって制御および改善される。特に、或る実施形態では、「上流」の壁は対向する「下流」の壁に対して、これらの壁の間の距離が緩和距離（すなわちフォトレジストの平坦ウェハ平衡厚さに到達する距離）よりも小さくなるように近接している。例えば、緩和距離が約５０マイクロメートルであるときに壁−壁−壁の壁距離が約１５マイクロメートルであることが可能であり、あるいは場合によっては最大で約２５マイクロメートルであることも可能である。さらに、たとえフォトレジスト厚さがガードリングの内側で変化していても、距離にわたるフォトレジスト厚さのプロファイルは対称的であり、この厚さばらつきによって与えられる偏差は或る実施形態では共通重心設計、特に交互嵌合レイアウトを伴うそれの使用によって相殺される。このようにして、本発明の平担化ガードリングの使用は共通重心レイアウト単独の使用の欠点を克服するが、その理由はガードリング・レイアウトがガードリングの外側のトポグラフィ高度に実質的に左右されない（すなわちガードリング揺動部が局所的特徴構造の個々のばらついた揺動よりも優位に立つ）からである。

さらに特定すると、本発明のガードリングは、ガードリングの設置がガードリング内のフォトレジスト厚さの均一性に与える周囲の特徴構造の高度による影響を低減または除去するような周囲の特徴構造に相対した高さ、および占有面積と形状を有する。気付かれるように、このガードリングの高さは１層、２層、またはさらに多数の層でガードリングを形成することによって達成されることが可能である。特定の理論を待つまでもなく、フォトレジストがガードリングを越えて（すなわちガードリングの一方の壁を越えて）流れ込み、ガードリング構造によって（すなわち対向する壁で）保持されるせいで局所的な隣り合う不均等な下地特徴構造の影響が低減または除去されるとき、さらに均一なフォトレジスト厚さが達成される。

本明細書で使用されるとき、高度のある特徴形状から由来する局所的影響は２００ミクロンを意味すると見なされ、その一方で２００ミクロン以上離して配置されるガードリングは互いの影響と無関係である、すなわち局所性ではないがその代わりに関連する全体性であると考えられる。

したがって、本発明のガードリングの使用は後工程のフォトリソグラフィの間のさらに高精度でさらに正確な結果を提供するように意図されている。フォトリソグラフィが半導体製造で遂行されるいくつかの重大な処理工程のうちの１つであることは理解される。半導体材料がこれらの処理を通じて計画的に処理されるとき、フォトリソグラフィを正確に遂行することが必須であり、なぜならばそれが品質、歩留まり、および製造コストに直接影響を及ぼすデバイス寸法を決定するからである。フォトリソグラフィはまた、露光／処理工程を連続して繰り返されることで絶縁体、導電体、および半導体材料のいくつかの重なり合った層を形成するので重大な処理である。

フォトリソグラフィ処理はバッチで加工される複数のウェハもしくはウェハの「ロット」で最も頻繁に生じる。代表的なフォトリソグラフィ処理は次の工程を含む。
・各々のウェハが例えばスピンコーティングによって表面に塗布されたフォトレジスト材料を有する。
・ウェハがマスクを備えて紫外光のようなエネルギー源に暴露され、フォトレジストを露光してフォトレジスト上に所望のパターンを作り出す。
・現像液を加えることによってフォトレジストが現像される。
・適切なリソグラフィまたは固定化方法によってパターン（すなわち画像）が定着処理される。
・各々のウェハがエッチングされる。
・後になって残ったフォトレジストが除去される。

フォトレジスト材料はポジまたはネガのフォトレジスト化学薬剤から選択されることが可能である。これら広範な部類の光学タイプのレジストはＰｅｔｅｒ Ｖａｎ Ｚａｎｔによる「Ｍｉｃｒｏｃｈｉｐ Ｆａｂｒｉｃａｔｉｏｎ」、第３版、１９９７年、ＭｃＧｒａｗ Ｈｉｌｌ（Ｚａｎｔ関連）に述べられている。これらの教示および上記で要約したフォトリソグラフィ工程を含めた本明細書に関連する特定の加工工程に関するその他の教示は特に参照で組み入れられる。さらに一般的に述べると、本明細書に引用されたすべての特許、特許出願、特許公開公報、およびすべての他の出版物は、まるで各々の個別公開公報または特許出願がその全文で特にかつ個別に述べられたかのように同じ量で参照で組み入れられる。

上記で検討したように、フォトリソグラフィ処理中に様々な原因から由来する不本意な偏差が導入される可能性が高く、それはパターニングされた回路の一部を形成するためにチップ表面に転写されるフォトマスク画像を歪める。すなわち、パターニングされた回路を形成するための画像がフォトマスク画像の本来の寸法と形状から逸脱する。これらの逸脱のうちのいくつかはフォトレジストの厚さの違いの結果である。検討したように、そのようなフォトレジストの厚さの違いの原因は一層高密度の高くなった特徴構造の領域から高くなった特徴構造の存在しない、または低密度の領域へと流れる結果であるフォトレジスト表面の傾斜である。一致デバイスが作製される領域の特に「上流」に（すなわち塗布中のその領域とフォトレジスト供給源の間に）高密度および／または多数の高くなった特徴構造が存在するとき、これらの特徴構造はフォトレジストの流れ、および最終的には厚さに揺動を与える可能性が高く、それが一致デバイスのための領域全域で存続する。フォトレジスト厚さのこの不均一化効果は結果として不均一なデバイス特徴構造につながり、それがこの領域のデバイスの乏しい一致性につながる可能性が高い。

図２ｄはウェハ表面上のフォトレジスト厚さの偏差の範例を与えている。図２ｄは加工中のウェハの断面２５０の走査型電子顕微鏡断面写真である。領域Ａではポリシリコン（すなわち多結晶シリコン）の特徴構造２５２は近隣の領域Ｂ、および抵抗器層２５３を有する局所領域Ｃよりもさらに高くなっている。フォトレジスト２０６は特徴構造２５２の上に塗布されたのでフォトレジスト２５６は特徴構造２５２の上で上方へと揺動を受けた。フォトレジスト２５６の表面２５８は図２ｄのその他の場所ではそれよりも低く、図２ｄの右に向かって移動すると特徴構造２５２の上の領域から徐々に全高の減少が存在する。フォトレジスト２５６のマスク処理およびパターニングにとって重要であるが、フォトレジスト２５６の厚さは特徴構造２５２の上の領域からの距離と共に変化する。

例えば、領域Ｂ内の或る地点でフォトレジストの厚さは１．２２マイクロメートルと測定され、領域Ｃ内の或る地点でフォトレジストの厚さは１．１７マイクロメートルと測定され、以前の高くなった特徴構造２０２から最も遠い測定点である領域Ｄ内の或る地点でフォトレジストの厚さは１．１５マイクロメートルと測定される。そのような厚さのばらつきは、領域Ｃのような領域に作製される抵抗器のようなパターニングされたデバイスで線幅のばらつきおよび／または他の逸脱を生じさせる。

特許請求項を含めてここで使用されるとき、ガードリングによって意味されることは、少なくとも１つの特定の層を形成中にガードリングが形成され、ガードリングで囲まれた領域の中でフォトレジスト層をさらに均一に分布させる目的で配置および加工されることである。本発明のガードリングの占有面積、高さ、および全体的形状は、その後に塗布されるフォトレジスト層がガードリング内の領域でさらに均一な厚さを得るようにされる。ガードリングの高さがフォトレジスト層の最終厚さよりも大幅に小さいときでさえこれは事実である。例えば、限定はしないが、フォトレジストの平均高さの約３０パーセントのガードリングの高さは、境界線の内側でさらに均一なフォトレジスト厚さを供給することに有効である可能性が高い。この高さは、パターニングされた回路上のフォトレジスト流揺動部品（すなわち、そうしなければフォトレジストの流れを個別方式および変動方式で揺動させるであろう隣接する下地特徴構造）の高さにそれが実質的に等しいときに所望の効果を有する。

さらに一般的に述べると、前段の工程で加工され、均一性が望まれる関心対象領域の近辺にある特徴構造がその領域に影響を及ぼすこと、および本発明のガードリングがこの望ましくない影響を克服することが可能であることは理解される。例えば、前段の工程で酸化層の上に第１のポリシリコン層が堆積させられる。その後、この第１のポリシリコン層がパターニングされ、回路設計に従った特徴構造を残す。これらの特徴構造は特に、引き続いて塗布されるフォトレジスト層のフォトレジスト厚さに影響を与える。後の工程で、第２のポリシリコン層が堆積させられるとき、それは第１のポリシリコン層の特徴構造の上に堆積するであろう。これは結果として、第１の層のポリシリコン特徴構造の上および周囲の第２のポリシリコン層の不規則性（すなわちさらに大きな高さ）につながる。その後、第２のポリシリコン層がパターニングされるとき、この不規則性は第１の層のポリシリコン特徴構造の近辺でパターニングされる特徴構造の精度および正確性に悪影響を及ぼす可能性が高い。

図３ａは、共通の壁３０３を共有する隣り合った２つのガードリング３０１と３０２を有するガードリングのレイアウト・スタイル３００の一実施形態の二次元的な図を与えている。各ガードリング３０１と３０２の内側は内部化された領域３０４であり、そこにはパターニングされた回路の一致デバイス３０６および３０８の中央配置されたアレイ３０５が形成される。一致デバイス３０６および３０８の各々のセットもしくはアレイ３０５は共通重心レイアウトで配列される。特定の寸法および寸法関係に束縛されないが、図３に描かれた実施形態は幅５マイクロメートルのガードリング３０１と３０２の壁３１０、および１０マイクロメートルのアレイ幅を有する。

図３ｂは中に含まれた１つのデバイス３２７を備えた平担化ガードリング３２１を有する平担化ガードリングのレイアウト・スタイル３２０の二次元的な図を与えている。描かれたデバイスは２つ以上のデバイスの交互嵌合構成ではなく単一デバイスである。例えば、この単一デバイスは特定の予め決められた電気部品特性に合致するように適切に構成されたいずれかの電気回路部品であることが可能である。図３ｃは中に並列に配置された２つのデバイス３４７を備えた平担化ガードリング３４１を有する平担化ガードリングのレイアウト・スタイル３４０の二次元的な図を与えている。図３ｄは中に並列に配置された複数のデバイス３６７を備えた平担化ガードリング３６１を有する平担化ガードリングのレイアウト・スタイル３６０の二次元的な図を与えている。図３ｅは、共通の壁３８３を有する３つの隣り合う平担化ガードリング封止体３８１を備えた平担化ガードリングのレイアウト・スタイル３８０の二次元的な図を与えており、各々の平担化ガードリング封止体３８１がその境界線の内側に並列に配置された４つのデバイス３８７を有する。これらの図に描かれた各々のデバイスが単一デバイスではなく、場合によっては２つ以上のデバイスのアレイ、（限定はされないが）例えば（図３ａに示されたような）交互嵌合パターンの２つのデバイスであることも可能であることは理解される。場合によっては、図３ｄおよび３ｅに描かれたような多数デバイスのアレイの各々は共通重心パターンに配列されたデバイスのアレイの構成要素であることも可能である。

図３ａ〜ｅに描かれたようなトポグラフィは概して以下で述べられるいくつかの基本的工程の結果である。これらの工程は当該技術でよく知られており、当該技術の現状を開示する処理工程の詳細に関して参照で特に組み入れられるＺａｎｔ関連資料の５〜１３章にさらに充分に述べられている。半導体ウェハ上での集積回路製造の一連の工程の中で、層形成操作は絶縁体、ポリシリコンのような半導体、または導体の層を供給する。そのような層形成は成長（すなわち酸化）、堆積（すなわち化学的蒸着）、蒸着、スパッタリング、または後になって開発されるいずれかの技術によって達成されることが可能である。層形成方法および材料に適切に基づくと、その後、パターニング操作が図３に示されたような所望の数のガードリングをパターニングする。検討したように、通常では工程のうちのそのようなパターニング手順中に、他の特徴構造もやはりチップ上にパターニングされる。その後、パターニング工程（および通常ではエッチング工程）が完了すると、各々のガードリングの構造はそれぞれの内側領域の周りにさらに一様なバリヤ、または揺動部を与える。

その後、この処理の中の望ましい工程で、ガードリング内側のデバイスの形成が開始される。他の例では、これらのデバイスの構造の一部を形成する前段の段階が既に層形成されている。そのような例では、ガードリング内側でさらに均一なフォトレジスト層を伴なって製造が継続し、それが次段の製造操作のためにさらに均一な線幅厚さを提供する。

例えば、限定はしないが、層形成操作の次に、２つの交互嵌合型の抵抗器デバイスのアレイを共通重心レイアウトで完成させるためのパターニングが続く。さらに、ガードリング内側の抵抗器デバイスとガードリング外側の他の特徴構造との間に（例えば、限定はされないがトレンチによって）導電接続を作るためにこれらおよび／または他の工程が使用されることが可能である。場合によっては、いずれかの相互接続のために、ガードリングが貫かれる（すなわち貫通エッチングされる）ことが可能であり、あるいはさらなる典型例では、トレンチもしくは他の接続体はガードリングの頂上よりも上の段にあることが可能である。場合によっては、ガードリングよりも下でドープされた接合部が使用されることも可能である。

さらに一般的に述べると、本発明のガードリングは最終的に伝導に役割を有することが可能であるが、しかし本発明の方法の中でガードリングの主な目的はバリヤを設けることでフォトレジストの流れに（下地構造付近の変化および多様性と比べて）さらに均一な揺動を与えることであり、結果としてガードリング内側のさらに均一なフォトレジスト厚さにつながる。

他の実施形態では、本発明のガードリングはトランジスタ、抵抗器、キャパシタ、およびダイオードのようなデバイスのアレイで形成され、或る領域を囲んで所定の間隔で隙間を設けられることが可能であり、それにより、このアレイの部材の占有面積、隙間、および高さに基づいてフォトレジストの厚さへの平担化効果を発揮する。そのような実施形態では、ガードリングを形成するデバイスのアレイの間のいずれの隙間もフォトレジスト厚さに対して実質的な影響を有さない。

上述のようなガードリングを形成する工程の代替選択肢として、ガードリングは蒸着およびスパッタリングのような堆積法によって金属のような導電層で形成されることが可能である。また、長方形および正方形が概して利用されるガードリングの形状であるけれども、他の形状が使用されることが可能であり、本発明の範囲内である。

したがって、概して本発明の方法は次の工程によって要約されることが可能である。
ａ．第１の特定の領域の周囲に平担化ガードリングを形成する工程。これは通常、特定の加工工程中にウェハ表面全体にわたって他のデバイスに特徴構造を形成する間に為され、一度に多数の平担化ガードリングを形成する処理を含むことが可能である。例えば、限定はしないがこの形成は当該技術で実践されるような堆積およびそれに関連する工程によって達成されることが可能である。気付かれるように、ガードリングは複数の層で形成されることが可能である。
ｂ．ウェハの上にフォトレジストを塗布する工程。スピンコーティングがフォトレジストを塗布する通常の方式であるが、しかし現在または今後に当業者に知られるいずれの手段も使用されることが可能である。

さらに、或る実施形態に関して追加的な工程はそのように形成された１つまたは複数の平担化ガードリングによって形成される（複数の）領域の内側に塗布されるフォトレジストを使用し、各々が共通重心パターンの２つ以上のデバイスを含む（複数の）アレイについて１つまたは複数のそのような領域に特徴構造または接続体を形成する。

また、チップ上で１つまたは複数のガードリングのための適切な場所を判定する工程を含めた準備の工程が本方法に含まれることが可能である。すなわち、或る実施形態では１つの工程は１つまたは複数の特定の領域内の一致した隣り合う特徴構造を含めた特徴構造の配列を設計する工程である。各々の特定の領域（計画された平担化ガードリング内側のウェハ表面の領域が意味される）について、配列の設計は２つ以上の一致特徴構造の共通重心パターンでの配列にとって充分な空間を設計する工程を含む。さらに、或る実施形態ではガードリングの場所は、ガードリングが行くべき場所の局所の特徴構造の（実在するかまたは算出された）上昇部の分析に基づいて決定される。例えば、限定はしないが、もしも特定された領域に近い特徴構造の配列がフォトレジスト厚さに影響を及ぼす多数の揺動を作り出し易いと考えられた場合、ガードリングの壁の幅または高さはさらに良好にこれを隠すように設計されることが可能であり、かつ／またはガードリングおよびその中身がそのような特徴構造からさらに離して位置決めされることが可能である。

図４はフォトレジストの厚さが増すときに線幅に関して動揺する関係を示す揺動曲線を示すグラフである。データは様々なフォトレジスト厚さを伴なった完全に平坦なウェハ全体スピンコーティングし、その後、同じ公称線幅で線を印刷する工程から引き出されている。このデータはフォトレジスト厚さのばらつきに対する悪影響の１つを例証するために提供されている。フォトレジスト厚さがｘ軸沿いにプロットされ、線幅がｙ軸沿いに（オングストロームで）プロットされる。概して、フォトレジスト厚さが増すにつれてフォトリソグラフィ中に形成されるトレンチの幅もやはり大きくなる。この上昇傾向は打ち消しと強化（すなわち支持）といったフォトリソグラフィ中の複雑な光波の現象に起因して動揺する。この偏差の原因を考慮に入れると、フォトレジスト厚さが増すときの線幅の最悪のケースの増大は、この範例では６５ナノメートルの厚さ変化を上回る約１００ナノメートルの線幅変化である。したがって、フォトレジストがスピンコーティングによって塗布されるときに近くの下地特徴構造のさらに近くのフォトレジスト厚さプロファイルに及ぼす影響と組み合わさって生じる可能性の高い距離の長い厚さばらつきは線幅厚さの大幅なばらつきにつながる可能性が高い。これは今度は他方でデバイスの不一致につながる。たとえ反射防止膜の使用によって動揺が鈍らされても、上昇の傾向はまだ存在するのでこれは生じる。これは厚いレジストでの露光線量の希釈に関連している。

本発明の方法は、本発明のガードリングの境界線内側に形成されるデバイスに関して線幅厚さのばらつきおよび他の逸脱を低減する。これは、特定の領域の周りにガードリングの形で境界線を与えることでその領域の内側のデバイス・アレイの特徴構造に関してフォトレジスト厚さに関係する逸脱を低減または除去することによって部分的に成し遂げられる。最少で、これは各ガードリング内側のデバイスに関して局所レベルで達成される。チップ全域に広がる複数のガードリングを考慮するとき、（ガードリングの与えられたフォトレジスト流の均等化から由来する）フォトレジスト厚さのさらに小さいばらつきに起因して、或る実施形態ではガードリング内側の共通重心配列に起因して、これらの内側のデバイスもやはりさらに均一である。これは全体的一致性を向上させる。

図５はシリコン・チップ６００の複数のガードリングの場所を図式的に描いている。この図は縮尺通りではなく、かつ単純化するためにチップの他の特徴構造は図示されず、これらのガードリングの内部にあるデバイスを有する。平担化ガードリングの様々な構成が描かれており、いくつかは共通の壁（すなわちガードリングで囲まれた２つの隣り合う領域の間の壁）を備えている。３つの孤立したガードリング６０２は各々、これら孤立ガードリングの他の１つに影響を与える局所的特徴構造によって影響されないように充分に遠く離して間隔を置かれる。３つのガードリング・アセンブリ６０４の各々は３つの共通壁６０３を共有する４つのガードリング６０５で構成される。対照的に、ガードリング６０６は互いに近く、かつどのような共通壁も共有しない。本発明がチップの全体表面にわたって使用されるとき、局所的トポグラフィ高度の影響に起因するといったフォトレジストの高さに起因する各々の局所的偏差はガードリング内側でアレイにされたそれぞれのデバイスに関して低減される。これらのデバイスが他の近くないガードリング領域内のデバイスと一致させられると、共通重心レイアウトと組み合わされた（さらに均一なフォトレジスト厚さのせいで）向上した特徴構造均一性に基づいて性能の格差が小さくされる。その結果、上記で検討したように向上した全体的一致性が達成される。

本明細書に述べられた実施形態は共通重心レイアウトで配列されるガードリング内側の一致デバイスを有するが、本発明の他の実施形態は共通重心で配列されない１つまたは複数のデバイスが内側に配列されるガードリングを有する。

本発明はフォトリソグラフィ中に形成される特徴構造の線幅の正確性、精度、および予測可能性を高める。本明細書に開示されるようなガードリングを用いないと、局所的密度および／または高くなった下地特徴構造から由来する影響の組み合わせのせいでフォトレジスト厚さのばらつきは予測不可能である。

本発明の好ましい実施形態が現在の背景で示され、かつ述べられてきたが、そのような実施形態は単に範例の方式で提供されるだけであって限定ではない。数多くの変形例、変更例、および置き換え例が本発明から逸脱することなく当業者に生じるであろう。例えば、他の用途が本発明の教示から同等に恩典を受けることが可能であるので、本発明は本明細書に開示された最適のモードに限定される必要はない。したがって、本発明が添付の特許請求項の精神と範囲によってのみ制限されることが意図される。

図１ａは当該技術で知られているような共通重心設計の特徴構造の配列を描く図である。 図１ｂは当該技術で知られているような共通重心設計の特徴構造の配列を描く図である。 図１ｃは当該技術で知られているような共通重心設計の特徴構造の配列を描く図である。 図２ａは上流の特徴構造と近接関係にある本発明のガードリングを示す平面図である。 図２ｂはガードリング存在下および不在下でのフォトレジスト層の相対的高さおよび最上面の比較を示すグラフである。 図２ｃは上流の特徴構造と近接関係にある本発明のガードリングを有する、図２ａに対応する断面図である。 図２ｄは加工中のウェハ断面を示す走査型電子顕微鏡写真断面図であって、上層のフォトレジストの厚さに与える下地ポリシリコンの影響を示している。 図３ａは各々がその境界線の内側に２つの中央配置された一致デバイスのアレイを有する２つの隣り合う平担化ガードリングを備えた平担化ガードリングのレイアウト・スタイルを示す二次元的な図である。 図３ｂは中に含まれた１つのデバイスを備えた平担化ガードリングのレイアウト・スタイルを示す二次元的な図である。 図３ｃは中に並列に配置された２つのデバイスを備えた平担化ガードリングのレイアウト・スタイルを示す二次元的な図である。 図３ｄは中に並列に配置された複数のデバイスを備えた平担化ガードリングのレイアウト・スタイルを示す二次元的な図である。 図３ｅは各々がその境界線の内側に５つの並列配置されたデバイスを有する３つの隣り合う平担化ガードリング封止体を備えた平担化ガードリングのレイアウト・スタイルを示す二次元的な図である。 フォトレジストの厚さが増すときに線幅に関して動揺する関係を示す揺動曲線を示すグラフである。 ウェハ表面全体にわたる複数のガードリングの場所を概略的に描く透視図であって、ウェハ表面のその他の特徴構造は図示されていない図である。

Claims (4)

1. 半導体ウェハ上に集積回路を作製の際に、前記ウェハ上のパターニングされた回路の封鎖領域の中でフォトレジスト厚さのばらつきを低減する方法であって、
   ａ．半導体ウェハの第１の特定領域の周りに、前記第１の特定領域内にフォトレジストを保持するのに十分な高さまで第１の平担化ガードリングを形成する工程と、
   ｂ．前記第１の平坦化ガードリングの上且つ前記第１の特定領域内にフォトレジストを塗布する工程とを含み、前記フォトレジストは前記特定領域内の空き容積を満たし、さらに、
   ｃ．前記フォトレジスト用いて前記第１の特定領域に１つ以上のデバイスを作製する工程を含む、方法。
2. 前記ガードリングの内側に２つ以上のデバイスを共通重心パターンで作製する工程を追加的に含む、請求項１に記載の方法。
3. 前記第１の特定領域のフォトレジストの厚さの均一性に対する周りの構造の高さの影響を低下させるのに十分な高さに前記第１の平担化ガードリングを形成する、請求項１に記載の方法。
4. 少なくとも１つの追加の特定領域の周りに少なくとも１つの追加の平担化ガードリングを形成する工程と、２つ以上のデバイスのアレイを前記少なくとも１つの追加の特定領域に作製する工程とを追加的に含む、請求項１に記載の方法。

Images