JP4940894B2 - 同期型メモリ回路 - Google Patents

同期型メモリ回路 Download PDF

Info

Publication number
JP4940894B2
JP4940894B2 JP2006293486A JP2006293486A JP4940894B2 JP 4940894 B2 JP4940894 B2 JP 4940894B2 JP 2006293486 A JP2006293486 A JP 2006293486A JP 2006293486 A JP2006293486 A JP 2006293486A JP 4940894 B2 JP4940894 B2 JP 4940894B2
Authority
JP
Japan
Prior art keywords
write
read
burst length
data
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006293486A
Other languages
English (en)
Other versions
JP2008112485A (ja
Inventor
雅俊 長谷川
道明 中山
将俊 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006293486A priority Critical patent/JP4940894B2/ja
Priority to US11/926,756 priority patent/US7729198B2/en
Publication of JP2008112485A publication Critical patent/JP2008112485A/ja
Application granted granted Critical
Publication of JP4940894B2 publication Critical patent/JP4940894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

この発明は同期型メモリ回路に関する。
シンクロナス スタティック型ＲＡＭ等では、製品ごとにバースト長（データを連続して書き込み／読み出しするビット数）を変えているものがある。また、シンクロナス ダイナミック型ＲＡＭ等では、書き込み／読み出し動作の前にモードレジスタセットによりバースト長をモード設定で可変にしているものがある。
しかし、いずれも書き込み／読み出し動作を開始した後のバースト長は固定であり、様々なビット数のデータを取り扱うアプリケーションでは、バーストデータの一部しか使用しないケースが存在してメモリ容量の使用効率が低下する場合があった。
本発明後に、バースト長を可変にできるメモリという観点で公知例調査を行ったところ、特許文献１のようなものが見出された。本公知例にはバースト長を変更するための専用命令を有するメモリ回路が開示されている。
特開２０００−９０６６５号公報
サーバー等のコンピュータシステムにおいては一般にデータをバイト単位（１バイト＝８ビット）で処理することが多く、メモリに書き込んだり読み出したりする動作も８ビットや４ビットを単位に行うことが多いため、バースト長も８や４に設定することが多い。これに対して、ネットワークシステム等においては扱うデータの長さがランダムなため、バースト長があまり長いとバーストの中で有効なデータは一部で、残りは無効なデータになり、メモリの使用効率が低下することがあった。そのため、バースト長を短く設定すると上記のような無効なデータの領域は減るが、メモリに対し頻繁に読み出し命令や書き込み命令を与える必要があり、制御の煩雑さや消費電力の増加を招く。さらに、メモリが読み出し命令や書き込み命令を受け取ることができる周期がバースト長より長い場合は、全データを読み出しまたは書き込みするまでの時間がかかり、システムの性能向上を妨げる要因となる。
そこで本発明者は、メモリのバースト長を自由に変更することができれば、格納したいデータの長さに応じてバースト長を変更してメモリの使用効率と性能向上、消費電力低減等が両立できると考えた。このためには従来のシンクロナス ダイナミック型ＲＡＭのように電源投入後の書き込み、読み出し前にバースト長をモードレジスタで設定する機能では不十分で、書き込み、読み出しするその時々にデータの長さから最適なバースト長を判断して選択できることが望ましい。
本発明の目的は、簡単な構成で書き込み、読み出しするその時々にバースト長を変更可能にしたメモリ回路を備えた半導体集積回路装置を提供することにある。 この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。 メモリの読み出し制御回路において、読み出し命令が与えられた次のサイクルに読み出し命令が与えられたか否かを判断する回路を設け、その結果によってバースト長を変更する。 また書き込み制御回路において、書き込み命令が与えられた前のサイクルに書き込み命令が与えられたか否かを判断する回路を設け、その結果によってバースト長を変更する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。読み出し命令または書き込み命令を与えるときにバースト長の切り替えが可能であるため、メモリ使用効率の向上と制御の簡便さが両立可能である。特に、本発明の同期型メモリ回路がデータ長のバリエーションが多いシステムにおいて有効である。
図１に、半導体集積回路装置に搭載される同期型メモリ回路の機能ブロック図を示す。デコーダ102とメモリアレイ103とでそれぞれ独立に動作可能な単位であるバンク101を構成する。図１の例では、１６バンク(101-0〜101-15)を搭載している。例えば、メモリアレイ103はダイナミック型メモリセルで構成される６４Ｋ×１４４＝９Ｍビットから構成され、メモリ回路全体で１４４Ｍビットのメモリ容量を持っている。
なお、一つのバンクが読み出しまたは書き込みの動作を開始してからその動作を完結し、次の命令が受付可能になるためには５サイクルを要する。しかし、バンク101-0〜101-15はそれぞれ独立に動作することができるため、同期型メモリ回路としては異なるバンクを選択することにより、毎サイクル読み出しまたは書き込みの命令を受け取ることが可能になる。
同期型メモリ回路を制御する制御回路104には、クロック発生回路105から供給されるクロックのほか、読み出し命令信号／Ｒ、書き込み命令信号／Ｗ、データレート指示信号／Ｆ、その他命令が入力され、各種の制御信号を読み出し回路106、書き込み回路107に供給している。
図１に示されるように、読み出し回路106及び書き込み回路107は、複数のバンク101-0〜101-15に共通に設けられている。また、読み出し回路106と書き込み回路107とは独立に設けられていて、同期型メモリ回路としては一つのサイクルで読み出し命令／書き込み命令の両方を受け取ることができる。ただしその場合は、読み出し命令と書き込み命令とが別のバンクに与えられなければいけない。データバスも読み出し系Q[35:0]／書き込み系D[35:0]で分かれているため、命令の受け取りと同時に読み出し／書込みが可能となっている。読み出し回路106は、バンク101のメモリアレイ103から読み出しデータを一時的に格納する出力レジスタ108と、出力レジスタ108に格納された読み出しデータを選択的に読み出し系データバスに出力するセレクタ109とを備える。また、書き込み回路107は、書き込み系データバスからの書き込みデータを一時的に格納する入力レジスタ110と、入力レジスタ110に格納された書き込みデータのうち、アドレス（BA、SA）により指定されるバンク101のメモリアレイ103に書き込むべきデータが格納されるライトバッファ111とを備える。
書き込みデータはデータレート指示信号／Ｆの極性によりＳＤＲ（シングルデータレート）またはＤＤＲ（ダブルデータレート）で取り込まれる。詳細は後述するが、バースト長制御信号（書き込み）WRBL4Tにより、バースト長が４のときには３６：１４４のシリアル-パラレル変換が、バースト長が２のときには３６：７２のシリアル-パラレル変換が行われ、メモリアレイに書き込みを行う。また、読み出しデータは１回の命令で１４４ビットがメモリアレイ103から読み出され、１４４：３６のパラレル-シリアル変換が行われる。詳細は後述するが、バースト長制御信号（読み出し）RDBL4Tにより、バースト長が４のときには２サイクルかけて１４４ビット分全てがメモリ回路から読み出されるのに対し、バースト長が２のときには７２ビット分のみがメモリ回路から読み出される。
なお、以上本発明に特に関係のある部分を中心に説明したが、以下他の回路ブロックについても簡単に説明する。アドレスレジスタ112はアクセスするメモリアドレスを格納する。メモリアドレスはバンクアドレスBAとシンクロナスアドレスSAとからなる。クロック発生回路105は、例えばＰＬＬで構成され、この構成例では、基本クロック(K, /K)と出力クロック(C, /C)の２系統を有している。また、エコークロック(CQ, /CQ)として同期型メモリ回路の外部に供給される（図６参照）。インピーダンス制御回路113により、クロック(CQ, /CQ)ドライバ、読み出し系データバスへのドライバに対してインピーダンス制御が行われる。
図２（ａ），（ｂ）はそれぞれ、バースト長制御信号（読み出し／書き込み）RDBL4T/WRBL4Tを生成するバースト長制御回路（読み出し／書き込み）の構成例である。バースト長制御回路は、制御回路104に含まれる。また図３に、図２に示したバースト長制御信号（読み出し／書き込み）のタイミングチャートを示している。
まず、バースト長制御回路（読み出し）の動作について説明する。図３では、読み出し命令信号／Ｒが第１サイクルでHigh、第２〜第４サイクルでLow、第５サイクル以降が再度Highに戻っているような波形である場合のバースト長制御信号（読み出し）RDBL4Tの波形を示している。図２（ａ）の回路動作に基づき、バースト長制御信号（読み出し）RDBL4Tの波形は、第１〜第４サイクルでLow、第５サイクルでHigh、第６サイクル以降再度Lowが出力される。この場合、第１サイクルでは読み出し命令信号／ＲがHighであり、読み出し動作は実行されずNOP(No Operation)となっている。第２サイクルで読み出し命令信号／ＲがLowになって読み出し動作が実行される。第２サイクルではバースト長制御信号（読み出し）RDBL4TはLowであり、バースト長２の読み出し動作が行われる。読み出し命令信号／Ｒが連続してLowの間（第２〜第４サイクル）はバースト長２の読み出し動作が続き、読み出し命令信号／ＲがHighになると（第５サイクル）、バースト長制御信号（読み出し）RDBL4TがHighになり、バースト長４の読み出し動作が行われる。読み出し命令信号／ＲがHighということで新規のアドレスに対して読み出し動作は行われないが、バースト長が４になることで一つ前のアドレスに対する読み出しデータのうち出力されていなかったデータが出力され、データバスを埋めることができる。
図４を用いてバースト長制御回路（読み出し）の動作をさらに説明する。出力レジスタ108は、図１の構成では１４４ビットの容量を有し、これが３６ビットずつの４領域に分かれている。バースト長２の読み出しの場合はセレクタ109において２つの領域が選択され、読み出し系データバスに出力される。より詳細に図３の第３〜第５サイクルにおける読み出しデータについて説明する。第３サイクルでは、読み出し命令信号／Ｒ(Low)を受けて、アドレス信号(BA,SA)にしたがって、Ａ３〜Ｄ３（Ａ３〜Ｄ３はそれぞれ３６ビットの読み出しデータ）がメモリアレイから出力レジスタ108に読み出される。セレクタ109では、バースト長制御信号（読み出し）RDBL4TがLowであるため、そのうちの２領域の読み出しデータ（例えば、Ａ３，Ｂ３）の７２ビット分のデータをデータバスに読み出す（バースト長２の読み出し）。第４サイクルでは、読み出し命令信号／Ｒ(Low)を受けて、アドレス信号(BA,SA)にしたがって、Ａ４〜Ｄ４（Ａ４〜Ｄ４はそれぞれ３６ビットの読み出しデータ）が新たにメモリアレイから出力レジスタ108に読み出される。セレクタ109では、バースト長制御信号（読み出し）RDBL4TがLowであるため、そのうちの２領域の読み出しデータ（例えば、Ａ４，Ｂ４）の７２ビット分のデータをデータバスに読み出す。さらに、第５サイクルでは、読み出し命令信号／Ｒ(High)を受けて、新たなメモリアレイからの読み出しは行われず、一方、セレクタ109では、バースト長制御信号（読み出し）RDBL4TがHighであるため、残る２領域の読み出しデータ（上記の例では、Ｃ４，Ｄ４）の７２ビット分のデータをデータバスに読み出す。これによりバースト長４の読み出しが実現される。
次に、バースト長制御回路（書き込み）の動作について説明する。図３では、書き込み命令信号／Ｗが第１サイクルでHigh、第２〜第４サイクルでLow、第５サイクル以降が再度Highに戻っているような波形である場合のバースト長制御信号（書き込み）WRBL4Tの波形を示している。図２（ｂ）の回路動作に基づき、バースト長制御信号（書き込み）WRBL4Tの波形は、第１〜第２サイクルでHigh、第３〜第４サイクルでLow、第５サイクル以降再度Highが出力される。この場合、第１サイクルでは書き込み命令信号／ＷがHighであり、書き込み動作は実行されずNOP(No Operation)となっている。このとき、いつ書き込み命令がきても書き込み動作が開始できるように、毎サイクル書き込みデータをラッチしている。第２サイクルで書き込み命令信号／ＷがLowになると書き込み動作が実行される。このとき、バースト長制御信号（書き込み）WRBL4TはHighであり、バースト長４の書き込み動作が行われる。さらに、書き込み命令信号／Ｗが連続して２サイクル以上Lowになるとバースト長制御信号（書き込み）WRBL4TはLowになり（第３及び第４サイクル）、バースト長２の書き込み動作が行われる。
図５を用いてバースト長制御回路（書き込み）の動作をさらに説明する。入力レジスタ110は、図１の構成では１４４ビットの容量を有し、これが３６ビットずつの４領域に分かれている。より詳細に図３の第１〜第３サイクルにおける書き込みデータについて説明する。第１サイクルでは、書き込み命令信号／Ｗ(High)であるが、書き込みデータａ１，ｂ１（ａ１，ｂ１はそれぞれ３６ビットの書き込みデータ）をラッチしている。第２サイクルでは、書き込み命令信号／Ｗ(Low)となり、バースト長制御信号（書き込み）WRBL4TがHighであるため、書き込みデータｃ１，ｄ１（ｃ１，ｄ１はそれぞれ３６ビットの書き込みデータ）がラッチされ、書き込みデータａ１〜ｄ１の１４４ビットがライトバッファ111に転送され、指定されたアドレス（BA,SA）に書き込まれる（バースト長４の書き込み）。第３サイクルでは書き込み命令信号／Ｗ(Low)であり、バースト長制御信号（書き込み）WRBL4TがLowであるため、書き込みデータａ２，ｂ２がラッチされ、ラッチされた書き込みデータａ２，ｂ２の７２ビットがライトバッファ111に転送され、指定されたアドレス（BA,SA）に書き込まれる（バースト長２の書き込み）。バースト長制御信号（書き込み）WRBL4Tがライトバッファ111に入力されることにより、活性化される範囲を７２ビット分とするか、１４４ビット分とするか切り替えている。
なお、本実施例ではバースト長は２と４での切り替えを行っているため、ＮＯＰが２サイクル以上続くとデータバスの空きが生じるのに対し、バースト長を例えば８などに長くすることによって、読み出しＮＯＰが連続した時でもデータバス効率を上げることができる利点がある。しかしながら、バースト長が長いと、データが入力、出力されている間は新しいアドレスに対する読み出し、書き込み動作ができないので、システムとしての性能を逆に落とす可能性もある。切り替えするバースト長の長さは、本発明の同期型メモリ回路が使用されるシステム性能向上に有利なように定めればよい。
図６に読み出し／書き込みを同時に行っているときの図１に示した同期型メモリ回路のタイミングチャートの例を示す。この期間、データレート指示信号／ＦはLowであり、ＤＤＲで動作している場合のタイミングチャートを示している。サイクル＃０で読み出し命令信号／ＲがLowになることにより、バンクアドレス＃Ｂ０のアドレス＃Ａ０に対する読み出し命令が与えられている。この読み出し命令に対する読み出しデータは、サイクル＃５の後半からＤＤＲで２ビット（Ｑ０ａ、Ｑ０ｂ）である。サイクル＃１でも読み出し命令信号／ＲがLowで読み出し命令が与えられているので、サイクル＃０の読み出し命令に対する読み出しデータはバースト長２で上記２ビット（Ｑ０ａ、Ｑ０ｂ）のみとなる。サイクル＃２ではバンクアドレス＃Ｂ４のアドレス＃Ａ４に対し読み出し命令が与えられているが、次のサイクル＃３では読み出し命令が与えられていないためバースト長は４となり、サイクル＃７の後半からＤＤＲで４ビット（Ｑ４ａ、Ｑ４ｂ、Ｑ４ｃ、Ｑ４ｄ）が読み出される。
また、サイクル＃０では書き込み命令信号／ＷもLowになっており、サイクル＃０の後半で与えられているバンクアドレス＃Ｂ１のアドレス＃Ａ１に対し書き込み命令が与えられている。直前のサイクル＃（−１）は書き込み命令信号／ＷがHighであるのでバースト長４の書き込み動作となり、サイクル＃（−１）からＤＤＲで４ビット（Ｄ１ａ、Ｄ１ｂ、Ｄ１ｃ、Ｄ１ｄ）のデータが書き込まれる。次のサイクル＃１も書き込み命令信号／ＷはLowであるためバースト長は２となり、サイクル＃１からＤＤＲで２ビット（Ｄ３ａ、Ｄ３ｂ）のデータが書き込まれる。
図７には本発明を実施したメモリマクロをＬＳＩ内に実装した例を示す。また、図８には本発明を実施した集積回路装置をボード上に実装した例を示す。図７の例では、コントロール回路と図１の構成に相当するメモリマクロとが一チップ上に集積され、図８の例では、図７のコントロール回路が一チップのコントローラLSIに集積され、図１の構成に相当するメモリLSIが一チップに集積され、これら複数のチップがボード上に実装されている。いずれの場合もコントロール回路からメモリマクロへの制御信号（図７）あるいはコントローラLSIからメモリLSIへの制御信号（図８）は図に示されるような基本的な読み出しあるいは書き込み動作に必要な制御信号であり、バースト長を指示するための信号は有していない。
同期型メモリ回路の回路ブロック図である。 バースト長制御回路（読み出し／書き込み）の構成例である。 図２のバースト長制御回路（読み出し／書き込み）のタイミングチャートである。 読み出し動作をより詳細に説明するための図である。 書き込み動作をより詳細に説明するための図である。 図１の同期型メモリ回路のタイミングチャートである。 本発明を実施したメモリマクロをＬＳＩに実装した例である。 本発明を実施した集積回路装置（メモリLSI）をボードに実装した例である。
符号の説明
ＢＡ…バンクアドレス、ＳＡ…シンクロナスアドレス、／Ｒ…読み出し命令信号(ネガ極性)、／Ｗ…書き込み命令信号(ネガ極性)、／Ｆ…データレート指示信号、／ＢＷ…バイトライト命令信号(ネガ極性)、Ｋ…基本クロック(ポジ極性) 、／Ｋ…基本クロック(ネガ極性) 、Ｃ…出力用クロック(ポジ極性) 、／Ｃ…出力用クロック(ネガ極性) 、Ｑ…読み出しデータ信号、Ｄ…書き込みデータ信号、ＣＱ…エコークロック信号(ポジ極性) 、／ＣＱ…エコークロック信号(ネガ極性)。

Claims (4)

  1. 読み出し命令により読み出しデータのバースト長が変更される第１の制御回路と、
    第１の書き込み命令の直前のサイクルにて第２の書き込み命令が与えられているか否かに応じて、書き込みデータのバースト長が変更される第２の制御回路と、を有し、
    ラッチされているライトデータを上記バースト長で書き込み、
    上記読み出し命令と同じサイクルで上記第２書き込み命令を与えることが可能なことを特徴とする同期型メモリ回路。
  2. 請求項１において、
    上記第２の書き込み命令が与えられた場合の上記第１の書き込み命令による書き込みデータのバースト長は、上記第２の書き込み命令が与えられなかった場合の上記第１の書き込み命令による書き込みデータのバースト長よりも短いことを特徴とする同期型メモリ回路。
  3. 請求項１において、
    上記第１の書き込み命令または上記第２の書き込み命令と同じサイクルで読み出し命令を与えることが可能なことを特徴とする同期型メモリ回路。
  4. 請求項３において、
    複数のバンクを有し、上記第１の書き込み命令、上記第２の書き込み命令及び上記読み出し命令は、それぞれ異なるバンクに作用することを特徴とする同期型メモリ回路。
JP2006293486A 2006-10-30 2006-10-30 同期型メモリ回路 Expired - Fee Related JP4940894B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006293486A JP4940894B2 (ja) 2006-10-30 2006-10-30 同期型メモリ回路
US11/926,756 US7729198B2 (en) 2006-10-30 2007-10-29 Synchronous memory circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293486A JP4940894B2 (ja) 2006-10-30 2006-10-30 同期型メモリ回路

Publications (2)

Publication Number Publication Date
JP2008112485A JP2008112485A (ja) 2008-05-15
JP4940894B2 true JP4940894B2 (ja) 2012-05-30

Family

ID=39444926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293486A Expired - Fee Related JP4940894B2 (ja) 2006-10-30 2006-10-30 同期型メモリ回路

Country Status (2)

Country Link
US (1) US7729198B2 (ja)
JP (1) JP4940894B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115452B1 (ko) * 2010-10-29 2012-02-24 주식회사 하이닉스반도체 반도체 메모리 장치의 링백 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208468A (ja) * 1997-01-28 1998-08-07 Hitachi Ltd 半導体記憶装置並びに同期型半導体記憶装置
GB2332539B (en) * 1997-12-17 2003-04-23 Fujitsu Ltd Memory access methods and devices for use with random access memories
JP3251237B2 (ja) * 1998-05-29 2002-01-28 日本電気株式会社 Ｓｄｒａｍにおける再プログラミング方法
KR100306965B1 (ko) 1998-08-07 2001-11-30 윤종용 동기형반도체메모리장치의데이터전송회로
JP4439033B2 (ja) 1999-04-16 2010-03-24 株式会社ルネサステクノロジ 半導体記憶装置
JP4108237B2 (ja) * 1999-11-04 2008-06-25 株式会社リコー メモリ制御装置
US6580659B1 (en) * 2000-08-25 2003-06-17 Micron Technology, Inc. Burst read addressing in a non-volatile memory device
KR100415192B1 (ko) * 2001-04-18 2004-01-16 삼성전자주식회사 반도체 메모리 장치에서 읽기와 쓰기 방법 및 장치

Also Published As

Publication number Publication date
US7729198B2 (en) 2010-06-01
JP2008112485A (ja) 2008-05-15
US20080175091A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
US7962669B2 (en) Memory controller and memory control method
KR100711100B1 (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템
JP2002063069A (ja) メモリ制御装置、データ処理システム及び半導体装置
JP2007172805A (ja) ポート間データ転送機能を有するマルチパスアクセス可能な半導体メモリ装置
JP5428687B2 (ja) メモリ制御装置
KR100578233B1 (ko) 동기식메모리장치의 데이터 입출력 가변제어장치
JPH1198462A (ja) データ再生装置
JP2005116167A (ja) アドレス信号によって動作モードを設定するメモリシステム及び方法
JP5481823B2 (ja) メモリモジュール、および、メモリ用補助モジュール
JP2006040497A (ja) 半導体記憶装置、不揮発性半導体記憶装置
TW425508B (en) Narrow data width dram with low latency page-hit operations
JP4940894B2 (ja) 同期型メモリ回路
JP2009104682A (ja) 半導体記憶装置と品種展開方法
JPH10134576A (ja) 半導体メモリ装置
JP5204777B2 (ja) メモリ装置及びその制御方法
KR100549171B1 (ko) 프리페치 구조를 사용하는 집적 메모리와 그 동작 방법
JPH08328949A (ja) 記憶装置
JP4606725B2 (ja) 高速メモリアクセス制御装置
JP4071930B2 (ja) シンクロナスｄｒａｍ
JP4012393B2 (ja) 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法
JP5040306B2 (ja) 記憶制御装置及び記憶制御方法
US7573776B2 (en) Semiconductor memory device having data-compress test mode
JP5363060B2 (ja) メモリモジュール、および、メモリ用補助モジュール
JP2004362756A (ja) 集積回路装置及びその動作方法
JPH0863969A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees