JP4938705B2 - 電子機器筐体 - Google Patents

電子機器筐体 Download PDF

Info

Publication number
JP4938705B2
JP4938705B2 JP2008051889A JP2008051889A JP4938705B2 JP 4938705 B2 JP4938705 B2 JP 4938705B2 JP 2008051889 A JP2008051889 A JP 2008051889A JP 2008051889 A JP2008051889 A JP 2008051889A JP 4938705 B2 JP4938705 B2 JP 4938705B2
Authority
JP
Japan
Prior art keywords
electronic device
housing
opening
loss layer
plate member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008051889A
Other languages
English (en)
Other versions
JP2009212198A (ja
Inventor
雄一郎 村田
和之 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008051889A priority Critical patent/JP4938705B2/ja
Publication of JP2009212198A publication Critical patent/JP2009212198A/ja
Application granted granted Critical
Publication of JP4938705B2 publication Critical patent/JP4938705B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

この発明は、通信機器や制御機器などの電子回路を有する電子機器を収納する金属性筐体に関するものであり、特に筐体内電子機器が電磁波による誤動作を低減した構成に係るものである。
従来より、金属筐体内に設置された電子機器に筐体外部から電磁波が照射されると、内部の電子機器が誤動作を起こすという問題に対し、筐体内面に電磁波反射層を形成し、照射された電磁波の強度が筐体内部で弱まるようにしている。筐体には電子機器を冷却するための通風口などの開口部が設けられおり、この開口部からの電磁波侵入や漏洩の防止が技術的課題である。このような観点から、樹脂などの電磁波透過性材料の内面に、電磁波反射層(導電層)と磁気的損失層とを設け、電磁波反射層および電磁波吸収層における反射の繰り返しにより、電磁波を反復させ電磁波吸収層に吸収させることにより、電磁波の漏洩や侵入を低減することが開示されている(例えば、特許文献1)。
特開平06−097691号公報
しかしながら上記特許文献1には、筐体開口部に対する電子機器設置態様に係る開示がなされてなく、また開口部の大きさ(寸法)に係る開示もない。つまり、筐体内電子機器と開口部との相対位置関係や、開口部の大きさ(寸法)によっては、外部からの電磁波侵入の低減も充分に行われず、電子回路の誤動作が発生するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであって、金属筐体の開口部寸法と筐体内の電子機器である回路基板の配置態様を最適化することにより金属筐体外部からの電磁波の侵入を低減させて電子機器の誤動作を低減させた電子機器筐体を提供することを目的としている。
この発明は、回路基板を具備した電子機器を収納し、金属性板材で形成された直方体の電子機器筐体において、直方体を形成する第1の板材には長方形状の開口が設けられているとともに、この第1の板材の開口以外の筐体内側面および、この第1の板材に対向する第2の板材の筐体内側面には、電子機器筐体外部からの電磁波をシールドするよう電磁波の磁気的損失層が設けられており、回路基板面が第1,第2の板材に対して、垂直となるよう配置されているものである。
以上のような構成を採用した電子機器筐体であるので、筐体外部からの電磁波に対して、収納されている電子機器へ充分なシールド効果を得ることができ、電磁波による電子機器の誤動作を低減することが可能となる。また、磁気的損失層を設ける面を第1,第2の板材としているので、筐体内部に電子機器を実装する領域を広くすることができる。さらには磁気的損失層の使用量を削減できるので低コスト化が図れるという効果がある。
実施の形態1.
この発明は、筐体に設けた通風用の開口の形状を長方形にすることにより、筐体内部に侵入する電界方向を特定の方向(EzとEy)に制御できるという新事実に基づき、長方形状の開口に対して特定の位置関係にある面に磁気的損失層を設けることにより良好な電磁波シールド性能を有する電磁波防護筐体を得るものであり、さらに加えて、筐体内に収納される電子機器を、前記特定の方向に制御された電界方向を考慮して配置することにより、所期の目的を達成するものである。
この発明の実施の形態1による電子機器筐体を説明するに際し、まず全ての実施の形態に共通して適用される電子機器の回路基板の詳細構造と電磁波によるノイズ耐性について述べ、次に実施の形態1の筐体構造に関して述べる。
図1は電子機器100の斜視図である。回路基板10にIC11が実装され、電子機器100を構成する。
図2は回路基板10の断面模式図である。図2において、回路基板10にIC11が実装されている。回路基板10は、電源層13と信号層14、15とグランド層16からなる。電源層13には、回路基板10内を平面状に広がった電源用のパターン(電源ベタパターン)が形成される。信号層14,15には細長い線路パターンが形成される。グランド層16には、回路基板10内を平面状に広がったグランド用のパターン(グランドベタパターン)が形成される。電源ベタパターン13はIC11の電源ピン17と、グランドベタパターン16はIC11のグランドピン18と接続されている。筐体に侵入した電磁波によって回路基板10にノイズ電圧が発生し、IC11などで構成された回路が誤動作を起こす。電源ベタパターン13やグランドベタパターン16に誘導されるノイズ電圧の方が、信号線14,15に誘導されるノイズ電圧より大きい。電源ベタパターン13やグランドベタパターン16に誘起されたノイズ電圧は、IC11の電源ピン17やグランドピン18からIC11内に侵入し、IC11の誤動作を引き起こす。このため、IC11の誤動作は、電源パターン13やグランドパターン16に誘起されるノイズ電圧によって決まる。また、電源ベタパターン13とグランドベタパターン16間に誘導されるノイズ電圧は、回路基板10に垂直な電界成分20によって決まる。
筐体内にこのような回路基板10を設置する場合、後に詳しく説明するように筐体内の電界強度が小さくなる方向と垂直に回路基板10を配置すると、回路基板10の電源ベタパターン13とグランドベタパターン16に誘起されるノイズ電圧を小さくすることができる。
図3は金属性の筐体50の斜視図である。
筐体50は6個の金属性板材1〜6によって直方体を形成している。前記直方体の前面に位置する第1の板材1には長方形状の開口9が設けられている。正面に位置する第1の板材1に対向して前記直方体の後面に位置する第2の板材2が設けられ、これら第1,第2の板材1,2の内側面には磁気的損失層7が設けられている。第1,第2の板材1,2を繋いで、長方形状開口9の長辺と平行な面をなす板材として、図3では上面、下面に位置する第3,第4の板材3,4が設けられている。さらに図3では左側面に位置する第5、右側面に位置する第6の板材5,6が設けられ、これら第3〜第6の板材3〜6で長手方向をなす直方体の筐体50を形成する。
図4は開口9を有する面に垂直な面に沿った筐体50の断面図である。
以上述べたことを検証するために、図5に示す解析モデルにて、筐体50のシールド量を解析した。前述したように筐体50を構成する6つの面を1、2、3、4,5,6とする。筐体50の第1の板材1に長方形状の開口9が設けられている。筐体50の大きさは450×200×400mm、開口9の大きさは145×5mmである。筐体50内部の電界強度をEx、Ey、Ezの各方向成分に分けて計算し、筐体無しのときの電界強度を0dBとすることにより各方向成分のシールド量を算出した。筐体50内部の電界強度が筐体無しのときよりも減衰する場合、シールド量は負の値になる。筐体50内部の電界強度が筐体無しのときよりも増加する場合、シールド量は正の値になる。シールド量が負の値で大きいほど、シールド効果は大きくなる。
図6(d)は、実施の形態1による筐体50の電磁波のシールド量の周波数特性の解析結果を示すグラフである。ここで図6(a)〜図6(c)、図6(e)、図6(f)は図6(d)との比較を説明するための例である。なお、筐体寸法は図5に示すものとした。図6(a)は、筐体50に磁気的損失層を設けないときのシールド量の解析結果である。曲線aは、x方向の電界Exのシールド量であり、曲線bは、y方向の電界Eyのシールド量であり、曲線cは、z方向の電界Ezのシールド量である。電界Exに対するシールド量は、EyやEzに対するシールド量より140dB程度良いことがわかる。このことから、筐体50内の全ての面に磁気的損失層を設けなくても良好なシールド特性を得ることができることがわかった。また、シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、3.2GHz付近にて最悪値+6.4dBとなる。図6(b)は、筐体50内の第3,第4の板材3、4である上下2面に磁気的損失層7を設けたときのシールド量の解析結果である。シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、2.5GHz付近にて最悪値+3.7dBとなる。また、シールド量は0.1GHz以下のさまざまな周波数間隔で激しく値が変動しており、筐体50の空洞共振の影響がまだ残っていることがわかる。図6(c)は、筐体50内の第5,第6の板材5、6である左右側面2面に磁気的損失層7を設けたときのシールド量の解析結果である。シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、3.2GHz付近にて最悪値−3.0dBとなる。この実施の形態1を示す図6(d)は、筐体50内の開口を有する第1の板材1とその対向面の第2の板材2の前後2面に磁気的損失層7を設けたときのシールド量の解析結果である。シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、2.8GHz付近にて最悪値−8.2dBとなる。
図6(e)は、上下前後4面つまり第1〜第4の板材1〜4の4面に磁気的損失層7を設けたときのシールド量の解析結果である。シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、3.1GHz付近にて最悪値−8.9dBとなる。また、シールド量は比較的滑らかに変動している。すなわち、4面に磁気的損失層7を設けることにより、空洞共振によるシールド量の激しい変動を防止できることがわかる。図6(f)は、筐体50内の板材1〜6の6面全てに磁気的損失層を設けたときのシールド量の解析結果である。シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、3.0GHz付近にて最悪値−10.0dBとなる。
図7は、前記図6(a)〜図6(f)で示した筐体50のシールド量の最悪値を比較整理したグラフである。実施の形態1である図3、図6(d)の前後2面の板材1,2に磁気的損失層7を設けることにより、磁気的損失層無しの場合に比べて、シールド量最悪値を15dB程度低減できることがわかる。さらに図6(f)のように磁気的損失層7を6面に増やしてもシールド量最悪値はあまり変わらないことがわかる。以上のことより、この実施の形態1の図3のように開口9を有する板材1とその対向面の板材2に磁気的損失層7を設けることにより、シールド特性の良い筐体50を得ることができることがわかる。また、図6(e)の結果から、前後、上下の4面に磁気的損失層7を設けることにより、空洞共振によるシールド量の激しい変動を防止することができ、安定したシールド特性を得ることができる。
この解析の対象とした電磁波の周波数は2GHzから4GHzであり、波長は150mmから75mmである。筐体50の大きさは450×200×400mmであるため、筐体50の最大辺の長さが、電磁波の波長の2倍以上あるので、筐体50内に多数の共振モードが発生している。このため、対向する2面の板材1,2もしくは板材3〜6、4面に磁気的損失層7を設けるだけで、良好で安定なシールド性能を得ることができる。
このように、この実施の形態1は長方形状の開口9を有する金属性筐体50において、開口9を有する板材1とその対向する板材2の2面だけに磁気的損失層7を設けることにより、十分なシールド効果を得ることができるようになるので、磁気的損失層7の領域を削減することができ、筐体50内部の電子機器を実装する領域を広く取ることができるという効果を有する。また、使用する磁気的損失層7の量を削減できるため、筐体50の低コスト化を図ることができるという効果を有する。
実施の形態2.
実施の形態1では開口9の大きさは、145×5mmとスリット形状に近い長方形であった。筐体50内の収納される電子機器100の発熱量が増大化した場合には、筐体50内部の発熱を外部より効果的に逃がすためには、所定の風量を得るために筐体50の最大辺の長さに応じて開口の大きさが決められる。一般的に筐体50の最大辺の長さが200mmから1000mmでは、開口の大きさは1辺が150mm以下となる。開口9から異物が侵入するのを防止するために、一辺が他辺より短い扁平な長方形が開口9として用いられ、正方形に近い開口が用いられることはない。通常用いられる開口9は長辺と短辺の比が2:1以上とした扁平な長方形である。
図8は、長方形の開口9を持つ筐体のシールド量と開口9の長辺と短辺の比(長辺/短辺)との関係について示したグラフである。長辺/短辺が大きくなり、開口9の扁平度が増すほど、シールド量は良くなる。従って、通風による開口9を前提条件とした場合、長辺/短辺=2にてシールド量が小さくなり、装置設計上厳しい条件となる。実施の形態1では、長辺/短辺が29のものについて計算したが、シールド量に関する条件が一番厳しくなる長辺/短辺=2の場合について、以下、詳細に説明する。
図9は、実施の形態2による筐体50の斜視図である。6個の板材1〜6の配置関係は実施の形態1の図3と同じである。実施の形態1では、開口9の形状を細長いスリット状としていたが、この実施の形態2では通風口を想定した前記細長い長方形より大きな開口でかつ長辺が2に対して短辺が1の長方形状とした。図9において、筐体50の板材1に開口9が設けられ、開口9を有する板材1とその対向面の板材2に磁気的損失層7を設けている。
この実施の形態2の効果を検証するために、図10に示すモデルにて、筐体50のシールド量を解析した。筐体50の大きさは450×200×400mm、開口9を長方形としてその大きさを145×75mmとした。筐体50に設ける通風口の大きさは、大きいものでも長辺と短辺の比が2:1であるので、図10に示した開口9の寸法を代表例として計算した。実施の形態1と同様に筐体50内部の電界強度をEx、Ey、Ezの各方向成分に分けて計算し、筐体無しのときの電界強度を0dBとすることにより各方向成分のシールド量を算出した。
図11(b)は、この実施の形態2による筐体50の電磁波のシールド量の周波数特性の解析結果を示すグラフである。ここで図11(a)、図11(c)、図11(d)は、図11(b)との比較を示すための例である。図11(a)は、筐体50に磁気的損失層7を設けないときのシールド量の解析結果である。曲線aは、x方向の電界Exのシールド量であり、曲線bは、y方向の電界Eyのシールド量であり、曲線cは、z方向の電界Ezのシールド量である。電界Exに対するシールド量は、EyやEzに対するシールド量より40dB程度良いことがわかる。このことから、筐体50内の全ての面に磁気的損失層7を設けなくても良好なシールド特性を得ることができることがわかる。また、シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、3.8GHz付近にて最悪値+14.2dBとなる。この実施の形態2を示す図11(b)は、開口9を有する板材1とその対向面の板材2である前後2面に磁気的損失層7を設けたときのシールド量の解析結果である。シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、2.4GHz付近にて最悪値+0.7dBとなる。図11(c)は、第1〜第4の板材1〜4の上下前後4面に磁気的損失層7を設けたときのシールド量の解析結果である。シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、3.8GHz付近にて最悪値+0.48dBとなる。また、シールド量は比較的滑らかに変動している。また図11(c)に示す結果から、4面に磁気的損失層7を設けることにより空洞共振によるシールド量の激しい変動を防止できる。図11(d)は、筐体50内の板材1〜6の6面全てに磁気的損失層7を設けたときのシールド量の解析結果である。シールド量が一番悪くなるのは、電界Eyに対するシールド量であり、3.8GHz付近にて最悪値−0.5dBとなる。
図12は、前記図11(a)〜図11(d)で示した筐体50のシールド量の最悪値を比較整理したグラフである。実施の形態2である図9、図11(b)の前後2面の板材1,2に磁気的損失層7を設けることにより、磁気的損失層7を設けない場合に比べて、シールド量最悪値を15dB程度低減できることがわかる。さらに図11(d)のように磁気的損失層7を6面に増やしてもシールド量最悪値はあまり変わらないことがわかる。以上のことより、この実施の形態2の図9、図10のように開口9がある面の板材1とその対向面の部材2に磁気的損失層7を設けることにより、シールド特性の良い筐体50を得ることができる。また、図11(c)の結果から、通風口のような縦長の開口9の場合においても、前後、上下の4面に磁気的損失層7を設けることにより、空洞共振によるシールド量の激しい変動を防止することができ、安定したシールド特性を得ることができる。
以上の結果は、実施の形態1の結果と同じであり、縦長な開口において、開口9のある面1とその対向面2に磁気的損失層7を設けることにより、シールド特性の良い筐体を得ることができる。
このように、通風口などの比較的大きな長方形の開口9を有する筐体50において、開口9がある板材1とその対向面の板材2面だけに磁気的損失層7を設けることにより、十分なシールド効果を得ることができるようになるので、磁気的損失層7の領域を削減することができ、筐体50内部の電子機器を実装する領域を広く取ることができるという効果を有する。また、使用する磁気的損失層7の量を削減できるため、筐体50の低コスト化を図ることができるという効果を有する。
実施の形態3.
図13は、前述した図11(c)のグラフを具体化した実施の形態3による筐体50の斜視図である。図13において、筐体50には、第1〜第4の板材1〜4、つまり筐体50の前後、上下面をなす合計4面に磁気的損失層7が設けられている。このような構成にすることにより、前述した実施の形態2の図11(c)に示したように良好なシールド特性を得ることができると共に、空洞共振によるシールド量の激しい変動を防止することができ、安定したシールド特性を得ることができる。
実施の形態4.
磁気的損失層7としては、Mn−ZnフェライトやNi−Znのフェライトやその他磁性材料の粉末を樹脂に含有させた磁性シートや磁性体薄膜などが用いることができる。透磁率の実部と虚部の比を示すtanδが照射される電磁波の周波数帯域にて1以上であれば、どのような材料でも良い。tanδが1以上の材料を用いた場合、磁気的損失層7の厚さは非常に薄くても、良好で安定したシールド効果を得ることができる。
また、磁気的損失層のほかに誘電体損失層を用いても同様の効果が得られる。誘電率の実部と虚部の比を示すtanδが照射される電磁波の周波数帯域にて1以上であれば、どのような材料でも良い。tanδが1以上の材料を用いた場合、磁気的損失層の厚さは非常に薄くても、良好で安定したシールド効果を得ることができる。
このように、開口9を有する筐体50において、tanδが1以上の磁気的損失層7や誘電体損失層7を設けることにより、0.1mm以下の非常に薄い材料を用いても、良好なシールド特性を安定して得ることができるという効果を有する。
実施の形態5.
図14(b)は、実施の形態5による筐体50の電磁波のシールド量の周波数特性の実測結果を示すグラフであり、誘電体損失層を用いて図5に示した筐体50のシールド特性を測定した。図14(a)、図14(c)は、図14(b)との比較を示すための例である。3GHzでの誘電率の実部が2.2、虚部が2.4、tanδが1.1の誘電体材料を用いて検討した。図14(a)は、筐体に誘電体損失層を設けないときの電界Eyのシールド量の実測結果である。シールド量は、2.4GHz付近にて最悪値+15.9dBとなる。実施の形態5である図14(b)は、開口9を有する面とその対向面である前後2面に誘電体損失層7を設けたときのシールド量の実測結果である。シールド量は、2.4GHz付近にて最悪値−6.3dBとなる。図14(c)は、筐体50内の6面全てに誘電体損失層7を設けたときのシールド量の実測結果である。シールド量は、2GHz付近にて最悪値−11.9dBとなる。
図15は、前記図14(a)〜図14(c)で示した筐体のシールド量の最悪値を比較整理したグラフである。前後2面に誘電体損失層7を設けることにより、磁気的損失層7を設けない場合に比べて、シールド量最悪値を20dB程度低減できることがわかる。さらに図14(c)のように誘電体損失層7を6面に増やしてもシールド量最悪値はあまり変わらないことがわかる。以上のことより、開口9がある面とその対向面に誘電体損失層7を設けることにより、シールド特性の良い筐体を得ることができることがわかる。
このように、開口9を有する筐体50において、開口9がある面とその対向面の2面だけに誘電体損失層7を設けることにより、十分なシールド効果を得ることができるようになるので、誘電体損失層7の領域を削減することができ、筐体50内部の電子機器を実装する領域を広く取ることができるという効果を有する。
実施の形態6.
図16は、筐体50の最大辺の長さとシールド量の関係を示す特性図である。実施の形態1の図5に示した筐体50内の板材1,2の2面に磁気的損失層7を設けた場合について、筐体50の最大辺である450mmの寸法を変化させて検討した結果である。電磁波の周波数は2GHzである。曲線aは、磁気的損失層を設けない場合の結果であり、曲線bは、磁気的損失層7を設けた時の結果である。曲線cは、曲線aとbの差であり、磁気的損失層7を設けることによるシールド量の改善効果を示す。筐体50の最大辺の長さが0.3m以上にて、磁気的損失層7を設けることによるシールド量の改善効果が著しくなる。これは、2GHzの電磁波の波長0.15mに対して、筐体50の最大辺の長さが2倍以上になると多数の共振モードが発生するため、磁気的損失層を設けない時のシールド量が著しく劣化するためである。このように、筐体50最大辺の長さが、照射される電磁波の波長の2倍以上の筐体50では、磁気的損失層7によるシールド量改善効果が著しくなるという効果を有する。
実施の形態3で示した図13の筐体50内の4面に磁気的損失層7を設けた場合についても、筐体50最大辺の寸法が照射される電磁波の波長の2倍以上になると、磁気的損失層によるシールド量の改善効果が著しく大きくなる。
実施の形態7.
以上の実施の形態1〜実施の形態3、実施の形態5,6は、外部から照射される電磁波に対する筐体50のシールド特性について説明した。この実施の形態7を含む以降の実施の形態は、筐体50内に収納される電子機器100の配置を筐体50内部の電界方向が特定の方向に制御可能とする前記実施の形態1〜実施の形態3、実施の形態5,6と組み合わせることにより、さらに電子機器100の耐ノイズ特性が向上することを説明する。
図17は、実施の形態7による内部に電子機器100の回路基板10を設けた筐体50の斜視図である。図17において、筐体50は前述した実施の形態1の図5と同様の筐体であり、第1〜第4の板材1〜板材4でなす前後、上下の合計4面に磁気的損失層7が設けられている。また、磁気的損失層7を設けた4面全てに垂直に回路基板面10を設けている。
次に動作について説明する。図18は、この筐体50のシールド量の解析結果である。曲線aはx方向の電界Exのシールド量であり、曲線bはy方向の電界Eyのシールド量であり、曲線cはz方向の電界Ezのシールド量である。電界Exに対するシールド量は、EyやEzに対するシールド量より30dB程度良い。従って筐体50の内部の電界強度は、開口9の長手方向に垂直な電界成分Eyと、開口9と垂直な方向の電界成分Ezが、開口9の長手方向に平行な電界成分Exより大きいことがわかる。以上のことより、特定の向きに電子機器100つまり回路基板面10を配置することにより、回路基板10に誘起される電圧を小さくすることができ、電磁波による回路の誤動作を容易に防止することができるようになる。
前記シールド量の解析に用いた筐体50は図5に示した大きさが450×200×400mmで開口9が145×5mmを用いた。この場合、x方向と垂直に置いた回路基板10の方が、y方向やz方向に垂直に置いた回路基板10よりIC11の誤動作を引き起こすノイズ電圧は10倍程度高かった。
このように、長方形の開口9を有する筐体50において、開口9を有する第1の板材1と、とその対向する第2の板材2および長方形状の開口9の長辺に平行な2つの板材3、4からなる4つの面に磁気的損失層7を設けると共に、磁気的損失層7を設けた4つの面と垂直に回路基板面10を設けることにより、外部から照射された電磁波によるIC11の誤動作に対して強い電子機器筐体を得ることができるという効果を有する。
実施の形態8.
実施の形態7では、筐体50内の4面に磁気的損失層7がある場合についての回路基板面10の配置について述べたが、この実施の形態8による筐体50内の2面に磁気的損失層7がある場合に適用しても同様の効果が得られる。この場合は、図19に示すように、開口9がある板材1、対向する板材面2に垂直に回路基板面10を配置することによって、回路基板11に誘起されるノイズ電圧を低減することができる。
実施の形態9.
実施の形態7では、筐体50内の4面に磁気的損失層7を設け回路基板10が1枚の場合について述べたが、回路基板10の枚数が少なくとも2枚以上の複数の場合に適用してもよい。また風量を増加させるために図20(a)に示すように、複数の開口9を設けてもよい。この場合、図20(b)に示すように、開口9が設けられている板材1とその対向面の板材2に板材1と同形状で同数または異数の開口9を設ける。なお、磁気的損失層7を設けた4つの面に垂直に回路基板面10を配置する。
このような構成にすることにより、多くの回路基板10を実装したときでも良好な冷却特性と外部電界に対する良好な耐性を得ることができるという効果を有する。
実施の形態10.
実施の形態8では、筐体50内の第1、第2の板材1、2の2面に磁気的損失層7を設け、回路基板10が1枚の場合について述べたが、回路基板10の枚数が少なくとも2枚以上の複数の場合に適用しても良い。また前記実施の形態9と同様に風量を増加させるために図21(a)(b)に示すように複数の開口9を設けてもよい。この場合、図21(a)(b)に示すように、磁気的損失層7を設けた2面に垂直に回路基板面10を設ける。
このような構成にすることにより、多くの回路基板10を実装したときでも良好な冷却特性と外部電界に対する良好な耐性を得ることができるという効果を有する。
なお、前述した実施の形態1〜実施の形態10による電子機器筐体は、開口を介して外部から侵入する電磁波の遮蔽構造に関するものであったが、これに限定されず、電子機器の発生する電磁波が筐体開口から外部に漏洩するのを防止する電磁波遮蔽構造にも適用可能である。
この発明は、パソコン等に使用される通信機器や制御機器などの電子機器を収納する金属性筐体の電磁波遮蔽構造に利用可能である。
実施の形態1〜10の電子機器を示す斜視図である。 実施の形態1〜10の電子機器の回路基板を示す断面図である。 実施の形態1の筐体を示す斜視図である。 実施の形態1の筐体の断面図である。 実施の形態1の筐体のシールド量解析モデルを示す図である。 実施の形態1の筐体のシールド量の周波数特性の解析結果を示すグラフである。 実施の形態1のシールド量の最悪値の比較を示すグラフである。 実施の形態2の筐体のシールド量と開口の長辺と短辺の比との関係を示すグラフである。 実施の形態2の筐体を示す斜視図である。 実施の形態2の筐体のシールド量解析モデルを示す図である。 実施の形態2の筐体のシールド量の周波数特性の解析結果を示すグラフである。 実施の形態2のシールド量の最悪値の比較を示すグラフである。 実施の形態3の筐体を示す斜視図である。 実施の形態5の筐体のシールド量の周波数特性の実測結果を示すグラフである。 実施の形態5のシールド量の最悪値の比較を示すグラフである。 実施の形態6の筐体のシールド量と開口の長辺と短辺の比との関係を示すグラフである。 実施の形態7の筐体を示す斜視図である。 実施の形態7の筐体のシールド量の周波数特性の解析結果を示すグラフである。 実施の形態8の筐体内回路基板面の配置を示す斜視図である。 実施の形態9の筐体内回路基板面の配置を示す斜視図である。 実施の形態10の筐体内回路基板面の配置を示す斜視図である。
符号の説明
1 第1の板材、2 第2の板材、3 第3の板材、4 第4の板材、
7 磁気的損失層、9 開口、10 回路基板、50 筐体、100 電子機器。

Claims (9)

  1. 回路基板を具備した電子機器を収納し、金属性板材で形成された直方体の電子機器筐体において、前記直方体を形成する第1の板材には長方形状の開口が設けられているとともに、この第1の板材の前記開口以外の筐体内側面および、この第1の板材に対向する第2の板材の筐体内側面には、前記電子機器筐体外部からの電磁波をシールドするよう電磁波の磁気的損失層が設けられており、前記回路基板面が前記第1,第2の板材面に対して、垂直となるよう配置されていることを特徴とする電子機器筐体。
  2. 回路基板を具備した電子機器を収納し、金属性板材で形成された直方体の電子機器筐体において、前記直方体を形成する第1の板材には長方形状の開口が設けられているとともに、この第1の板材の前記開口以外の筐体内側面および、この第1の板材に対向する第2の板材の筐体内側面ならびに前記第1,第2の板材をつなぎ前記長方形状開口の長辺と平行に、互いに対向して設けられた第3,第4の板材の筐体内側面には、前記電子機器筐体外部からの電磁波をシールドするよう電磁波の磁気的損失層が設けられており、前記回路基板面が前記第1〜第4の板材面に対して、垂直となるように配置されていることを特徴とする電子機器筐体。
  3. 前記長方形状の開口の長辺と短辺の比が2:1以上であることを特徴とする請求項1,請求項2のいずれか1項に記載の電子機器筐体。
  4. 前記回路基板が少なくとも2枚以上配置されていることを特徴とする請求項1,請求項2のいずれか1項に記載の電子機器筐体。
  5. 前記第1の板材に設けられた開口と同形状の開口が、前記第2の板材に設けられていることを特徴とする請求項3に記載の電子機器筐体。
  6. 前記第1の板材には複数の開口が設けられているとともに、前記第2の板材にも同数または異数の開口が設けられていることを特徴とする請求項5に記載の電子機器筐体。
  7. 前記磁気的損失層は、透磁率の実部と虚部の比を示すtanδが、電磁波の周波数帯域にて1以上のものとすることを特徴とする請求項1,請求項2のいずれか1項に記載の電子機器筐体。
  8. 前記電磁波の磁気的損失層に代わり、誘電体損失層が設けられていることを特徴とする請求項1,請求項2のいずれか1項に記載の電子機器筐体。
  9. 前記誘電体損失層は、誘電率の実部と虚部の比を示すtanδが、電磁波の周波数帯域にて1以上のものとすることを特徴とする請求項8に記載の電子機器筐体。
JP2008051889A 2008-03-03 2008-03-03 電子機器筐体 Expired - Fee Related JP4938705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008051889A JP4938705B2 (ja) 2008-03-03 2008-03-03 電子機器筐体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008051889A JP4938705B2 (ja) 2008-03-03 2008-03-03 電子機器筐体

Publications (2)

Publication Number Publication Date
JP2009212198A JP2009212198A (ja) 2009-09-17
JP4938705B2 true JP4938705B2 (ja) 2012-05-23

Family

ID=41185086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008051889A Expired - Fee Related JP4938705B2 (ja) 2008-03-03 2008-03-03 電子機器筐体

Country Status (1)

Country Link
JP (1) JP4938705B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951487B2 (ja) * 1992-09-11 1999-09-20 ユニデン株式会社 電磁波遮蔽方法
JPH098490A (ja) * 1995-06-21 1997-01-10 Nippon Paint Co Ltd 電子機器筐体及び不要輻射波低減方法
JPH1032396A (ja) * 1996-07-15 1998-02-03 Nippon Paint Co Ltd 電子機器筐体及び不要輻射波低減方法
JP4712273B2 (ja) * 2002-06-04 2011-06-29 三菱電機株式会社 電子機器装置

Also Published As

Publication number Publication date
JP2009212198A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP7159049B2 (ja) ミリ波レーダー用カバー
US9622338B2 (en) Frequency selective structures for EMI mitigation
EP2410831A2 (en) Three-dimensional shapes with multiple parametric geometries and surfaces formed in electronics enclosures for providing electromagnetic interference (EMI) shielding
JP6391885B1 (ja) 回路基板
WO2014116703A1 (en) Frequency selective structures for shielding or mitigating emi within open or closed structures
CN101426332A (zh) 电子组件模块及其电路板
CN112739183B (zh) 电磁干扰薄板衰减器
WO2017006552A1 (ja) プリント基板
WO2011099083A1 (ja) 無線装置
CN107396621B (zh) 用于电子装置的电磁屏蔽件
WO2022070916A1 (ja) 平面アンテナ装置
EP3329750A1 (en) Frequency selective structures for emi mitigation
TW202011794A (zh) 電子機器
KR20110111425A (ko) 복사량 저감 장치
JP4938705B2 (ja) 電子機器筐体
JP2007214443A (ja) 筐体および電子機器
JP2019068355A (ja) ミリ波レーダー用カバー
US8921711B2 (en) Wiring substrate and electronic device
WO2017006553A1 (ja) プリント配線基板
JP2007088102A (ja) プリント基板
Chiappe A comparison of relative shielding provided by stitching vias and edge plating
Jang et al. Electric and magnetic field shielding evaluation of board level shield can using TEM cell
WO2014049920A1 (ja) 電磁波伝播システム及び電磁波インターフェースコネクタ
Hussein Spatial filter housing for enhancement of the shielding effectiveness of perforated enclosures with lossy internal coating: Broadband characterization
JP2018064064A (ja) 電子制御ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees