JP4934747B2 - 多ピース基板及びその製造方法 - Google Patents

多ピース基板及びその製造方法 Download PDF

Info

Publication number
JP4934747B2
JP4934747B2 JP2010539228A JP2010539228A JP4934747B2 JP 4934747 B2 JP4934747 B2 JP 4934747B2 JP 2010539228 A JP2010539228 A JP 2010539228A JP 2010539228 A JP2010539228 A JP 2010539228A JP 4934747 B2 JP4934747 B2 JP 4934747B2
Authority
JP
Japan
Prior art keywords
substrate
piece
frame
frame part
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010539228A
Other languages
English (en)
Other versions
JPWO2010058763A1 (ja
Inventor
泰之 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2010539228A priority Critical patent/JP4934747B2/ja
Publication of JPWO2010058763A1 publication Critical patent/JPWO2010058763A1/ja
Application granted granted Critical
Publication of JP4934747B2 publication Critical patent/JP4934747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10598Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0169Using a temporary frame during processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/161Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、連結部材としてのフレーム部と複数のピース部とを有する多ピース基板及びその製造方法に関する。
例えば特許文献1〜5に、多ピース基板の製造方法が開示されている。これらの多ピース基板は、フレーム部と、フレーム部に接続された複数のピース部と、を備える。多ピース基板が不良ピースを含む場合には、ユーザは、その不良ピースをフレームから切り離して、代わりに良ピースを取り付ける。
日本国特許出願公開2002−289986号公報 日本国特許出願公開2002−232089号公報 日本国特許出願公開2003−69190号公報 日本国特許出願公開2007−115855号公報 日本国特許出願公開2005−322878号公報
特許文献1〜5に記載の多ピース基板の製造方法は、不良ピースと良ピースとを交換することで、歩留まりや製品取り数を高めてはいるものの、まだ十分ではないと考えられる。また、ピース部同士を結合しているフレーム部は、ピース部に電子部品を実装した後に廃棄されると予想される。
本発明は、こうした実情に鑑みてなされたものであり、多ピース基板の歩留まり又は製品取り数を向上するとともに、省資源化を図ることができる多ピース基板及びその製造方法を提供することを目的とする。
本発明の第1の観点に係る多ピース基板の製造方法は、フレーム部と、配線板からなって前記フレーム部に接続された複数のピース部と、を有する多ピース基板を製造する方法であって、前記フレーム部の一部である第1フレーム部と、該第1フレーム部に接続された前記ピース部と、を有する基板本体部の、前記第1フレーム部に、前記フレーム部の他の部分である第2フレーム部を接合して、前記多ピース基板とすることと、前記複数のピース部に電子部品を実装することと、前記フレーム部から前記複数のピース部を取り外すことと、前記第1フレーム部に接合されて残った前記第2フレーム部を取り外すことと、取り外した前記第2フレーム部と、他の基板本体部の第1フレーム部とを接合することと、を含む。
本発明の第2の観点に係る多ピース基板は、フレーム部の一部である第1フレーム部と、配線板からなって該第1フレーム部に接続された複数のピース部と、を有する基板本体部と、他の基板本体部から取り外された後、前記基板本体部の前記第1フレーム部と接合された第2フレーム部と、からなる。
本発明によれば、多ピース基板の歩留まり又は製品取り数を向上するとともに、省資源化を図ることができる。
製造対象の多ピース基板を示す平面図である。 本発明の一実施形態に係る多ピース基板の製造方法の手順を示すフローチャートである。 第1製造パネルに基板本体部を製造する工程を説明するための図である。 基板本体部の拡大図である。 基板本体部の外形加工をする工程を説明するための図である。 基板本体部の第1フレーム部に第2フレーム部を接合する工程を説明するための図である。 接着剤を用いて基板本体部と第2フレーム部とを接合する工程を説明するための図である。 本発明の一実施形態に係る多ピース基板を示す平面図である。 第2フレーム部を再利用する工程を説明するためのフローチャートである。 製造対象とする多ピース基板の別例を示す図である。
以下、本発明を具体化した一実施形態について、図面を参照しつつ詳細に説明する。
本実施形態で製造対象とする多ピース基板10は、例えば図1に示すように、連結部材としてのフレーム部11a及び11bと、ピース部12a、12b、12c、12d、22a、22b、22c、22dと、を有する。
フレーム部11a及び11bは、連なるピース部12a〜12d及び22a〜22dを挟む2本の細長い棒状の部分である。ただし、フレーム部11a及び11bの形状は、これに限定されない。フレーム部11a及び11bの形状は任意であり、例えばピース部12a〜12d及び22a〜22dを囲む平行四辺形、円形、又は楕円形状の枠であってもよい。フレーム部11a及び11bは、例えば主に絶縁材料からなる。ただし、その材質は、基本的には任意である。
ピース部12a〜12d及び22a〜22dは、矩形状のリジッド配線板である。このリジッド配線板は、例えば電子機器の回路を含む。ただし、ピース部12a〜12d及び22a〜22dの形状は任意であり、例えば平行四辺形、円形、楕円形等であってもよい。また、ピース部12a〜12d及び22a〜22dは、リジッド配線板に限定されない。例えばフレキシブル配線板であってもよい。また、フレックスリジッド配線板であってもよい。また、電子部品を内蔵する配線板であってもよい。また、表面にキャビティが形成された配線板であってもよい。単一の多ピース基板10において、これら異種配線板を任意に組み合わせるようにしてもよい。また、異種配線板の組合せ又は同種配線板の組合せにおいて、低密度配線板と高密度配線板とを、組み合わせるようにしてもよい。低密度配線板は、高密度配線板よりも配線密度が低い配線板である。
上記フレーム部11a、11bとピース部12a〜12d及び22a〜22dとの間には、図1に示すように、ブリッジ121a〜121d及び221a〜221d、並びにブリッジ122a〜122d及び222a〜222dの部分を除き、スリット13a及び13bが形成されている。すなわち、フレーム部11aとピース部12a〜12d及び22a〜22dとは、それぞれブリッジ121a〜121d及び221a〜221dを介して接続されている。また、フレーム部11bとピース部12a〜12d及び22a〜22dとは、それぞれブリッジ122a〜122d及び222a〜222dを介して接続されている。
なお、ブリッジ121a〜121d及び221a〜221d、並びにブリッジ122a〜122d及び222a〜222dは、例えば主に絶縁材料からなる。ただし、その材質は、基本的には任意である。
多ピース基板10を製造する場合には、例えば作業者が、図2に示す一連の処理を実行する。
作業者は、まず、ステップS11で、例えば図3Aに示すように、製造パネル100に、多ピース基板10の一部に相当する基板本体部101及び102を製造する。図3Aの例では、単一の製造パネル100に、多数(3つ以上)の基板本体部を製造しているが、使用する数の基板本体部だけ、すなわち基板本体部101及び102の2つだけを製造するようにしてもよい。
ここで、基板本体部101及び102は、フレーム部11a及び11bの一部に相当する第1フレーム部111a、111b、112a、112bと、ピース部12a〜12d及び22a〜22dと、ブリッジ121a〜121d及び221a〜221d、並びにブリッジ122a〜122d及び222a〜222dと、から構成される。また、図3Bに基板本体部101を拡大して示すように、第1フレーム部111a、111b、112a、112bは、フレーム部11a及び11bの下端部(ブリッジに接続されるピース部側の長辺)に相当する部分である。
ピース部12a〜12d及び22a〜22dは、例えば積層配線板の一般的な製造方法により、例えばガラス布、アラミド繊維の不織布、又は紙等の基材に、未硬化のエポキシ樹脂、ポリイミド樹脂、又はフェノール系樹脂等を含浸させたプリプレグを積層させることで、製造することができる。ただし、ピース部12a〜12d及び22a〜22dの構造は、これに限定されない。ピース部12a〜12d及び22a〜22dは、例えばセラミック基材に、配線層及び絶縁層を交互に積層した配線板であってもよい。
また、第1フレーム部111a、111b、112a、112b、ブリッジ121a〜121d及び221a〜221d、並びにブリッジ122a〜122d及び222a〜222dは、例えば周知のスクリーン印刷やフォトリソグラフィ技術等で製造することができる。
続けて、ステップS12で、作業者は、基板本体部101及び102について、それぞれ通電検査をする。この通電検査で不良品である旨判断されたものは修復又は廃棄する。後の工程では、良品である旨判断されたもののみを使用する。不良品の分は、例えば他の基板本体部から、良品を補充する。
続けて、ステップS13で、作業者は、例えば図4に示すように、通常のルータマシン(アライメント機能を備えないルータ)により、基板本体部101及び102を、所定の外形寸法(設計値)に切り取る。すなわち、基板本体部101及び102の外形加工をする。なお、通常のルータマシンに代えて、アライメントルータ等を用いてもよい。
続けて、ステップS14で、作業者は、図5に示すように、基板本体部101、102の第1フレーム部111a、111b、112a、112bに、第2フレーム部201、202を接合する。第2フレーム部201及び202は、フレーム部11a及び11bのうち、第1フレーム部111a、111b、112a、112b以外の部分である。第2フレーム部201及び202は、例えばアルミからなる。すなわち、第2フレーム部201及び202の耐熱性は、基板本体部101及び102よりも高く、熱劣化に強い。なお、第2フレーム部201及び202の材質は、これに限定されず、例えばアルミ以外の金属等、他の耐熱性材料であってもよい。特に、高温の熱処理及び繰り返しの熱処理に耐えることのできる材料が好ましい。このような材料で第2フレーム部201及び202を形成することにより、従来、第2フレーム部201及び202に使用されていた材料を再利用することができる。
第2フレーム部201及び202は、例えば作業者がアルミ板を加工することで、又は後述の工程(図8)により以前に使用したものを再利用することで、用意する。
作業者は、図2のステップS14で、基板本体部101及び102と、第2フレーム部201、202とを、図6に示すように、例えば熱硬化性のエポキシ系接着剤301により、接着ラインL1で接合(接着)する。この際、位置ずれが生じないように、基準穴にピン302を立てて、基板本体部101及び102、並びに第2フレーム部201及び202を固定した状態でそれらを接着する。塗布された接着剤ペーストは、例えばオーブンで、100℃、20分間の熱処理をして硬化させる。これにより、基板本体部101及び102と、第2フレーム部201、202と、が接合される。そして、先の図1に示したような多ピース基板10が製造される。この多ピース基板10は、図7に示すように、フレーム部11a、11bの上端部に、それぞれアルミからなる第2フレーム部201、202(再利用品)を有する。
続けて、ステップS15で、作業者は、基板の反り修正をする。さらに、ステップS16で、検査工程を経て、出荷する。
その後、作業者は、必要に応じて、ピース部12a〜12d及び22a〜22dについて、それぞれ通電検査をする。そして、もしこの通電検査で不良ピースが発見された場合には、適宜切り貼りをして、別途製造された良ピースと交換する。不良ピースと良ピースとを交換することで、多ピース基板を修復することができる。そして、こうした修復をすることで、多ピース基板の一部に不良が生じた場合に、基板全部を廃棄しなくても済み、他の良ピースが無駄にならない。したがって、歩留まりや製品取り数を向上することができる。もっとも、通電検査は、すでにステップS12で実行しているため、この通電検査は、用途等に応じて割愛してもよい。
上記処理により、良ピースばかりを集めた多ピース基板が形成される。顧客は、出荷された多ピース基板10を受け取り、ピース部12a〜12d及び22a〜22dに電子部品を実装する。電子部品の実装温度は、通常、200〜300℃程度である。そして、アルミからなる第2フレーム部201及び202は、こうした電子部品の実装温度に対して耐熱性を有する。
続けて、作業者は、多ピース基板10から、ピース部12a〜12d及び22a〜22dを切り離す。その後、例えば作業者が、図8に示す一連の処理を実行することで、第2フレーム部201及び202を再利用する。
図8の処理においては、ステップS21で、作業者が、多ピース基板10から、第2フレーム部201及び202を切り離す。そして、ステップS22で、顧客は、製造者へ、第2フレーム部201及び202を返却する。
製造者は、顧客から第2フレーム部201及び202を受け取る。そして、ステップS23で、作業者は、第2フレーム部201及び202に付着した接着剤を削り取る。
続けて、ステップS24で、第2フレーム部201及び202に再利用回数をマーキングする。なお、マーキングの手法は任意であり、例えばニードルによる刻印、レーザーによる刻印、筆記、シールの添付、インクの塗布、印刷、焼き付け等によりマーキングしてもよい。
再利用回数を示すマークは、例えば第2フレーム部201及び202の管理に用いる。具体的には、第2フレーム部201及び202に応力や熱が加わると、変形や変色が生じる。このため、再利用した第2フレーム部201及び202は、色調がくすんだ状態になる。したがって、再利用した第2フレーム部201及び202と基板本体部101及び102との間には、熱履歴の差異に基づき、色調差が生じる。このような色調差は、色差計、あるいはカラーアナライザーを使用することで測定することができる。この点、本実施形態の製造方法は、再利用回数をマーキングして、第2フレーム部201及び202を管理する。これにより、第2フレーム部201及び202の再利用回数、すなわち劣化度合を考慮して、的確な時期に、第2フレーム部201及び202を新品と交換することができる。なお、第2フレーム部201及び202の応力、熱履歴、又は劣化度合等を測定する場合には、例えばDSC(示差走査熱量測定)やDTA(示唆熱量測定)による転移温度の測定などが有効である。
続けて、必要に応じて洗浄や修復等の工程を経て、ステップS25で、作業者は、それら第2フレーム部201及び202を再利用する。すなわち、作業者は、図2のステップS14で、それら第2フレーム部201及び202を用いる。第2フレーム部201及び202は、耐熱性を有するため、繰り返し利用することができる。
上記製造方法は、フレーム部11a及び11bの一部(第2フレーム部)を、基板本体部とは別に用意する。このため、より多くの基板本体部を製造パネル100に製造することが可能になり、歩留まりや製品取り数を向上するとともに、第2フレーム部分の材料を再利用することで、省資源化を図ることができる。
上記製造方法は、ステップS12の検査工程により良品である旨判断された基板本体部のみを使用する。これにより、不良品を事前に取り除くことができる。
上記製造方法は、以前に使用した第2フレーム部201及び202を再利用する。これにより、コストの低減が図られる。また、環境性にも優れる。
上記製造方法は、複数の基板本体部101及び102に、共通の第2フレーム部201、202を接合する。8つのピース部12a〜12d及び22a〜22dを、2つの基板本体部101及び102に分けることで、例えば1つのピース部が不良である場合に、そのピース部を含まない方の基板本体部は廃棄しなくても済む。このため、歩留まりや製品取り数が向上する。
上記製造方法は、基板本体部101及び102と第2フレーム部201、202とを、熱硬化型接着剤(例えばエポキシ系接着剤)で接合する。光硬化型接着剤等に比して接着力が強い熱硬化型接着剤を用いることで、より確実に接着することができる。
以上、本発明の一実施形態に係る多ピース基板及びその製造方法について説明したが、本発明は、上記実施形態に限定されるものではない。
製造対象は、図1に示す多ピース基板10に限られず、用途等に応じて、任意の多ピース基板を製造することができる。例えば上記実施形態では、それぞれ4つのピース部を有する基板本体部101及び102を組み合わせて、図1に示す多ピース基板10としたが、これに限定されない。例えば図9に示すように、製造対象は、1つの基板本体部101のみを有する多ピース基板であってもよい。また、3つ以上の基板本体部を組み合わせた多ピース基板であってもよい。また、1つの基板本体部が有するピース部の数も、任意である。
接合工程で、熱硬化型接着剤以外の接着剤を用いてもよい。例えば光硬化型接着剤又は2液硬化型接着剤等の非熱硬化型接着剤も用いることができる。なお、非熱硬化型接着剤は、硬化に熱処理を必要としない接着剤である。光硬化型接着剤は、紫外線や可視光等の電磁波の照射により硬化する接着剤である。非熱硬化型接着剤によれば、温度変化に伴う基板形状の変化(硬化収縮等)を抑制することができる。非熱硬化型接着剤としては、例えばUV硬化型接着剤やアクリル系接着剤などが有効である。
しかし、非熱硬化型接着剤は、熱硬化型接着剤に比して接着力が弱い。そこで、例えば非熱硬化型接着剤で接着(仮止め)した後、その仮止め部分を、例えば熱硬化型接着剤で補強するようにしてもよい。予め非熱硬化型接着剤によって仮止めしておくことで、熱硬化型接着剤を硬化させるための熱処理の際、温度変化に伴う基板形状の変化(硬化収縮等)を抑制することができる。また、接着力が強い熱硬化型接着剤で補強することで、より確実に接着することができる。
第2フレーム部201及び202を、基板本体部101及び102と同一の材料からなるものとしてもよい。この場合も、第2フレーム部201及び202が再利用されることで、第2フレーム部201及び202の色調と、基板本体部101及び102の色調とは、互いに異なることになる。両者の色調差は、前述したように、例えば色差計又はカラーアナライザー等により測定することができる。
第2フレーム部201及び202は、再利用が可能であれば、任意の材料とすることができる。例えば用途等に応じて、紙フェノール材料等からなる第2フレーム部201及び202を用いてもよい。
上記実施形態の工程は、フローチャートに示した順序に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。例えば用途等に応じて、必要がなければ、第2フレーム部201及び202に再利用した回数をマーキングしなくてもよい。
上記実施形態において、各層の材質、サイズ、層数等も、任意に変更可能である。また、基板本体部と第2フレーム部との接合方法も、接着剤に限られず、任意である。例えば嵌合等によって、両者を接合するようにしてもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明の多ピース基板は、電気回路の形成に適している。また、本発明の多ピース基板の製造方法は、多ピース基板の製造に適している。
10 多ピース基板
11a、11b フレーム部
12a〜12d、22a〜22d ピース部
13a、13b スリット
100 製造パネル
101、102 基板本体部
111a、111b、112a、112b 第1フレーム部
121a〜121d、122a〜122d ブリッジ
201、202 第2フレーム部
221a〜221d、222a〜222d ブリッジ
301 エポキシ系接着剤

Claims (13)

  1. フレーム部と、配線板からなって前記フレーム部に接続された複数のピース部と、を有する多ピース基板を製造する方法であって、
    前記フレーム部の一部である第1フレーム部と、該第1フレーム部に接続された前記ピース部と、を有する基板本体部の、前記第1フレーム部に、前記フレーム部の他の部分である第2フレーム部を接合して、前記多ピース基板とすることと、
    前記複数のピース部に電子部品を実装することと、
    前記フレーム部から前記複数のピース部を取り外すことと、
    前記第1フレーム部に接合されて残った前記第2フレーム部を取り外すことと、
    取り外した前記第2フレーム部と、他の基板本体部の第1フレーム部とを接合することと、
    を含む、
    ことを特徴とする多ピース基板の製造方法。
  2. 取り外した前記第2フレーム部は、前記他の基板本体部の第1フレーム部と同一の材料からなり、且つ、前記他の基板本体部の第1フレーム部と色調が異なる、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  3. 前記第2フレーム部が、前記基板本体部と熱履歴の異なる材料からなる、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  4. 前記第2フレーム部が、電子部品の実装温度に対して耐熱性を有する材料からなる、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  5. 前記第2フレーム部に再利用した回数をマーキングすることをさらに含む、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  6. 前記第2フレーム部は、金属からなる、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  7. 前記第2フレーム部は、アルミからなる、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  8. 接着剤により、取り外した前記第2フレーム部と、前記他の基板本体部の第1フレーム部とを接合する、
    ことを特徴とする請求項1に記載の多ピース基板の製造方法。
  9. フレーム部の一部である第1フレーム部と、配線板からなって該第1フレーム部に接続された複数のピース部と、を有する基板本体部と、
    他の基板本体部から取り外された後、前記基板本体部の前記第1フレーム部と接合された第2フレーム部と、
    からなる、
    ことを特徴とする多ピース基板。
  10. 前記第2フレーム部は、前記基板本体部と同一の材料からなり、且つ、前記基板本体部と色調が異なる、
    ことを特徴とする請求項9に記載の多ピース基板。
  11. 前記第2フレーム部が、前記基板本体部と熱劣化の異なる材料からなる、
    ことを特徴とする請求項9に記載の多ピース基板。
  12. 前記第2フレーム部が、電子部品の実装温度に対して耐熱性を有する材料からなる、
    ことを特徴とする請求項9に記載の多ピース基板。
  13. 前記第2フレーム部に、再利用した回数がマーキングされている、
    ことを特徴とする請求項9に記載の多ピース基板。
JP2010539228A 2008-11-20 2009-11-17 多ピース基板及びその製造方法 Expired - Fee Related JP4934747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010539228A JP4934747B2 (ja) 2008-11-20 2009-11-17 多ピース基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008297035 2008-11-20
JP2008297035 2008-11-20
JP2010539228A JP4934747B2 (ja) 2008-11-20 2009-11-17 多ピース基板及びその製造方法
PCT/JP2009/069479 WO2010058763A1 (ja) 2008-11-20 2009-11-17 多ピース基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010058763A1 JPWO2010058763A1 (ja) 2012-04-19
JP4934747B2 true JP4934747B2 (ja) 2012-05-16

Family

ID=42171905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010539228A Expired - Fee Related JP4934747B2 (ja) 2008-11-20 2009-11-17 多ピース基板及びその製造方法

Country Status (6)

Country Link
US (1) US8259467B2 (ja)
JP (1) JP4934747B2 (ja)
KR (1) KR101236032B1 (ja)
CN (1) CN102224769A (ja)
TW (1) TWI388252B (ja)
WO (1) WO2010058763A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207601A (ja) * 2012-03-28 2013-10-07 Kyocera Corp 電子機器
JP2014031302A (ja) * 2012-08-06 2014-02-20 Asahi Glass Co Ltd ガラス積層体用支持基板の管理方法及び管理装置
JP2015097226A (ja) * 2013-11-15 2015-05-21 イビデン株式会社 複合配線板
JP2015097227A (ja) * 2013-11-15 2015-05-21 イビデン株式会社 複合配線板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413178U (ja) * 1987-07-11 1989-01-24
JPH0593950A (ja) * 1991-09-30 1993-04-16 Fuji Photo Film Co Ltd レンズ付きフイルムユニツト及びリサイクル回数並びにリサイクル時期の確認方法
JPH05206590A (ja) * 1992-01-27 1993-08-13 Sumitomo Electric Ind Ltd 可撓性印刷配線板
JP2000252605A (ja) * 1999-02-23 2000-09-14 Samsung Electro Mech Co Ltd 基板シートの結合方法および装置
JP2003115657A (ja) * 2001-10-03 2003-04-18 Kenwood Corp プリント配線基板および搬送方法
JP2005019693A (ja) * 2003-06-26 2005-01-20 Sumitomo Metal Mining Package Materials Co Ltd 補強板付きフレキシブルプリント配線板及びその製造方法
JP2006286949A (ja) * 2005-03-31 2006-10-19 Fuji Photo Film Co Ltd フレキシブルプリント基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413178A (en) 1987-04-25 1989-01-18 Canon Kk Release agent coater and fixing device having release agent coater
US5174197A (en) * 1990-03-08 1992-12-29 Upton Anthony R Portable barbecue device
JP2002232089A (ja) 2001-01-30 2002-08-16 Ibiden Denshi Kogyo Kk 多ピース基板およびその製造方法
CN1326434C (zh) * 2001-03-26 2007-07-11 Ibiden股份有限公司 多片基板及其制造方法
JP4249910B2 (ja) 2001-03-26 2009-04-08 イビデン株式会社 多ピース基板およびその製造方法
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
JP4249918B2 (ja) 2001-08-30 2009-04-08 イビデン株式会社 多ピース基板
AU2003261625A1 (en) * 2002-09-03 2004-03-29 Pcb Plus, Inc. Apparatus and method for replacing defective pcb of pcb panel
KR100555507B1 (ko) * 2003-07-16 2006-03-03 삼성전자주식회사 칩스케일패키지 제조를 위한 박형 인쇄회로기판
JP2005322878A (ja) 2004-04-09 2005-11-17 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
JP4923510B2 (ja) 2005-10-19 2012-04-25 大日本印刷株式会社 リジッド−フレキシブル基板及びその製造方法
US7874861B2 (en) * 2009-06-30 2011-01-25 Yihyung Technology Co., Ltd. PCB connector

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413178U (ja) * 1987-07-11 1989-01-24
JPH0593950A (ja) * 1991-09-30 1993-04-16 Fuji Photo Film Co Ltd レンズ付きフイルムユニツト及びリサイクル回数並びにリサイクル時期の確認方法
JPH05206590A (ja) * 1992-01-27 1993-08-13 Sumitomo Electric Ind Ltd 可撓性印刷配線板
JP2000252605A (ja) * 1999-02-23 2000-09-14 Samsung Electro Mech Co Ltd 基板シートの結合方法および装置
JP2003115657A (ja) * 2001-10-03 2003-04-18 Kenwood Corp プリント配線基板および搬送方法
JP2005019693A (ja) * 2003-06-26 2005-01-20 Sumitomo Metal Mining Package Materials Co Ltd 補強板付きフレキシブルプリント配線板及びその製造方法
JP2006286949A (ja) * 2005-03-31 2006-10-19 Fuji Photo Film Co Ltd フレキシブルプリント基板及びその製造方法

Also Published As

Publication number Publication date
TW201031299A (en) 2010-08-16
TWI388252B (zh) 2013-03-01
JPWO2010058763A1 (ja) 2012-04-19
US8259467B2 (en) 2012-09-04
US20100124038A1 (en) 2010-05-20
WO2010058763A1 (ja) 2010-05-27
CN102224769A (zh) 2011-10-19
KR101236032B1 (ko) 2013-02-21
KR20110082573A (ko) 2011-07-19

Similar Documents

Publication Publication Date Title
KR101195648B1 (ko) 다피스 기판 및 그의 제조 방법
JP5079099B2 (ja) 多ピース基板の製造方法
US8741411B2 (en) Multi-piece board and method for manufacturing the same
JP4934747B2 (ja) 多ピース基板及びその製造方法
JP3485305B2 (ja) 基板シートの結合方法および装置
JP2005322878A (ja) 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
KR20120049946A (ko) 다피스 기판 및 그 제조 방법
US9215811B2 (en) Method for manufacturing multi-piece substrate and multi-piece substrate
JP4934746B2 (ja) 多ピース基板及びその製造方法
KR100332868B1 (ko) 기판 시이트의 결합방법 및 장치
CN116493344A (zh) 一种显示模组结构的紫外线固化uv胶不良返修方法
KR20060010251A (ko) 멀티 칩 모듈의 불량 베어칩 제거방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees