JP4931530B2 - 電力コンバータ - Google Patents

電力コンバータ Download PDF

Info

Publication number
JP4931530B2
JP4931530B2 JP2006259155A JP2006259155A JP4931530B2 JP 4931530 B2 JP4931530 B2 JP 4931530B2 JP 2006259155 A JP2006259155 A JP 2006259155A JP 2006259155 A JP2006259155 A JP 2006259155A JP 4931530 B2 JP4931530 B2 JP 4931530B2
Authority
JP
Japan
Prior art keywords
current
voltage
power converter
period
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006259155A
Other languages
English (en)
Other versions
JP2007143384A (ja
Inventor
ピー．コールマン エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Publication of JP2007143384A publication Critical patent/JP2007143384A/ja
Application granted granted Critical
Publication of JP4931530B2 publication Critical patent/JP4931530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、インダクタベースのスイッチング電源に用いられるものを含めた電力コンバータに関する。
電力コンバータは一般に、指定された負荷の条件を満たすように、生の入力電力を制御されたすなわち安定化された電圧および／または電流に変換するために用いられる。簡単に言えば、ソースと負荷を互いに適合させるため、そのままでは適合しないソースと負荷の間に、電力コンバータを置くことができる。低損失の構成部品（コンデンサ、インダクタ、および変圧器など）、並びに２つの状態（すなわち、オンおよびオフ）の間を切換可能なスイッチを使用することにより、スイッチング電力コンバータは、高効率であるという利点を提供する。通常、スイッチング電力コンバータは、出力電圧および／またはインダクタ電流などの変数を監視し、これらの測定値をスイッチングプロセスのデューティサイクルを制御するのに用いることによって、安定化がなされる。
スイッチング電力コンバータの一般的な制御モードには、電圧モード制御と電流モード制御が含まれる。これらの制御モードは共に出力電圧信号を使用し、電流モードはさらにインダクタ電流の監視を利用する。電圧モード制御は一つの制御ループを使用する。そのループ中においては、パルス幅変調器がデューティサイクルを調整するために、出力電圧誤差信号を（入力電圧に比例し得るとはいえ一定のスロープを持っている）固定のランプと比較する。電圧モード制御は、ノイズ感受性が抑えられており、広範囲のパルス幅変調デューティサイクル比が可能になる。しかしながら、大きな動的な負荷に対して応答が遅くなる恐れがある。また二次（ＬＲＣすなわちインダクタ−抵抗−コンデンサ）の出力フィルタ特性を持つ。それにより１８０°の位相遅れに繋がってしまう。
電流モード制御は、高速な内側制御ループと外側電圧制御ループの２つの制御ループを使用することにより、単純な電圧モードコントローラに固有の遅い応答性を改善する。内側制御ループは、インダクタ電流を連続的に監視するために電流検出抵抗を用い、スイッチングサイクルごとにインダクタ電流（たとえばピーク電流）を設定する。電流モード制御を用いるスイッチング電源の電流は、ピーク電流値と最小電流値の間で切り換えられる。図１は、従来の電流モードコントローラの制御ブロック図を示す（例えば、特許文献１参照。）。電流制御ループ１２は、要求信号（ｄｅｍａｎｄ ｓｉｇｎａｌ）および安定化された電流を発生させるための電圧を用いるコンダクタンスモード電力コンバータ１０の中に含まれている。外側電圧制御ループ２０は、内側ループ１２に対する要求信号として働く出力２５を出力することで、電圧安定化の機能をもたらす。この出力２５によって、内側ループ１２がスイッチ１４を流れるインダクタ電流を安定化するレベルを定義する。外側ループ２０は、補償要素２１およびフィルタ要素２２を含むことができる。電圧モード制御に対する電流モード制御の主な利点は、出力フィルタからインダクタを取り除くことができ、それによって出力フィルタを二次系（ＬＣＲ）から一次系（ＲＣ、すなわち抵抗−コンデンサ）に単純化できるところにある。一次応答特性は９０°の位相マージンを持っており、誤差増幅器および付随する電力用電子回路の補償回路網の設計が簡単になるので望ましい。
米国特許第５９０３４４７号明細書
しかしながら、２つの基本的な制限が、電流モード制御が広く採用されるにあたっての障害となっていた。第１に、従来の電流モード制御では、各充電サイクルを終わらせるために、インダクタ電流を監視し（すなわち電流検出抵抗を用いて）、閾値と比較する必要がある。この要件は、監視信号の高い信号対雑音比を達成することと、測定値を得るために必要な電力損失を最小限に抑えることとの間で、難しいトレードオフを設計者に課す。抵抗値の大きい電流検出抵抗を用いると、高い信号対雑音比を達成するには有利であるが、電力損失が容認できないほど大きくなる。一方、抵抗値の小さい電流検出抵抗を用いると効率的な動作が可能になるが、信号対雑音比が犠牲になる。第２に、従来の電流モード制御は、５０％のデューティサイクルという制限条件によって限定され、デューティサイクルが５０％より大きい場合はサブハーモニック（ｓｕｂ−ｈａｒｍｏｎｉｃ）発振を引き起こし、これにより回路の不安定性を生じてしまう。このような不安定性は、スロープ補償（ｓｌｏｐｅ ｃｏｒｒｅｃｔｉｏｎ）と呼ばれる技術によって固定スロープランプ信号を用いることにより軽減することができる。この技法では、デューティサイクルが５０％より大きい場合は、電流モード制御が電圧モード動作へ移行する。しかし、スロープ補償を用いると、スロープ補償で用いられる固定スロープランプ信号が、電圧モード制御に固有の二次のＬＣＲ出力フィルタ特性を生み出すので、一次出力フィルタ特性の利点が失われてしまう。
したがって、この技術分野においては引き続き電力コンバータの改善が求められている。信号対雑音比が高く電力損失特性が小さい電力コンバータを提供することが望まれている。また５０％より大きいデューティサイクルで動作でき、しかも安定動作のためのスロープ補償を必要とすることなしに安定な電力コンバータを提供することが望ましい。
本発明は、「推定式コンダクタンスモード」または「ＥＣＭ（ｅｘｔｒａｐｏｌａｔｉｖｅ ｃｏｎｄｕｃｔａｎｃｅ ｍｏｄｅ）」と呼ばれる新規な形の制御を用いた電力コンバータ（ＥＣＭ電力コンバータ）に関する。ＥＣＭ電力コンバータは、従来の電流モード電力コンバータの内側ループを実装したコンダクタンスモード電力コンバータといくらかの類似性を持っているが、いくつかの決定的に重要な違いがある。第１に、ＥＣＭ制御では、連続的な電流監視が不要になる。その代わりに、電流は周期的（好ましくは、各充電サイクルの初めに）にサンプリングされ記憶されるだけである。第２に、ＥＣＭ制御ではサンプリングされた電流を用いて充電パルス期間を推定し（ｅｘｔｒａｐｏｌａｔｅ）、この期間は、所望の（たとえばピーク）電流とこの電流監視サンプルとの差に比例して設定される。充電パルス期間を推定するのは、指定された条件に達したことで充電期間を終わらせる従来の方法とは異なっている。第３に、５０％以上のデューティサイクルで動作することが望ましい応用例を対象とする好ましい実施形態においては、固定スロープランプ信号（すなわちスロープ補償）を使用せずに、電流モード制御に固有の５０％以下のデューティサイクルという制限条件が克服される。固定スロープランプを使用する代わりに、電流サンプラが（たとえば、スイッチングまたは内因性のノイズ源により）乱されたとき、コンバータの動作周波数がシフトされまたはスキューされ、周波数特性が変化する結果、サブハーモニック発振が収束すなわち消散する。このような収束は、本明細書で説明する収束促進器（ｃｏｎｖｅｒｇｅｎｃｅ ｇｅｎｅｒａｔｏｒ）を用いて得ることができる。この機能は極めて好ましいが、５０％未満のデューティサイクルでの動作が意図されたＥＣＭ電力コンバータからは省くこともできる。上述の特徴を持つＥＣＭ制御を用いることにより、５０％以下のデューティサイクルという制限条件なしで、また許容可能な低い電力損失レベルを実現するために電流監視の信号対雑音比が損なわれることもなく、一次出力フィルタ応答を得ることができる。
一態様においては、本発明は、入力電圧を昇圧または降圧して所望の出力電圧を生成する電力コンバータであって、前記入力電圧を、磁束エネルギー蓄積要素を介して、電荷蓄積要素に供給するスイッチ部と、前記磁束エネルギー蓄積要素に流れる電流を周期的にサンプリングし、その電流レベルを記憶する電流サンプル部と、サンプリングした電流レベルと出力電圧に比例するフィードバック電圧に基づいて、スイッチ部によるスイッチングのデューティサイクルを制御するデューティサイクル制御部とを備え、前記デューティサイクル制御部は、前記電流レベルに相当する電圧と前記出力電圧に比例するフィードバック電圧との差分電圧と、ランプ波とを比較するコンパレータを備え、前記コンパレータからの出力に基づいて、前記スイッチ部によるスイッチングのデューティサイクルを制御することを特徴とする。
磁束エネルギー蓄積要素に流れる電流を周期的にサンプリングし、その結果を基に充電期間を推定することで、安定した出力電圧を出力ノードに供給することもできる。
本発明の他の態様においては、磁束エネルギー蓄積要素に流れるピーク電流を監視することなしに安定した出力電圧を出力ノードに供給することを特徴とする。また、充電期間中に磁束エネルギー蓄積要素に流れる電流を連続的に監視することなしに安定した出力電圧を出力ノードに供給することを特徴とする。
本発明のさらに他の態様においては、前記電流レベルに相当する電圧をフィルタリングするローパスフィルタと、前記電流レベルに相当する電圧と前記ローパスフィルタからの電圧の差分電圧および基準となる基準電圧に応じて、基準となる周波数を変化させた周波数をもつ信号を生成する発振器と、前記発振器からの周期をもつ前記ランプ波を生成するランプ波生成回路とを有し、放電期間を変えることを可能にする収束促進器をさらに備え、電力コンバータが、非定常状態あるいは不安定状態にあるときは、充電期間と放電期間の和が変化し得ることを特徴とする。また、この収束促進器は、サンプリングされた前記電流レベル信号の変化分に比例する信号である前記電流レベルに相当する電圧と前記ローパスフィルタからの電圧の差分電圧を、定常状態時の前記充電期間と前記放電期間の和を表す信号である前記基準電圧に重畳することによって、非定常状態あるいは不安定状態にあるときは、充電期間と放電期間の和が変化し得ることを特徴とする。さらに、電流レベル信号の変化分は、前記電流サンプル部が（ｎ＋１）回目にサンプリングした信号と前記電流サンプル部がｎ回目にサンプリングした信号との差分に比例するである。また、電流レベル信号の変化分は、サンプリングされた信号とサンプリングされた信号にローパスフィルタを掛けた信号との差分に比例する信号である。
本発明のさらに他の態様においては、サンプリングされた電流レベルが増加した場合はデユーティサイクルのうちの放電期間を短くし、サンプリングされた電流レベルが減少した場合はデユーティサイクルのうちの放電期間を長くすることにより、定常状態に収束することを特徴とする。収束促進器により、５０％より大きいデューティサイクルで動作し、かつ安定なままであるように適合される。
また、本発明のさらに他の態様においては、電流サンプル部は、磁束エネルギー蓄積要素に流れる電流を電圧に変換するための電流電圧変換器、サンプリング用スイッチ、ならびに電圧保持する容量素子を備えることを特徴とする。サンプリングする期間は充電期間に対して十分小さくすることで、ピーク電流閾値がＸアンペア、電流検出利得がＹボルト／アンペア、とした時にピーク電力損失がＸ２×Ｙ、平均電力損失がＸ２×Ｙ／Ｎ、ただしＮ≫１であることを特徴とする。
さらに、デューティサイクル制御部は、サンプリングされた前記電流レベルと前記磁束エネルギー蓄積要素に流れる電流の要求されるピーク電流レベルとの差分に比例した充電期間を設定することを特徴とする。また、磁束エネルギー蓄積要素に流れる電流をサンプリングするタイミングは、充電期間の最初または放電期間の最後であることを特徴とする。
本発明の他の態様、特徴、および実施形態は、以下の開示および添付の特許請求の範囲から、より完全に明らかとなるであろう。
図面において、同じ番号は同じ要素または構造を指すものとする。表示のない限り、どの図面も原寸に比例して描かれてはいない。
定義
本明細書では、「充電サイクル」および「充電モード」という言葉は、電流／電気エネルギーの流れが、電荷蓄積要素（たとえばコンデンサ）、または磁束エネルギー蓄積要素（たとえばインダクタまたは変圧器）に供給されている期間を指す。充電サイクルまたは充電モードの期間は、充電パルス期間または充電期間とも呼ばれる。
「コンダクタンスモード電力コンバータ」という言葉は、要求信号（ｄｅｍａｎｄ ｓｉｇｎａｌ）と安定化された電流を発生する電圧とを用いる電力コンバータを指す。
本明細書では、「電流モード」という言葉は、スイッチングサイクルごとに所望のインダクタ電流を設定する第１のループと、サイクルごとにインダクタ電流を変化させる第２のループとを使用して、負荷電流および入力電圧の変動にも関わらず安定化された電圧を出力するスイッチング電力コンバータ用の制御方法を指す。
本明細書では、「放電サイクル」および「放電モード」という言葉は、電流／電気エネルギーの流れを、電荷蓄積要素（たとえばコンデンサ）、または磁束エネルギー蓄積要素（たとえばインダクタまたは変圧器）から受け取る期間を指す。放電サイクルまたは放電モードの期間は、放電期間とも呼ばれる。
本明細書では、「デューティサイクル」という言葉は、連続電流モード動作の場合は、充電期間と、充電期間および放電期間の和との比を指す。不連続電流モード動作ではオフ期間があり、デューティサイクルは、充電期間と、充電期間および放電期間およびオフ期間の和との比、すなわち充電期間とコンバータの周期（１／Ｆ）の比に等しくなる。
本明細書では、「推定式コンダクタンスモード電力コンバータ」という言葉は、周期的（すなわち不連続な）電流サンプリングを使用し、周期的にサンプリングされた電流を用いて充電パルス期間を推定するコンダクタンスモード電力コンバータを指す。５０％以上のデューティサイクルで安定に動作できるように適合された好ましいＥＣＭ電力コンバータは、任意選択として、スロープ補償を使用せずにサブハーモニック発振を消散させるために、電流サンプルの擾乱に応答してコンバータの動作周波数を変化させる収束促進の能力を含む。
本明細書では、「電力コンバータ」という言葉は、指定された負荷の条件を満たすように、生の入力電力を制御されたすなわち安定化された電圧および／または電流に変換するために用いられる装置または回路を指す。
推定式コンダクタンスモード制御概論
本明細書に記載された推定式コンダクタンスモード制御は、主として電力コンバータ中で使用するためのものである。その結果得られるＥＣＭ電力コンバータは、関連する電圧制御要素を用いて、または用いずに使用することができる。一応用例では、ＥＭＣ電力コンバータは、レーザまたはＬＥＤドライバ中で有用であるような電流源として使用することができる。ここで、レーザまたはＬＥＤの出力は電圧でなく電流に比例している。他の応用例では、電圧安定化機能を提供するスイッチング電源中においてＥＣＭ電力コンバータを使用することができ、その結果得られるスイッチング電源は、無数の異なるタイプの電子装置およびシステム中における使用に適している。その他の応用例では、力率補正装置または回路網中で、ＥＣＭ電力コンバータを使用することができる。本明細書に記載のＥＣＭ電力コンバータは、様々な電子的要素と組み合わせることができ、および／または、さらなる利点を得るために様々な電子システム中で用いることができることは当業者に理解されよう。
図２Ａは、一実施形態によるＥＣＭ電力コンバータ５０の制御ブロック図を示す。入力電圧Ｖｉｎは、電力装置５２（インダクタまたは変圧器などの磁束エネルギー蓄積要素５４、電流スイッチ５６、並びにコンデンサなどの電荷蓄積要素５８を含む）に供給され、電力装置５２から安定化された出力電圧Ｖｏｕｔが得られる。出力電圧は、電圧制御要素６２および周波数補償要素６４を含むサブ回路６０にも供給され、サブ回路６０からの出力信号Ｖｉｐは、収束発生器７２を含むデューティサイクル推定部（ｅｘｔｒａｐｏｌａｔｏｒ）７０に供給される。デューティサイクル推定部７０はさらに電流サンプラ６６から電流に相当する出力信号Ｖｉｍｓを受け取る。電流サンプラ６６は、電力装置５２から離散的にサンプリングされた電流に相当する出力信号ＶｉＬを受け取る。デューティサイクル推定部７０は、電力装置５２に出力信号Ｄを供給する。
推定式コンダクタンスモード制御の手法は、従来のコンダクタンスモード制御電力コンバータで必要とされた連続的な電流監視ではなく、離散的な電流サンプリングを用いる。サイクルごとに少なくとも１回、電流レベルがサンプリングされ、サンプルホールド回路（たとえば図２に示すような電流サンプラ６６中の）に記憶され、好ましい実施形態ではサンプリングされた電流はアナログ電圧として記憶される。電流サンプリング期間は充電期間の約５０％より短いことが好ましく、充電期間の約１０％より短いことがより好ましい。さらに、充電期間の約２％より短いことがより好ましく、充電期間の約１％より短いことがなお好ましい。絶対時間に関しては、望ましい電流サンプリング期間は１ナノ秒から１０ナノ秒まで、場合によっては２０ナノ秒程度までとすることができる。サンプリング時間を短くするとインダクタ電流を検出するために高抵抗素子を使用することができるので、電流サンプルの高い信号対雑音比を得るためには、高電力レベルで単一のほぼ瞬間的な電流サンプルを抽出することが好ましい。このようなサンプルは、（インダクタ電流が、その最小値になる）各充電サイクルの初めに抽出されることが好ましいが、各放電サイクルの終わりで抽出されたサンプルも同等である。瞬間的なサンプルを用いると、サイクル当りの平均電力は無視できるものになる。インダクタ電流は連続的に監視されないので、コンバータの効率を犠牲することなしに、監視抵抗を大きくすることができる。効率の良い動作をさらに促進するため、低抵抗のスイッチを用いるのが好ましい。
従来のコンダクタンスモード電力コンバータと比較した場合、高効率（すなわち低電力損失）と、高利得／高い信号対雑音比の両方を提供できることが本発明の重要な利点である。一実施形態では、ＥＣＭ電力コンバータは、ピーク電流閾値がＸアンペア、電流検出利得がＹボルト／アンペア、ピーク電力損失がＸ２×Ｙ、平均電力損失がＸ２×Ｙ／Ｎである。ここで、Ｎ＞１である。連続的な充電電流の監視を用いる従来のコンダクタンスモード電力コンバータは、この要件を満たすことができず、充電サイクル全体にわたって電流を監視するので、Ｎ＝１／Ｄに限定される。
電流がサンプリングされた後、記憶された電流サンプルを用いて、所望の電流（たとえばピーク電流）を得るために必要な充電期間が推定される。充電パルス期間は、所望のピーク電流と電流監視サンプルとの差に比例して設定される。充電期間の推定には、ランプ発生器を用いることが好ましい。充電パルス期間を決定するために第１の閾値を用いることができ、レギュレータの動作周波数を決定するために第２の閾値を用いることができる。所望の（たとえばピーク）要求電流（ｄｅｍａｎｄ ｃｕｒｒｅｎｔ）を得るのに必要な期間の充電パルスを発生させるために、充電期間の閾値を電圧ランプと比較することができ、その要求電流は電圧制御ループからの出力における電圧安定化を維持するために用いられる。インダクタ電流の変化をパルス期間に関係付ける利得の項は、信号のスケーリングおよび所与の応用例に必要な電圧制御ループ利得に基づいて決定することができる。固定、非線形、および／または区分線形スケーリングのどれを用いてもよい。充電サイクル期間が決定された後、充電サイクルが開始され、所望の電流レベルに達するために必要な特定の時点で、この充電サイクルは終了する。
外側の電圧制御ループと共に（たとえばスイッチング電源中で）使用する場合については、ＥＣＭ電力コンバータのピーク電流レベルは高利得の電圧制御ループ（外側ループ）によって設定されるので、充電パルス期間の算出は、必要な電流（要求されたピーク電流から直前に抽出された電流サンプルを引いたもの）の変化と比例関係を保つだけでよい。従来のスイッチング電源中における電流は、ピーク電流値と最小電流値の間で切り換えられるので、本明細書における推定式コンダクタンスモード制御の議論は、例として、主にピーク電流に基づく制御を対象とする。しかし具体的には、推定式コンダクタンスモード制御は、ある適切な状況では、平均電流さらには最小電流を制御するためにも使用できることが企図されている。
好ましい実施形態ではスイッチングまたは内因性のノイズ源などにより電流サンプラが乱されたとき、５０％以下のデューティサイクルという制限条件は、コンバータの動作周波数をスキューさせる新規な進相項（ｌｅａｄ ｔｅｒｍ）によって克服される。周波数は充電期間と放電期間の和に反比例し、収束を得るためには放電期間を変えることが好ましい。スロープ補償を用いずに動作周波数を変えることによって（たとえば放電期間を変えることにより）収束を得るように適合された回路は、「収束促進器（ｃｏｖｅｒｇｅｎｃｅ ｇｅｎｅｒａｔｏｒ）」と呼ばれる。ノイズなどの擾乱は、充電サイクルごとに、サンプリングされた電流に変化を生じさせる。デューティサイクルが５０％より大きい場合、電流モード制御特性を持つ電力コンバータ中の電流は、サブハーモニック発振により、所望の値から自然に逸脱するという傾向がある。サンプリングされた電流が急激に増加した場合は常にスイッチング周波数を増加させ（すなわち放電期間を短くし）、サンプリングされた電流が急激に減少した場合は常にスイッチング周波数を減少させる（すなわち放電期間を長くする）ことにより、収束が得られる。次に続くサイクルでサンプリングされた電流がさらに逸脱するのを防ぐので、これは、減衰的（ｄｅｇｅｎｅｒａｔｉｖｅ）な帰還である。デューティサイクルが５０％より大きい場合、周波数特性が変化する結果、収束が得られる。さらに、周波数シフト回路の時定数は非常に小さくすることができ、たとえば１ＭＨｚで動作する電力コンバータの場合は５マイクロ秒未満とすることが好ましい。
図２Ｂ〜図２Ｅに、一実施形態によるＥＣＭ電力コンバータ５０の具体的な回路例を示す。図２Ｂは、電磁束エネルギー蓄積要素５４、電流スイッチ５６、並びに電荷蓄積要素５８を含むパワー装置５２、及び電流サンプラ６６の具体的な回路例を示す。
本実施形態においては、電磁束エネルギー蓄積要素５４であるコイル（Ｌ）にＶｉｎから電流スイッチ５６のＳＷ１を通してエネルギーを蓄積すると共にＶｏｕｔに繋がる電荷蓄積要素５８であるコンデンサ（Ｃ）に電流を転送する充電期間（ａ期間）と、Ｖｓｓから電流スイッチ５６のＳＷ２を通してコイルに溜められたエネルギーをコンデンサに転送する放電期間（ａ’期間）、放電サイクルから充電サイクルへの切り替りのタイミングで短時間の間、電流サンプラ６６の抵抗（Ｒｒｅｆ）に繋がるスイッチをオンさせ（ｂ期間）、コイルに流れる電流に比例もしくは同等の電流を前記抵抗に流し、その両端の電圧値をコンデンサ（Ｃｓａｍｐ）にサンプリングする期間（ｃ期間）と保持するホールド期間（ｄ期間）を持ち、それらを周期的に繰り返すことで、前記コイルに流れる電流値を周期的にサンプリングすると共に、ＶＩＮからＶＯＵＴに向かって電力をコンバートする機能を有す。
図２Ｃは、電圧制御要素６２および周波数補償要素６４を含むサブ回路６０の具体的な回路例を示す。本実施形態においては、ＶＯＵＴをＲ１、Ｒ２により抵抗分割した電圧をリファレンス電圧と比較し、差分電圧を増幅する電圧制御要素６２であるオペアンプと、その出力に対して電圧制御ループの電圧安定化のための周波数補償要素６４であるローパスフィルタを有す。
図２Ｄは、収束促進器７２を含むデューティサイクル推定部７０の具体的な回路例を示す。本実施形態においては、ＶｉｍｓとＶｉｍｓにＬＰＦを通した信号であるＶｆｉｍｓの差分電圧に応じて基本周波数から僅かに変化させる発振器により生成される周期を持ったランプ波と電流サンプラ６６の出力であるＶｉｍｓと周波数補償要素６４の出力であるＶｉｐの差分電圧とを比較するコンパレータを持ち、該コンパレータ出力がＲＥＳＥＴに入り、上記発振器によるクロックの立ち上がりパルス信号がＳＥＴに入るＳＲフリップフロップにより図２Ｂの各動作期間を決定するディジタル信号を出力する。
図２Ｅは、収束発生器７２内に含まれる発振器７６の具体的な回路例を示す。
基準電圧（Ｖｒｅｆ）に対して（Ｖｆｉｍｓ−Ｖｉｍｓ）を加算した電圧を閾値とし、コンパレータの片方の入力に入れる。もう片方の入力に固定電流をコンデンサに充電することによるランプ電圧を入れる。ランプ電圧が上昇し閾値を超えるとコンパレータが反転し、一瞬スイッチ（ＳＷ１）がＯＮする。その間に上記コンデンサ（Ｃ）に溜まった電荷を放電し、瞬時に出力電圧が０Ｖになる。その後再びスイッチがＯＦＦになり充電を始める。この繰り返しによりＶｉｍｓに依存した周期的なパルス信号を出力する。
図３Ａ〜図３Ｂに、サブハーモニック発振のマイナスの効果および周波数スキューイングの効果を示す。図３Ａは、スロープ補償のない従来の電流モード電力コンバータが、５０％より大きいデューティサイクルで動作する場合の、インダクタの電流と時間の関係を示す例示的なプロットである。上昇および下降する実線８１は目標電流を表し、上昇および下降する破線８２はシステムに擾乱ｉ０が加えられた場合の実際の電流を表す。上側および下側の水平破線は、それぞれ所望の最大電流および最小電流を表す。初期状態（すなわち左端で始まる）では、ノイズその他の擾乱が実際の電流を突然増加させ、それにより実際の電流が矢印で示される値ｉ０だけ目標電流より上まわる。実際の電流が所望の最大電流（上側水平線）に達すると、放電サイクルが開始される。しかし、図３Ａのインダクタは固定された周波数で動作するので、放電期間の間、実際の電流は最小電流（下側水平線）より下がり、次の充電サイクルが開始されるとき、実際の電流と目標電流の差は、矢印ｉ１で示されるものとなる。ｉ１はｉ０より大きい（すなわち実際の電流と目標電流の差は充電サイクルごとに増大してしまう）ので、このシステムは不安定である。
図３Ｂは、推定式コンダクタンスモード制御が５０％より大きいデューティサイクルで動作し、かつ収束発生器を用いた場合のインダクタの電流と時間の関係を示す例示的なプロットである。前と同様、それぞれ、上昇および下降する実線９１は目標電流を表し、上昇および下降する破線９２は実際の電流を表し、上側および下側の水平破線は所望の最大電流および最小電流を表す。初期状態（すなわち左端で始まる）では、擾乱により実際の電流が、矢印ｉ０で示される値だけ目標電流より上まわっている。図３Ａのシステムとは異なり、図３Ｂのインダクタは可変の周波数で動作することができる。したがって各充電サイクルおよび放電サイクル中での実際の電流のスロープは、それぞれ目標電流のスロープｍ１およびｍ２とほぼ等しいが、放電期間を変える（デューティサイクルも動作周波数も変わる）と、実際の最小電流と目標最小電流の差（矢印ｉ１で示される）が初期の電流擾乱ｉ０よりも小さくなる。これによって、収束的すなわち安定な（ｉ１＜ｉ０である）システム動作をもたらされる。スキュー時間ｔｓｋは、（１サイクルの実際の充電期間と実際の放電期間の和）と、（１サイクルの目標充電期間と目標放電期間の和）との差に等しく、ｉ０×（１／ｍ１−１／ｍ２）より大きく、ｉ０×（１／ｍ１＋１／ｍ２）より小さく、Ｄが１に近いときは１サイクルの補正に対してｉ０／ｍ１に等しくなる。
以下の実施例１において、より詳細な好ましい実施形態によるＤＣ−ＤＣスイッチング電源中のＥＣＭ電力コンバータを示す。
ＥＣＭ電力コンバータには数多くの用途があり、このようなコンバータは様々な装置および関連システム中に組み込むことができる。図４を参照すると、電子システム１００は、ＥＣＭ電力コンバータ１０１を備える装置１０２を含む。電源１０６は、装置１０２および電力コンバータ１０１と電気的に連絡し、適当な付属部１０４が電力コンバータ１０１に入力信号を供給し、電力コンバータ１０１の出力が負荷１０８を駆動する。
一実施形態では、システム１００は電子的システム１００であり、装置１０２は、ＥＣＭ電力コンバータ１０１を含む集積回路１０２である。集積回路１０２は、少なくとも２つの相互接続された半導体デバイスを持つ任意の回路でよい。
別の実施形態では、システム１００はレーザシステム１００であり、装置１０２はレーザドライバ１０２であり、負荷１０８はレーザ１０８を含む。ほぼ同様の実施形態では、システム１００は発光ダイオード（ＬＥＤ）システム１００であり、装置１０２はＬＥＤドライバ１０２であり、負荷１０８は少なくとも１つのＬＥＤ１０８を含む。どちらの場合でもＥＣＭ電力コンバータ１０１は外側の電圧ループを必要とせずに電流源として動作することができる。というのは、レーザもＬＥＤも厳密に安定化された電圧は必要でないからである。そうではなくてこのような構成要素の出力は、電流に直接に比例する。
別の実施形態では、システム１００は電池充電システム１００であり、装置１０２は電池充電レギュレータまたは装置１０２である。このような場合、ＥＣＭ電力コンバータ１０１は関連する電圧制御ループを含むのが好ましい。
別の実施形態では、システム１００は、そのままでは望ましくない力率を生じてしまう負荷キャパシタンスまたはインダクタンスの影響を抑制するための、力率補正システム１００である。ＥＣＭ電力コンバータ１０１を用いる装置１０２は、電源１０６から負荷１０８への無効電力の伝送を低減するために使用される力率補正装置１０２である。このような装置１０２では、任意選択で付属部１０４を設けることができ、あるいは装置１０２に制御信号および／または帰還信号を供給するために、付属部１０４をセンサ中に実装してもよい。
様々な実施形態においてＥＣＭ電力コンバータは、ＡＣ−ＤＣ変換機能、またはＤＣ−ＤＣ変換機能を提供することができる。
図５に示す別の実施形態では、電子システムまたは装置１１０は、ＥＣＭ電力コンバータ１１１を組み込んだスイッチング電源１１２を含む。装置１１０は、電源１１６、および電源１１２に信号を入力するための付属部１１４を含み、１つまたは複数の電源１１２、電源１１６、付属部１１４、および負荷要素１１８が適当な筐体または支持要素１１３中またはその上に配置されることが好ましい。電源１１２は、付属部１１４からの入力信号を受け取り、ＥＣＭ電力コンバータ１１１を用いて負荷１１８を駆動する出力信号を発生する。本実施形態による電子装置の例としては、電力増幅器、放送送信機、音声増幅器、パーソナルコンピュータ、ならびに移動電話や携帯情報端末などの無線通信装置が含まれる。
以下の実施例を参照しながら、本発明の利点および特徴についてさらに説明するが、この実施例は本発明の範囲を限定するものと解釈されるべきではない。その特定の応用例における本発明の様々な実施形態の一例として解釈されるべきである。
ＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源のシステムモデル（モデルは関連する波形および周波数応答プロットと共に多くの回路機能を含む）を、図７〜図３７に示し、様々な機能の回路動作についての対応する説明を以下に示す。この具体的な実施形態は、バック、ブースト、およびバックブースト動作用に適合されたＤＣ−ＤＣスイッチング電源（すなわち付随する電圧ループを含む）中で使用するためのものである。しかし、当業者であれば、本開示を利用して本明細書に開示された構造および概念を、容易に他の実施形態に拡張可能であろう。
図７〜図３７は、Ｃａｄｅｎｃｅ ＰＳＰＩＣＥ バージョン１０．３．０ ソフトウェア（カリフォルニア州サンノゼ、Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ）を用いて生成されたものである。ＰＳＰＩＣＥ（カリフォルニア大学バークレー校のＥＥＣＳ学部により開発された「Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ」または「ＳＰＩＣＥ」プログラムの変形）は、設計者が回路および関連システムを設計し、そのような設計を実際の回路およびシステムに物理的に実装する前に、その動作をシミュレートしてその性能を推定するために用いられる市販のシミュレーションソフトウェアパッケージである。したがって、図７〜図３７に示された図および様々な要素は、必ずしも実際の回路および回路要素を示すためのものではなく、システム構造を回路設計者に伝えるのに適した、回路機能の作業用モデルを提供するためのものである。当業者なら本明細書のテキストおよび添付の図を利用して容易に、開示された概念を所与の用途向けに適した、物理的回路、装置、および／またはシステムに移して実施することができるであろう。
Ａ．電力装置
コンダクタンスモードコントローラの電力装置部（本発明によるＥＣＭコントローラ中に含まれるかどうかに関わらず）は、電圧−電流コンバータを含む。図７は、このような電力装置部１５０の一例を示し、図６は、図７〜図３７に適用可能な関連パラメータを示す。電力装置部１５０は、インダクタＬ１ １５４およびそれに付随する等価直列抵抗Ｒ６ １５２、電圧−電流コンバータブロックＨ１ １５８、（ＰＳＰＩＣＥの）電流制限型電圧−電圧コンバータＥ１ １５６（すなわち定義された閾値を超えた電流の増加を抑える）、および５個の条件文ブロックを含む。これらの要素が組み合わさって、バックブースト電源中のスイッチをエミュレートする。このシステムモデルは、バックモード、ブーストモード、ブースト充電サイクルならびにそれに続くバック放電（または伝達）サイクルを用いたバックブースト（または「ＢＢ」）モード（Ｖｉｎに近いＶｏに対して）において電力変換が可能である。電流−電圧コンバータブロックＨ１ １５８の出力はｉｓｅｎであり、インダクタ電流ｉＬの別名である。図７のモデルは、インダクタＬ１ １５４の電流が連続的に監視されるように示してあるが、実際の実装形態では、インダクタ電流の離散的サンプリングを得るためにトランジスタなどのスイッチング構成部品が用いられる。電力装置部１５０のモデル中には、必須のものではない電流プローブ１５５が含まれる。
最初のモデル項はｂｕｃｋｌｉｎと呼ばれ、バックモードで動作時のインダクタの入力側である（図８参照）。ｂｕｃｋｌｉｎ項は、デューティサイクルが充電サイクルをアサートするとき（ｄｎが論理１）、ｖｉ（別名ｖｂａｔ）に設定される。ｂｕｃｋｌｉｎ項は、ｄｎが０．５Ｖ未満（論理０）のとき、０ボルトに設定される。このモデルは、スイッチング損失を含まない。所与の用途向けにスイッチが設計された後、推定インダクタ抵抗Ｒ６ １５２をインダクタＬ１ １５４に直列に追加することができ、あるいは実際のスイッチを組合せ論理回路と共に用いて、高位モデルを置き換えることもできる。
次の項は、すべてのモードにおけるインダクタの入力側で（ｌｉｎ）と呼ばれる。出力の要求値（ｖｏｄ）が、コンバータに供給する電圧源（ｖｂａｔ）に１．１を乗じた値より大きい場合、および要求されたピーク電流（ｉｐ）が０より大きい場合は、ｌｉｎはｖｉに等しく設定される。これは、ブーストモード動作における、インダクタの入力側の正しい終端電圧である。ｉｐが０より大きくなければならず、そうでないときはｌｉｎが接地されるという条件により、インダクタＬ１ １５４の放電を加速し、線路および負荷擾乱に対するシステム応答が改善される。ｖｏｄがｖｂａｔ×１．１以下の場合は、ｂｕｃｋｌｉｎ項がインダクタＬ１ １５４の入力側を駆動するために用いられる。バック動作モードおよびＢＢ動作モードの場合に、これは当てはまる。
インダクタの出力側（ｌｘ）は、バック動作モードの場合、出力電圧（ｖｏ）に保持され、あるいはブースト動作モードおよびＢＢ動作モードの場合、ｖｏとグラウンドの間で切り換えられる（図９参照）。ｂｏｏｓｔｌｘ項は、ブーストモードおよびＢＢモードの場合に用いられ、ｄｎが論理ハイレベルのときは０であり、ｄｎが論理ローレベルのときはｖｏに設定される。これは、ブーストモードおよびＢＢモードでのスイッチング動作を表している（図１０参照）。
ｖｏｄがｖｂａｔ×０．９より小さいときは、ｌｘはｖｏに設定される（バックモード構成）。ｖｏｄがｖｂａｔ以上のときは、ｂｏｏｓｔｌｘ項が用いられる（ブーストモードおよびＢＢモード）。これらの簡単な条件文および回路要素を用いて、３つの動作モードにおける電力装置部１５０の動作がモデル化される。ｖｏｄがｖｂａｔ×０．９より小さいときはバックモードが用いられ、ｖｏｄがｖｂａｔ×０．９より大きくｖｂａｔ×１．１より小さいときはＢＢモードが用いられ、ｖｏｄがｖｂａｔ×１．１より大きい場合はブーストモードが用いられる。ＢＢモード領域への上限および下限は、負荷特性および用いられる電力スイッチに応じて最適性能を得るために、増加または減少させることができる。これら３つの動作モードにおけるスイッチング動作により、デューティサイクル（定常状態におけるｄｎ）がピークインダクタ電流に変換される。インダクタの値、ｖｂａｔおよびｖｏレベル、並びに動作周波数に応じて、リップル電流が、したがってインダクタ電流が制御される。先に述べたように、電力装置モデルはまた、電圧−電圧コンバータＥ１ １５６中で実装された電流制限機能を有する。ｉｓｅｎ＞ｉｌｉｍの場合は、Ｅ１がインダクタ電流のさらなる増加に対抗するための電圧を供給する。
Ｂ．放電スイッチ
図１２を参照すると、放電スイッチサブ回路１６０は、（ＰＳＰＩＣＥの）数式対電流型アナログ挙動モデルによるブロックＡＢＭＩ２ １６２、ｂｏｏｓｔｘｉ項、および抵抗Ｒ４ １６４の組合せによってモデル化され、抵抗Ｒ４ １６４の抵抗値は、放電スイッチ（たとえばＭＯＳＦＥＴ）の抵抗値の推定値として使用される。ｂｏｏｓｔｘｉは、ＢＢおよびブーストモードで用いられる（図９参照）。ソースブロックＡＢＭＩ２ １６２は、ｄｎが論理ハイレベル（充電サイクル）のときは０アンペアに設定され、ｄｎが論理ローレベル（放電サイクル）のときはｉｓｅｎに設定される。フィルタリングされたｖｏ要求信号（ｖｏｄｆ）がｖｂａｔ×０．９より小さい場合は、充電サイクルおよび放電サイクルの両方に対して、電流はｉｓｅｎに設定される（バックモード）。そうでない場合には、電流はｂｏｏｓｔｘｉに設定される（ＢＢおよびブーストモード）。放電電流は、スイッチ抵抗Ｒ４ １６４を流れて出力端へ導かれる。電流ｉｓｅｎのわずかな部分が、抵抗Ｒ１４ １７３（図１４に示す）を通って補償回路網１６１を駆動する。
放電スイッチサブ回路１６０に関連する、伝達電流Ｉ（ＡＢＭＩ２）、インダクタ電流Ｉ（Ｌ１）、および出力フィルタコンデンサ電圧Ｖ（ｖｏ）を示す波形を、図１３の３個の表示枠内に示す。各表示枠は時間的にリンクしている。各波形は、バックモード（約３６〜５０マイクロ秒の間）、遷移モード（約５０〜７０マイクロ秒の間）、およびブーストモード（約７５マイクロ秒から始まる）における時間部分を含む。鋸歯状波形の形から明らかなように、バックモードの間もブーストモードの間も（図１３に示す３個の表示枠すべてにおいてそれぞれ左および右）、インダクタはスイッチング動作を受ける。バックモード中は、すべてのインダクタ電流が、フィルタコンデンサに伝達される。ブーストモード中は、伝達電流だけがフィルタコンデンサに供給され、これが充電サイクルの間で伝達電流が周期的に０となる理由である。遷移モード中は、スイッチング動作が一時停止され、すべてのインダクタ電流がフィルタコンデンサに供給される。ブーストモードでのみ、スイッチング動作が再開される。遷移の際に、スイッチングなしのインダクタ動作を設けることの利点は、より急速にＶｏｕｔが新しい値へ遷移できることである。図１３の下側表示枠は、約２５マイクロ秒以内に、Ｖ（ｖｏ）が０．８ボルトから４．２ボルトへ遷移する様子を示す。このような急速な遷移は、たとえばセルラー電話の送信機／アンテナ電源において、正確にデータを伝送し電力消費を最小にするために、急速に所望のエネルギー値に到達するのに望ましい。
遷移の際のスイッチングなしのインダクタ動作を用いることにより、バックモードからブーストモードへ直接遷移する場合に得られるよりも、大幅に短い遷移時間が可能になる。遷移の際にスイッチングなしのインダクタ動作を可能にする条件文を、図２４に関連して示す。
Ｃ．補償回路網
図１４を参照すると、補償回路網１６１は、出力フィルタ（負荷抵抗Ｒ２ １６６、および付随する等価直列抵抗Ｒ３ １６７を有するコンデンサＣ１ １６８を含む）、帰還分圧器（抵抗Ｒ５ １７０、および抵抗Ｒ９ １７０を含む）、およびリード・ラグ回路（抵抗Ｒ１４ １７３、Ｒ１５ １７６、Ｒ４ １６４、およびコンデンサＣ７ １７４を含む）を含む。出力フィルタ特性は、抵抗Ｒ２ １６６およびコンデンサＣ１ １６８により設定される極点を有する一次特性である。それぞれ、コンデンサＣ７ １７４および抵抗Ｒ１４ １７３に起因し、コンデンサＣ１ １６８および抵抗Ｒ３ １６７、Ｒ４ １６４に起因する、打ち消し合う第１の極および零点がある。フィルタコンデンサＣ１ １６８の等価直列抵抗Ｒ３ １６７と、それが、（Ｒ４ １６４としてモデル化された）伝達スイッチを通る伝達電流によって生じる進相帰還項に及ぼす減衰的（ｄｅｇｅｎｅｒａｔｉｖｅ）な効果とによる、打ち消し合う第２の極と零点がある。これにより、フィルタコンデンサＣ１ １６８および負荷抵抗Ｒ２ １６６による２．８ＫＨｚの極と、コンデンサＣ７ １７４および抵抗Ｒ１４ １７３、Ｒ１５ １７６による零点が残る。補償回路網１６１により、系のユニティゲインクロスオーバ（約７５ＫＨｚ）付近の位相マージンが改善される。図１５は、補償回路網１６１のゲインおよび位相特性のプロットを示す。
Ｄ．誤差増幅器
図１６を参照すると、図１１に示した誤差増幅器Ｕ９ １８０の一例の設計モデルを示す。増幅器Ｕ９ １８０は、（ＰＳＰＩＣＥ）アナログ挙動モデルの電圧−電流コンバータブロックＧ１に結合された温度テーブル２２０、電圧源Ｖ１ ２２４、およびＰＭＯＳ要素Ｍ７ １９２、Ｍ８ １９４、Ｍ９ １９６、Ｍ１０ １９８、Ｍ３ ２０２、Ｍ４ ２０４、およびＮＭＯＳ要素Ｍ１２ ２１２、Ｍ１１ ２１４、Ｍ６ ２１６、Ｍ５ ２１８を含む多数の（ＰＳＰＩＣＥの）ＰＭＯＳおよびＮＭＯＳトランジスタ挙動モデルを含む。２つのコンデンサＣ３ ２０８、Ｃ４ ２０７、および等価直列抵抗Ｒ１１ ２０６も設けられている。誤差増幅器Ｕ９ １８０のゲインおよび位相特性（すなわち開ループ周波数応答）を図１７に示す。周波数応答は、約９０°の位相マージンと、６００ＫＨｚのユニティゲインクロスオーバを得るように設計される。誤差増幅器Ｕ９ １８０の位相応答は、１０ＫＨｚで生じる補償回路網１６１における位相マージンの低下を、（少なくとも部分的に）打ち消すように設定される。位相特性とユニティゲインクロスオーバは、クリティカルである。しかし、特定の用途において高い直流ゲインが必要な場合は、より低い周波数の主極を持つ、より高いゲインの増幅器が可能である。
誤差増幅器Ｕ９ １８０の非反転入力端は、ｖｏｄ／３．５に設定される。これは、ｖｏを安定化するための要求制御をもたらす。ｖｏは、定常状態の動作ではｖｏｄに等しく設定される。誤差増幅器Ｕ９ １８０の出力は、電流制限（ｉｌｉｍ）＋１Ｖを超えないように、あるいは６００ｍＶより低くならないようにクランプされる。誤差増幅器Ｕ９ １８０の出力は、ピーク電流要求信号（ｉｐ）を設定するために用いられ、ｉｐより１ボルト高い。このバイアス変化により、ｉｐ要求範囲をｉｌｉｍから−４００ｍＡまでの範囲とすることが可能になる。この範囲を得るために、任意にスケーリングすることができる。最も効率の良い実装は、トランジスタレベルの設計時に決定することができる。このクランプは、誤差増幅器Ｕ９ １８０中のミラー容量が過充電され、それによってｖｏが安定化された状態になる際の遅れを生じるのを防ぐために重要である。
Ｅ．電圧帰還
図１１は、この実施形態によるＥＣＭ電力コンバータデバイスと共に用いるための、出力フィルタコンデンサ、負荷抵抗、および電圧帰還部またはサブ回路を示す。図１１は、（図１６に示す誤差増幅器Ｕ９ １８０を含む）電圧帰還部１５９を、図１２に示す放電スイッチサブ回路１６０と、図１４に示す補償サブ回路１６１と共に示す。電圧帰還サブ回路１５９の出力ｉｐを、図１１の左側に示す。必要に応じて、電圧帰還部１５９は、誤差増幅器Ｕ９ １８０の周りに局部帰還を設けたアクティブ補償回路網を用いることもできる。任意選択の電圧プローブ１８１を、増幅器Ｕ９ １８０と連絡させることができる。電圧帰還サブ回路１５９は、誤差増幅器１８０に加えて、抵抗Ｒ１７ １８４、および電流を６００ｍＡと値（ｉｌｉｍ＋１）の間の範囲に制御するために電圧を制限するリミッタブロック１８２を含む。
Ｆ．電流サンプラ
図１８を参照すると、電流サンプラ２３０は、制御信号（リセットパルス）ｒｓｔｒ、スイッチＳ１ ２３２、およびホールドコンデンサＣ２ ２３６を含む。スイッチＳ１ ２３２の特性値（すなわちｖｏｆｆ、ｖｏｎ、ｒｏｎ、およびｒｏｆｆ）を図１８に示す。図１９に示すように信号ｒｓｔｒは、各充電サイクルの開始時に約２０ｎｓの間、ハイになる。この時間中、インダクタ電流はその最小値にあり、サンプリングされ、コンデンサＣ２ ２３６にアナログ電圧として記憶される。（図７にも図１１にも示されている）信号ｉｓｅｎは、電流監視サンプルとして用いられる。これは、サンプリング抵抗が１オームであることを暗示しているが、これはサンプリングの期間中のみである。サンプリングによる平均電力損失は無視できるので、電圧降下がゼロのモニタ（Ｈ１）が用いられる。
電流を連続的に監視するには、１オームの電流検出抵抗では大きすぎる。しかし、このＥＣＭ電力コンバータでは、瞬間的なサンプリングが用いられるので、サンプリングによる平均電力損失は、ごくわずかである。ノイズがより大きいシステムの場合は、より大きな検出抵抗（たとえば２または３オーム）を用いることができ、電流サンプル値が小さい場合にゲインを高める、ダイナミック型の検出抵抗を用いることもできる。
サンプリングされた電流値ｉｍｓは、電流レベルを表す電圧を制限する、（ＰＳＰＩＣＥ）電圧制限ブロック２３４によって、＋ｌｉｍおよび−ｌｉｍに制限される。これは、正しい値を得るのに十分な間だけ、インダクタ電流を検出要素へ切り換える簡単なスイッチにより実施することができる。サンプリング期間は変えることができるが、サンプリング精度とサンプリングによるピーク電力との間のトレードオフがある。
Ｇ．充電期間の推定
図２０を参照すると、充電期間の推定は、ＤＣアナログ挙動モデルにおける数式対電流ブロックＡＢＭＩ３ ２５６、コンデンサＣ３ ２５８、およびランプ発生器を形成するトランジスタＭ３ ２８０を用いて実施される。トランジスタＭ３ ２８０は、充電期間中はオフで、放電期間の終わりにランプをリセットするために短い期間（たとえば２０〜３０ナノ秒）オンとなる。ｉｍｓサンプルを抽出するのと同じ信号が、トランジスタＭ３の動作を制御する。抵抗Ｒ７ ２８１は、トランジスタＭ３ ２８０に接続される。ｔｈｒｐ項は、（ゲインを有する）（ＰＳＰＩＣＥ）電圧−電圧コンバータブロックＥ５ ２６８中で用いられる数式対電圧項１−（ｖ（ｉｍｓ）−ｖ（ｆｉｍｓ））／３により発生され、電圧−電圧コンバータブロックＥ５ ２６８は、接地されたコンデンサＣ５ ２６４に結合された抵抗Ｒ１１ ２６６を通り、電流リミッタ２６２を介して入力信号を受け取る。充電期間推定部２５０は、さらに、（ＰＳＰＩＣＥ）アナログ挙動モデルによる電圧リミッタブロック２６９、２７９、および任意選択の電圧プローブ２０４、２６１を含む。ブロック２６８、抵抗Ｒ１１ ２６６、コンデンサＣ５ ２６４、および電流リミッタ２６２の組合せは、１つの比較器をシミュレートしている。ｔｃｈの関数であるｔｈｒｃｈ項は、（ゲインを有する）（ＰＳＰＩＣＥ）電圧−電圧変換ブロックＥ３ ２７８に関連付けられ、電圧−電圧変換ブロックＥ３ ２７８は、接地されたコンデンサＣ６ ２７４に結合された抵抗Ｒ１２ ２７６を通り、電流リミッタ２７２を介して、入力信号を受け取る。電流リミッタ２７２、コンデンサＣ６ ２７４、抵抗Ｒ１２ ２７６、およびブロック２７８は、もう１つの比較器をシミュレートしている。任意選択の電圧プローブ２０４は、ｔｈｒｐノードの電圧を監視するために用いられる。収束発生器２５１専用の部分は、図２２にも示すように、さらに抵抗Ｒ１３ ２５２、およびコンデンサＣ８ ２５４を含む。
図２１を参照すると、第１の閾値によって充電パルス幅が決まり、第２の閾値によってランプ発生器の周期（すなわち動作周波数）が決まる。
充電期間推定の最初の段階は、必要な、電流の変更量（ｄｅｌｔａ＿Ｉ）の決定を含む。この実施形態においては、電流の変化量は、ピーク電流要求（ｉｐ）から最新の電流サンプル（ｉｍｓ）を差し引いた値である。電流サンプルｉｍｓは、充電サイクルの開始時に得ることができ、これは直前の伝達サイクルの終了時と等価である。
ｄｅｌｔａ＿Ｉが確立された後、それが充電パルス期間を算出するのに用いられる。この実施形態では、インダクタの値Ｌをｖｂａｔで割った値が、ｄｅｌｔａ＿Ｉに乗じられる。これは、ＢＢモードおよびブーストモードの充電スロープ（ｄＩ／ｄｔ）の逆数である。誤差増幅器の直流ゲインが高い場合は、バック充電スロープ（Ｌ／（ｖｏ−ｖｂａｔ））を用いる必要はない。
ｄｅｌｔａ＿Ｉをパルス幅に関係付けるために用いられるスケーリング係数は、電圧制御ループ中に追加されるゲインと等価である。全体として制御ループに有利であれば、線形、非線形、または区分線形変換係数のどれを用いてもよい。トランジスタレベルでの実施には必要ないが、推定式電流モードの手法を分かりやすく説明するために、モデル中に充電期間（Ｔｃｈ）が含まれている。アナログ信号処理に、より適切なレベルにスケーリングするために、Ｔｃｈには１Ｍｅｇが乗じられる。その結果、ランプ発生器の充電閾値（ｔｈｒｃｈ）におけるスケーリングは１ボルト／μｓとなる。閾値ｔｈｒｃｈは、ｄｅｌｔａ＿Ｉ×（Ｌ×１Ｍｅｇ／ｖｂａｔ）とすることにより直接設定することができる。２ボルト／μｓのスケーリングが望ましい場合は、比例定数として２Ｍｅｇのスロープ項を用いてもよい。
ピーク要求電流（ｉｐ）を得るのに必要な期間の充電パルスを発生させるために、充電閾値ｔｈｒｃｈが電圧ランプと比較される。ピーク要求電流ｉｐは、電圧制御ループの出力電圧の安定化を維持するように設定される。したがって、Ｔｃｈは、ｉｐに比例するだけでよい。電圧安定化に必要なピーク電流（インダクタ電流のｉｐ制限）は、この設計では仮想的なものであり、すなわち実装形態のどこにも現れる必要はない。システムモデル中にそれを示したのは、この概念を明確にするために過ぎない。
ランプ発生器は、（ＰＳＰＩＣＥ）アナログ挙動モデルによるＤＣ数式対電流ブロックＡＢＭＩ３ ２５６、ランプコンデンサＣ３ ２５８、およびトランジスタＭ３ ２８０を含む。このケースでは、ＤＣ電流はスイッチング周波数（Ｆｒｅｑ）に１０ｐを乗じた値にスケーリングされている。Ｃ３へのこの電流源は、傾きが１Ｖ／μｓの電圧ランプを発生する。ランプ発生器の電圧（ｒａｍｐ）は、充電期間を設定するために充電期間閾値（ｔｈｒｃｈ）と比較され、またレギュレータの動作周波数を設定するために周期期間閾値（ｔｈｒｐ）と比較される。トランジスタＭ３ ２８０は、各充電伝達サイクルの終了時に、コンデンサＣ３ ２５８を放電させるためのスイッチとして用いられる。
Ｈ．収束発生器
（図２０にも示した）収束発生器回路のモデル２５１を、図２２に示す。収束発生器は、不安定な動作モードを減衰させる（ｄｅｇｅｎｅｒａｔｅ）ために、レギュレータの動作周波数を擾乱させることにより、デューティサイクルが５０％より大きい場合の不安定性を、スロープ補償を使用することなしに克服する。収束発生器２５１の効果を、図２３に示す。この図は動作周波数の変動を示している。収束発生器２５１は、抵抗Ｒ１３ ２５２およびコンデンサＣ８ ２５４により得られる、ｉｍｓのフィルタリング済みバージョン（ｆｉｍｓ）、および動作周期閾値（ｔｈｒｐ）を擾乱させる進み遅れ項（ｌｅａｄ ｌａｇ ｔｅｒｍ）を含む。この進み遅れ項は、１−（ｉｍｓ−ｆｉｍｓ）／３である。定常状態（その場合ｉｍｓ＝ｆｉｍｓ）では、動作周期閾値は１であり、これはランプ発生器のここでのスケーリング（１Ｖ／μｓ）では、１ＭＨｚのスイッチング周波数に相当することに留意されたい。したがって、システムの動作中心周波数は、１ＭＨｚとなる。デューティサイクルが５０％より大きい場合のサブハーモニック発振による不安定性は、システム中のノイズによって誘起されるので、１／３というスケーリング係数は、具体的なシステムノイズの所与のレベルに対して最も安定な動作周波数が得られるように、調整可能とすることができる。電源の設計において、システムノイズは十分にモデル化されていないので、この項のゲインを調整するのが望ましい。任意の適切なゲインを用いることができる。
先に述べたように、ｉｍｓが急激に増加した場合は常にスイッチング周波数を高くし（すなわち放電期間を短くし）、ｉｍｓが急激に減少した場合は常にスイッチング周波数を低くする（すなわち放電期間を長くする）ことによって収束が得られる。こうすると、次に続くサイクルにおいてｉｍｓがそれ以上には逸脱しなくなるので、縮退的（ｄｅｇｅｎｅｒａｔｉｖｅ）な帰還が構成される。
収束発生器２５１は、ノイズによってｉｍｓが急激に増加したときは、充電期間を短くしスイッチング周波数を高くするように動作周波数を変化させることによって、逸脱を避ける。これは、放電サイクルは同程度には増加しないことを意味する。デューティサイクルの変動は、より少ない。言い換えれば収束発生器は、デューティサイクルが５０％より大きい場合の電流モード制御のマイナスの効果を縮退させる。スロープ補償を避けることができるので、出力フィルタも一次（ＲＣ）のままである。
Ｉ．遷移モード
図２４を参照すると、遷移モードはｖｏｄが変化するとき、ｖｏの遷移を加速するために用いられる。フィルタリングされたｖｏ（すなわちｖｏｆ）が、その差が２００ｍＶを越えてフィルタリングされた要求信号（ｖｏｄｆ１）より小さく、ｖｏｄｆ１が２Ｖより大きい場合、ｔｒａｎｕｐがアサートされる。ｔｒａｎｕｐがアサートされると、ブーストモード充電サイクルがイネーブルされ、それによりインダクタＬ１ １５４（図７に示す）を充電するのに要する時間が短くなる。この機能により、レギュレータの立ち上がりのスルーレートが改善される。
フィルタリングされたｖｏ（すなわちｖｏｆ）が、フィルタリングされた要求信号より２００ｍＶ大きく、ｖｏｄｆ１が６８０ｍＶより小さい場合には、ｔｒａｎｄｎがアサートされる。ｔｒａｎｄｎがアサートされると、バック伝達サイクルがイネーブルされる。これにより、インダクタＬ１ １５４、および出力フィルタコンデンサＣ１ １６８（図１４に示す）を放電させるのに要する時間が短くなり、レギュレータの立下りのスルーレートが改善される。
Ｊ．入力テストベクトル
図２５は、この実施形態の３個の入力テストベクトル回路部３１０、３２０、３３０を示す。電圧源Ｖ５ ３１２を含む第１の入力テストベクトル部３１０は、図７に示す電力装置回路への入力供給をオンにするために用いられる信号ｖｉを発生する。電圧源Ｖ６ ３２２を含む第２の入力テストベクトル部３２０は、図２０に示す充電期間推定回路中において用いられるリセット信号ｒｓｔを発生する。電圧源Ｖ４ ３３４およびＶ７ ３３２、抵抗Ｒ２０ ３３６、コンデンサＣ１１ ３３８を含む第３の入力テストベクトル部３３０は、図１１に示す電圧帰還ループの要求信号用のパルス波形を作り出すために用いられる。
Ｋ．応答特性
図２６〜図３４は、システムの動作を実証するための、この実施形態によるＥＣＭ電力コンバータを用いたシステムの応答特性を表す様々な波形を示す。図２６は、この実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源のオープンループ周波数応答を表す２つのボード線図を示す。図２６の上側プロットは、図７〜図２５に関して説明したシステムのシステムモデル中の各要素の振幅応答を示す。図２６の下側プロットは、各システム要素の、全体のシステム応答に対する寄与を示す。電圧ループのユニティゲインクロスオーバ周波数は７５ＫＨｚであり、位相マージンは５４°である。ゲインマージンは、２０ｄＢより大きい。
図２７は、Ｖ（ｖｏ）およびＶ（ｖｏｄ）の大信号ステップ過渡応答（ローからハイ）のプロットを示す。図２８は、インダクタ電流Ｉ（Ｌ１）の過渡応答のプロットを上側ウィンドウ中に、対応する電圧Ｖ（ｖｏ）の大信号ステップ過渡応答（ローからハイ）のプロットを下側ウィンドウ中に示す。図２９は、電圧Ｖ（ｖｏ）およびＶ（ｖｏｄ）の大信号ステップ過渡応答（ハイからロー）のプロットを示す。図３０は、電圧Ｖ（ｖｏ）の１００ｍＶステップでのステップ過渡応答のプロットを示す。図３１は、上側ウィンドウ中にゲイン対周波数のボード線図を、下側ウィンドウ中に位相マージン対周波数のボード線図を示す。図３２〜図３４は、この実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源の、それぞれバックブーストモード出力リップル、ブーストモード出力リップル、およびバックモード出力リップルを示す。
Ｌ．収束発生器の実例
図３５は、ＤＣ−ＤＣスイッチング電源の動作を実例で示すために、異なる条件文およびパラメータ値を含む収束発生器を示す。すなわち、図２２に示したものとほぼ同じであるが、動作状態の収束発生器を持つＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源、およびその動作が停止された収束発生器を持つＥＣＭ電力コンバータを含む。収束発生器２５１Ａは、抵抗Ｒ２３ ２５２Ａ、コンデンサＣ２０ ２５４Ａ、および（ＰＳＰＩＣＥ）アナログ挙動モデルによる電圧リミッタブロック２６９Ａを含む。収束発生器の動作していない場合と動作している場合の、電源の動作に対するＰＳＰＩＣＥシミュレーション結果を、それぞれ図３６および図３７に示す。
図３６は、ブーストモードであるが収束発生器部分の動作が停止された（すなわちデューティサイクルが５０％より大きい場合に不安定な挙動を示す従来の電源を近似するため）、第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源のＰＳＰＩＣＥシミュレーション結果を示している。これは、いくつかのパラメータに対する時間依存プロットまたは波形を含む。上側ウィンドウはデューティサイクル（Ｖ（ｔｈｒｃｈ）×Ｖ（ｒａｍｐ）／Ｖ（ｒａｍｐｃ））と周期（Ｖ（ｔｈｒｐ））の両方を示し、中央ウィンドウはスイッチング周波数を示し、下側ウィンドウはインダクタ電流（ｉ（Ｌ１））と最小インダクタ電流サンプル（Ｖ（ｉｍｓ））の両方を示す。これら３つのウィンドウはすべて、時間的にリンクしている。１４４マイクロ秒の時点で擾乱が導入され、それによって最小インダクタ電流サンプルＶ（ｉｍｓ）の発振が引き起こされる。（中央ウィンドウに示されるように）動作周波数が一定のとき、インダクタ電流が大きくスイングし、システムは１４４マイクロ秒より前の望ましい動作状態に戻ることができない。
図３７は、図３６と同じパラメータに対する時間依存プロットまたは波形を含むＰＳＰＩＣＥシミュレーション結果であるが、ブーストモード中の第２の実施形態による収束発生器部分が動作しているＥＣＭ電力コンバータを含む、ＤＣ−ＤＣスイッチング電源の場合を示す。中央ウィンドウに示されるように、１４４マイクロ秒において導入された擾乱によって、動作周波数が変化する。約３マイクロ秒以内に、１４４マイクロ秒より前の状態とほぼ同じ安定な動作が再開される。したがって、デューティサイクルが高い（５０％より大きい）とき、収束発生器が不安定な動作に耐え得ることを実例で示している。
以上、本発明の特定の態様、特徴、および例示的な実施形態を参照しながら本発明を説明してきたが、本発明の有用性はそのように限定されるものではない。すなわち、本発明の有用性は、本発明の技術分野の当業者なら思い付くことができる、本明細書における開示に基づく他の多くの変形形態、変更形態、および代替的な形態にも及び、かつそれらを含むことを理解されたい。従って、特許請求の範囲に記載の発明は、このようなすべての変形形態、変更形態、および代替的な形態を、その趣旨および範囲内に含むものと広く解釈される
従来の電流モードコントローラの制御ブロック図である。 本発明の第１の実施形態による推定式コンダクタンスモード電力コンバータの制御ブロック図及び具体的な回路例である。 一実施形態によるＥＣＭ電力コンバータの回路例を示す図である。 一実施形態によるＥＣＭ電力コンバータの回路例を示す図である。 一実施形態によるＥＣＭ電力コンバータの回路例を示す図である。 一実施形態によるＥＣＭ電力コンバータの回路例を示す図である。 （Ａ）は、スロープ補償のない従来の電流モード電力コンバータが、５０％以上のデューティサイクルで動作する場合、サブハーモニック発振の影響により測定電流がその目標値から逸脱する様子を示す、インダクタの電流と時間の関係を示すプロット図である。（Ｂ）は、収束発生器を使用する推定式コンダクタンスモード電力コンバータがサブハーモニック発振を消散させそれにより測定電流をその目標値に収束させる周波数スキューイングの効果を示す、インダクタの電流と時間の関係を示すプロット図である。 推定式コンダクタンスモード電力コンバータを用いた、電子装置またはシステムを示す概略図である。 推定式コンダクタンスモード電力コンバータを含むスイッチング電源を用いた、電子装置またはシステムを示す概略図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源で用いられる、７個のパラメータ例のリストを示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含み、電力装置が、バック、ブースト、およびバックブーストモードで電力変換機能を提供するように構成された、ＤＣ−ＤＣスイッチング電源の電力装置部をシミュレートするための、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 バックモードで動作する図７のモデル化された電力装置部の４個のパラメータ、電流Ｉ（Ｌ１）、および電圧Ｖ（ｂｕｃｋｌｉｎ）、Ｖ（ｌｉｎ）、Ｖ（ｌｘ）の時間依存プロットまたは波形を含むＰＳＰＩＣＥシミュレーション結果を示す図である。 ブーストモードで動作する図７の電力装置部の４個のパラメータ、すなわち電流Ｉ（Ｌ１）、および電圧Ｖ（ｂｏｏｓｔｌｘ）、Ｖ（ｌｉｎ）、Ｖ（ｌｘ）の時間依存プロットまたは波形を含むＰＳＰＩＣＥシミュレーション結果を示す図である。 バックブーストモードで動作する図７の電力装置部の３個のパラメータ、電流Ｉ（Ｌ１）、および電圧Ｖ（ｌｉｎ）、Ｖ（ｌｘ）の、時間依存プロットまたは波形を含むＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源の、出力フィルタコンデンサ、負荷抵抗、ならびに誤差増幅器、放電スイッチ、および補償サブ回路を含む電圧帰還部の、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 図１１に示す電圧帰還部の放電スイッチサブ回路の、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 図１２の放電スイッチサブ回路の３個のパラメータ、すなわち電流Ｉ（ＡＢＭＩ２）およびＩ（Ｌ１）、および電圧Ｖ（ｖ０）の時間依存プロットまたは波形を含むＰＳＰＩＣＥシミュレーション結果を示す図である。 図１１に示す出力フィルタコンデンサ、負荷抵抗、および電圧帰還部からなる補償回路網サブ回路の、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 図１４の補償回路網サブ回路の周波数応答を示すボード線図を含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 図１１に示す誤差増幅器Ｕ９の、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 図１６の誤差増幅器の周波数応答を示すボード線図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源の電流サンプラ回路部に対する、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 上側ウィンドウが電流Ｉ（Ｌ１）および電圧Ｖ（ｉｍｓ）を示し、下側ウィンドウが電圧Ｖ（ｒｓｔｒ）を示す、図１８の電流サンプラ部の３個のパラメータのＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源の充電期間推定部に対する、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 上側ウィンドウ中の電圧Ｖ（ｄｎ）、および電流Ｉ（Ｌ１）、中央ウィンドウ中の電圧Ｖ（ｉｍｓ）、およびＶ（ｉｐ）、下側ウィンドウ中の電圧Ｖ（ｔｈｒｃｈ）、Ｖ（ｔｈｒｐ）、およびＶ（ｒａｍｐ）を含めた、図２０の充電期間推定部のＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源の収束発生器に対する、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 上側ウィンドウ中の電圧Ｖ（ｔｈｒｐ）、および下側ウィンドウ中の電圧Ｖ（ｖｏ）を含めた、図２２の収束発生器の２個のパラメータの時間依存プロットまたは波形を含むＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源の遷移モード回路部に対する、ＰＳＰＩＣＥアナログハードウェア記述言語回路モデルを示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源の入力テストベクトル回路部に対する、ＰＳＰＩＣＥアナログハードウェア記述言語回路モデルを示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源のオープンループ周波数応答を示す２つのボード線図を含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源における、電圧Ｖ（ｖｏ）およびＶ（ｖｏｄ）の（ローからハイ）大信号ステップ過渡応答のプロットを含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源における、上側ウィンドウ中のインダクタ電流Ｉ（Ｌ１）の過渡応答のプロット、および対応する電圧Ｖ（ｖｏ）の（ローからハイ）大信号ステップ応答のプロットを含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源における、電圧Ｖ（ｖｏ）およびＶ（ｖｏｄ）の（ハイからロー）大信号ステップ過渡応答のプロットを含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源における、電圧Ｖ（ｖｏ）の１００ｍＶステップでのステップ過渡応答のプロットを含むＰＳＰＩＣＥシミュレーション結果を示す図である。 いずれも第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源についての、上側ウィンドウ中にゲイン対周波数のボード線図、下側ウィンドウ中に位相マージン対周波数のボード線図を含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源のバックブーストモード出力リップルを含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源のブーストモード出力リップルを含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源のバックモード出力リップルを含む、ＰＳＰＩＣＥシミュレーション結果を示す図である。 図２２に示す収束発生器と同様、異なる条件文とパラメータ値を含み図３６〜図３７のシミュレーション結果をもたらす、第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源における収束発生器の少なくとも一部分に対する、ＰＳＰＩＣＥアナログハードウェア記述言語による回路モデルを示す図である。 上側ウィンドウのデューティサイクル（Ｖ（ｔｈｒｃｈ）×Ｖ（ｒａｍｐ）／Ｖ（ｒａｍｐｃ））および周期（Ｖ（ｔｈｒｐ））、中央ウィンドウのスイッチング周波数、下側ウィンドウのインダクタ電流（ｉ（ｌ１））および最小インダクタ電流サンプル（Ｖ（ｉｍｓ））を示し、ブーストモード中であるが収束発生器が非動作中である第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源のＰＳＰＩＣＥシミュレーション結果を示す図である。 ブーストモード中であるが収束発生器が動作中である、第２の実施形態によるＥＣＭ電力コンバータを含むＤＣ−ＤＣスイッチング電源についてのＰＳＰＩＣＥシミュレーション結果を示す図である。
符号の説明
１ 電流モードコントローラ
１０ コンダクタンスモード電力コンバータ
１４ スイッチ
２０ 電圧制御ループ
２１ 補償
２２ フィルタリング
６６ 電流サンプラ
７０ デューティサイクル推定部
７２ 収束促進器
１０１、１１１ ＥＭＣ電力コンバータ
１０６、１１６ 電源
１０８、１１８ 負荷

Claims (14)

  1. 入力電圧を昇圧または降圧して所望の出力電圧を生成する電力コンバータであって、
    前記入力電圧を、磁束エネルギー蓄積要素を介して、電荷蓄積要素に供給するスイッチ部と、
    前記磁束エネルギー蓄積要素に流れる電流を周期的にサンプリングし、その電流レベルを記憶する電流サンプル部と、
    サンプリングした前記電流レベルと前記出力電圧に比例するフィードバック電圧に基づいて、前記スイッチ部によるスイッチングのデューティサイクルを制御するデューティサイクル制御部と、を備え、
    前記デューティサイクル制御部は、前記電流レベルに相当する電圧と前記出力電圧に比例するフィードバック電圧との差分電圧と、ランプ波とを比較するコンパレータを備え、前記コンパレータからの出力に基づいて、前記スイッチ部によるスイッチングのデューティサイクルを制御することを特徴とする電力コンバータ。
  2. 前記磁束エネルギー蓄積要素に流れる電流を周期的にサンプリングし、その結果を基に充電期間を推定することによって、安定した出力電圧を出力ノードに供給することを特徴とする請求項１に記載の電力コンバータ。
  3. 前記磁束エネルギー蓄積要素に流れるピーク電流を監視することなしに安定した前記出力電圧を前記出力ノードに供給することを特徴とする請求項１に記載の電力コンバータ。
  4. 前記充電期間中に前記磁束エネルギー蓄積要素に流れる電流を連続的に監視することなしに安定した前記出力電圧を前記出力ノードに供給することを特徴とする請求項１に記載の電力コンバータ。
  5. 前記電流レベルに相当する電圧をフィルタリングするローパスフィルタと、前記電流レベルに相当する電圧と前記ローパスフィルタからの電圧の差分電圧および基準となる基準電圧に応じて、基準となる周波数を変化させた周波数をもつ信号を生成する発振器と、前記発振器からの周期をもつ前記ランプ波を生成するランプ波生成回路と、を有し、
    放電期間を変えることを可能にする収束促進器をさらに備え、
    前記電力コンバータが、非定常状態あるいは不安定状態にあるときは、前記充電期間と前記放電期間の和が変化し得ることを特徴とする請求項１に記載の電力コンバータ。
  6. 前記収束促進器は、サンプリングされた前記電流レベル信号の変化分に比例する信号である前記電流レベルに相当する電圧と前記ローパスフィルタからの電圧の差分電圧を、定常状態時の前記充電期間と前記放電期間の和を表す信号である前記基準電圧に重畳することによって、非定常状態あるいは不安定状態にあるときは、前記充電期間と前記放電期間の和が変化し得ることを備えたことを特徴とする請求項５に記載の電力コンバータ。
  7. 前記電流レベル信号の変化分は、前記電流サンプル部が（ｎ＋１）回目にサンプリングした信号と前記電流サンプル部がｎ回目にサンプリングした信号との差分に比例することを特徴とする請求項６に記載の電力コンバータ。
  8. 前記電流レベル信号の変化分は、サンプリングされた信号とサンプリングされた信号にローパスフィルタを掛けた信号との差分に比例する信号であることを特徴とする請求項６に記載の電力コンバータ。
  9. サンプリングされた前記電流レベルが増加した場合は前記デユーティサイクルのうちの放電期間を短くし、サンプリングされた前記電流レベルが減少した場合は前記デユーティサイクルのうちの放電期間を長くすることにより、定常状態に収束することを特徴とする請求項５に記載の電力コンバータ。
  10. 前記収束促進器により、５０％より大きいデューティサイクルで動作し、かつ安定なままであるように適合されたことを特徴とする請求項５に記載の電力コンバータ。
  11. 前記電流サンプル部は、磁束エネルギー蓄積要素に流れる電流を電圧に変換するための電流電圧変換器、サンプリング用スイッチ、ならびに電圧保持する容量素子を備えることを特徴とする請求項１に記載の電力コンバータ。
  12. サンプリングする期間を前記充電期間に対して十分小さくすることによって、ピーク電流閾値がＸアンペア、電流検出利得がＹボルト／アンペア、とした時にピーク電力損失がＸ２×Ｙ、平均電力損失がＸ２×Ｙ／Ｎ、ただしＮ≫１であることを特徴とする請求項１に記載の電力コンバータ。
  13. 前記デューティサイクル制御部は、サンプリングされた前記電流レベルと前記磁束エネルギー蓄積要素に流れる電流の要求されるピーク電流レベルとの差分に比例した充電期間を設定することを特徴とする請求項１に記載の電力コンバータ。
  14. 前記磁束エネルギー蓄積要素に流れる電流をサンプリングするタイミングは、前記充電期間の最初または放電期間の最後であることを特徴とする請求項１に記載の電力コンバータ。
JP2006259155A 2005-11-14 2006-09-25 電力コンバータ Expired - Fee Related JP4931530B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/273,452 2005-11-14
US11/273,452 US7560909B2 (en) 2005-11-14 2005-11-14 Power converter using extrapolative conductance mode control

Publications (2)

Publication Number Publication Date
JP2007143384A JP2007143384A (ja) 2007-06-07
JP4931530B2 true JP4931530B2 (ja) 2012-05-16

Family

ID=38040089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006259155A Expired - Fee Related JP4931530B2 (ja) 2005-11-14 2006-09-25 電力コンバータ

Country Status (2)

Country Link
US (1) US7560909B2 (ja)
JP (1) JP4931530B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018095A1 (en) * 2006-08-07 2008-02-14 Stmicroelectronics S.R.L. Fixed-off-time power factor correction controller
TW200814499A (en) * 2006-09-01 2008-03-16 Richtek Technology Corp Switching type power supply and method of determining compensation coefficients
US8285502B2 (en) * 2008-11-21 2012-10-09 L&L Engineering, Llc Digital compensator for power supply applications
US8120363B2 (en) 2008-11-24 2012-02-21 Cummins Power Generation Ip, Inc. Voltage drop compensation for an electric power storage device charging system
JP4885280B2 (ja) * 2009-05-01 2012-02-29 三菱重工業株式会社 発電装置及びその制御方法
ES2753821T3 (es) * 2010-01-28 2020-04-14 Siemens Ag Dispositivo de controlador de corriente y método de control vectorial para controlar la conversión de potencia
US8963528B2 (en) 2010-04-30 2015-02-24 Lockheed Martin Corporation Method and means to implement fixed frequency operation of buck mode switching
US8547141B2 (en) 2010-04-30 2013-10-01 Lockheed Martin Corporation Wide dynamic range, wide bandwidth, voltage to current converter
US8564271B2 (en) 2010-06-01 2013-10-22 Lockheed Martin Corporation Method and means to implement a current follower operation of a buck mode, switching power supply
US20120139345A1 (en) * 2010-12-01 2012-06-07 Texas Instruments Incorporated Control method of hybrid power battery charger
US8829879B2 (en) 2010-12-03 2014-09-09 Maxim Integrated Products, Inc. Inductor current measurement for DC to DC converters
US8736245B1 (en) 2011-01-20 2014-05-27 Lockheed Martin Corporation Method and means to combine pulse width modulation level control, full resonance and zero voltage switching for switched mode power supplies
DE102011015220B4 (de) * 2011-03-25 2014-01-23 Phoenix Contact Gmbh & Co. Kg Kommunikationssystem mit überwachtem Eingangszustand einer Eingangseinrichtung sowie Stromerhöhungseinrichtung
JP5952809B2 (ja) * 2011-05-13 2016-07-13 ローム株式会社 非絶縁降圧スイッチングレギュレータおよびその制御回路、電子機器、ａｃアダプタ
US8981749B2 (en) 2011-10-12 2015-03-17 Blackberry Limited Power converter system for mobile devices
US8829871B2 (en) * 2012-05-11 2014-09-09 Texas Instruments Deutschland Gmbh Current mode control for DC-DC converter having peak current dependent variable off-time
US10707038B2 (en) * 2013-09-06 2020-07-07 Texas Instruments Incorporated System and method for energy monitoring
US9680372B1 (en) * 2014-11-10 2017-06-13 Rantec Power Systems, Inc. Hold up converter
CN105375798B (zh) * 2015-11-25 2018-02-09 上海晶丰明源半导体股份有限公司 自适应采样电路、原边反馈恒压系统及开关电源系统
US9793798B1 (en) * 2016-04-15 2017-10-17 Dialog Semiconductor (Uk) Limited Compensation of errors in current limiters
WO2019055935A1 (en) * 2017-09-18 2019-03-21 Tang Andrew T K MAINTENANCE AND ANALOG TRACKING INCLUDING EXTRAPOLATION OF FIRST ORDER
US11081963B2 (en) * 2019-11-27 2021-08-03 Infineon Technologies Austria Ag Slope detection and correction for current sensing using on-state resistance of a power switch
JP7358252B2 (ja) * 2020-01-17 2023-10-10 キヤノン株式会社 電源装置、画像形成装置、および制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343382A (en) * 1993-04-05 1994-08-30 Delco Electronics Corp. Adaptive current control
JP3116869B2 (ja) * 1997-07-23 2000-12-11 株式会社村田製作所 電流モード制御装置のスロープ補償回路
US6325507B1 (en) * 2000-06-02 2001-12-04 Oakley, Inc. Eyewear retention system extending across the top of a wearer's head
US7461936B2 (en) * 2000-06-02 2008-12-09 Oakley, Inc. Eyeglasses with detachable adjustable electronics module
US7150526B2 (en) * 2000-06-02 2006-12-19 Oakley, Inc. Wireless interactive headset
JP3782019B2 (ja) * 2002-02-14 2006-06-07 株式会社デンソー 同期整流型ｄｃ−ｄｃコンバータの電流検出方法
DE10321720A1 (de) * 2002-05-14 2003-12-04 Yazaki Corp Verfahren zum Abschätzen des Ladezustandes und der Leerlaufspannung einer Batterie, sowie Verfahren und Vorrichtung zum Berechnen des Degradationsgrades einer Batterie
US6911809B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Switching power supply controller
JP4393129B2 (ja) * 2003-07-08 2010-01-06 新電元工業株式会社 スイッチング電源
JP4293354B2 (ja) * 2003-09-30 2009-07-08 新電元工業株式会社 スイッチング電源

Also Published As

Publication number Publication date
US20070108951A1 (en) 2007-05-17
US7560909B2 (en) 2009-07-14
JP2007143384A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4931530B2 (ja) 電力コンバータ
US9601997B2 (en) V^2 power converter control with capacitor current ramp compensation
US7764054B1 (en) Voltage regulator with current-mode dual-edge width modulation and non-linear control
US9529373B2 (en) Switching regulator and control circuit and control method therefor
JP5960246B2 (ja) 電源制御器
US10333403B2 (en) Adaptive on-time switching converter
US7589517B1 (en) Adaptive slope compensation for switching regulators
CN106788398B (zh) 时钟分频电路、控制电路以及电源管理集成电路
US9219414B2 (en) Load current readback and average estimation
JP2020508632A (ja) 固定周波数ｄｃ−ｄｃコンバータ
US9966832B1 (en) Predictive ripple-cancelling signal into error amplifier of switch mode power supply
KR101893492B1 (ko) 스위치 모드 파워 변환기에서의 아날로그 궤환 루프의 적응형 디지털 변형
US10186967B2 (en) Switching converter with ramp-based output regulation
EP2015159A1 (en) Steady state frequency control of variable frequency switching regulators
US8878509B2 (en) Current-mode controller for step-down (buck) converter
US20150028924A1 (en) Oscillator circuit with output slope proportional to supply voltage
JP2013165537A (ja) スイッチングレギュレータとその制御方法及び電源装置
US20180375434A1 (en) Buck voltage converter
JP2017506868A (ja) バーストモード制御
WO2015077180A1 (en) Switching regulator current mode feedback circuits
JP2004078332A (ja) スイッチングレギュレータ及びスロープ補正回路
CN114696613A (zh) 一种开关变换器的振荡器和开关变换器
CN114337267A (zh) 一种基于cot架构的电压控制电路、方法及电源设备
US6285174B1 (en) Switching DC-to-Dc converter having on-time signal generation circuit and method for generating signal indicative of converter on-time
KR101774601B1 (ko) 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120214

R150 Certificate of patent or registration of utility model

Ref document number: 4931530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees