JP4924554B2 - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP4924554B2
JP4924554B2 JP2008177596A JP2008177596A JP4924554B2 JP 4924554 B2 JP4924554 B2 JP 4924554B2 JP 2008177596 A JP2008177596 A JP 2008177596A JP 2008177596 A JP2008177596 A JP 2008177596A JP 4924554 B2 JP4924554 B2 JP 4924554B2
Authority
JP
Japan
Prior art keywords
multiple substrate
substrate
conductive member
divided
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008177596A
Other languages
English (en)
Other versions
JP2010021174A (ja
Inventor
賢一郎 照井
真嗣 今田
治秀 佐川
俊浩 中村
浅井  康富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008177596A priority Critical patent/JP4924554B2/ja
Publication of JP2010021174A publication Critical patent/JP2010021174A/ja
Application granted granted Critical
Publication of JP4924554B2 publication Critical patent/JP4924554B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、多連状態に形成された基板を分割して個片化された基板を製造する基板の製造方法に関する。
従来より、この種の基板の製造方法は、複数個の基板が平面的に一体に連結された多連基板を形成した後、この多連基板を分割することによって、個々の単位に個片化された基板を製造するものである。
一般的には、多連基板のうち分割される部位である分割部の表面に分割用の溝を形成し、この溝の部分をピンで突き上げて多連基板を反らせるようにすることで分割していた。このピン突き上げ方式は、分割における加工条件や装置が簡便であることから、広く使用されているが、基板実装面へのダメージが大きいことや、大型基板での分割不良が発生しやすいことなどの問題がある。
このような問題に対して、従来では、多連基板を形成した後に、多連基板における分割部の表面にダイシングにより溝を形成し、所定波長の光を吸収する光吸収材を当該溝の底部に埋め込み、これにレーザー光を照射して多連基板を分割する方法が提案されている(特許文献1参照)。
特開平9−323300号公報
しかしながら、上記特許文献1に記載されている方法では、多連基板を形成し、これに溝を形成した後に、さらに光吸収材を埋め込むため、基板の製造工程が複雑化するといった問題点がある。また、分割時に多連基板の一端部から他端部への連続的な亀裂の進行ができないため、分割不良が生じる可能性もある。
本発明は、上記した問題に鑑みてなされたものであり、多連状態に形成された基板を分割して個片化された基板を製造する基板の製造方法において、ピンによる突き上げ方式を用いずに、基板の製造工程を複雑化させることなく、多連基板の分割を行うことを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、多連基板(10)の形成工程にて、多連基板(10)における分割される部位である分割部(20)の内部に、導電性を有し且つ多連基板(10)を構成する材料よりも熱膨張係数の大きな材料よりなる導電性部材(30)を、外部より通電可能な状態で埋設しておき、多連基板(10)の分割工程では、導電性部材(30)に通電し、当該通電によって発生する熱によって導電性部材(30)を熱膨張させることにより、分割部(20)に亀裂を発生させて多連基板(10)を分割することを特徴としている。
それによれば、多連基板形成工程にて多連基板(10)の分割部(20)に予め埋設された導電性部材(30)に通電して熱膨張させることで、多連基板(10)が分割されるので、ピンによる突き上げ方式を用いずに、基板(1)の製造工程を複雑化させることなく、多連基板(10)の分割を行うことができる。
ここで、請求項2に記載の発明では、請求項1に記載の製造方法において、多連基板(10)の形成工程では、分割部(20)の表面(11、12)に分割用の溝(21)を設けるとともに、導電性部材(30)は、溝(21)よりも分割部(20)の内部であって溝(21)と重なる位置に設け、多連基板(10)の分割工程では、導電性部材(30)の熱膨張によって溝(21)に亀裂を発生させることで、溝(21)の部分にて多連基板(10)を分割するようにする。
それによれば、分割用の溝(21)と導電性部材(30)とを併用することで、分割時に、多連基板(10)に加わる機械的なストレスをより低減することが可能となる。
さらに、この場合、請求項3に記載の発明のように、分割部(20)を、多連基板(10)のうち多連基板(10)の一端部から当該一端部とは反対側の他端部まで延びる部分とし、多連基板(10)の形成工程では、溝(21)を分割部(20)の表面(11、12)にて多連基板(10)の一端部から他端部まで延びる溝として形成するとともに、導電性部材(30)を、分割部(20)の内部にて溝(21)に沿って多連基板(10)の一端部から他端部まで延び、且つ、一端部側から他端部側へ向かって幅が拡がっていく形状をなすものとして形成し、多連基板(10)の分割工程では、溝(21)のうち多連基板(10)の他端部側に亀裂を発生させ、この亀裂を多連基板(10)の一端部へ向けて進行させることで多連基板(10)の分割を行うものにできる。
それによれば、分割部(20)の内部にて溝(21)に沿って多連基板(10)の一端部から他端部まで延びる導電性部材(30)を、当該一端部側から当該他端部側へ向かって幅が拡がっていく形状としているため、多連基板(10)の分割工程では、多連基板(10)の一端部側にて溝(21)に亀裂が発生し、当該亀裂は多連基板(10)の他端部へ向かって進行していき、適切に多連基板(10)が分割される。
さらに、上記請求項3においては、請求項4に記載の発明のように、多連基板(10)の形成工程では、導電性部材(30)の端部が多連基板(10)の一端部側の側面(13)および他端部側の側面(14)にて露出するように、導電性部材(30)の形成を行うものにできる。
それによれば、分割部(20)の内部にて溝(21)に沿って多連基板(10)の一端部から他端部まで延びる導電性部材(30)の外部との電気的接続が容易となる。
また、請求項2〜4に記載の製造方法においては、請求項5に記載の発明のように、多連基板(10)の形成工程では、導電性部材(30)を、分割部(20)の内部のうち多連基板(10)の厚さ方向の中央部よりも溝(21)に近い位置に設けてもよい。
それによれば、導電性部材(30)と溝(21)との距離が近いものにでき、導電性部材(30)の熱膨張によって溝(21)に亀裂が発生しやすくなる。
また、上記請求項1に記載の製造方法においては、請求項6に記載の発明のように、分割部(20)を、多連基板(10)のうち多連基板(10)の一端部から当該一端部とは反対側の他端部まで延びる部分とし、多連基板(10)の形成工程では、複数個の導電性部材(30)を、分割部(20)にて多連基板(10)の一端部側から他端部側に向かって配列させて形成するとともに、個々の導電性部材(30)については、多連基板(10)の厚さ方向に貫通し且つ当該厚さ方向における多連基板(10)の両面(11、12)にて露出するように形成してもよい。
そして、この場合、多連基板(10)の分割工程では、導電性部材(30)のうち厚さ方向における多連基板(10)の両面(11、12)にて露出する部位を介して、導電性部材(30)に通電するとともに、複数個の導電性部材(30)を、多連基板(10)の一端部側から他端部側に向かって順に通電していくようにする。
それによれば、多連基板(10)の一端部側に位置する導電性部材(30)から他端部側に位置する導電性部材(30)へと、順に通電していくことで、多連基板(10)の一端部側から他端部側へ順番に亀裂が発生していき、適切に多連基板(10)が分割される。
また、上記請求項1〜6に記載の製造方法においては、請求項7に記載の発明のように、多連基板(10)を基板内部に導電性部材(30)と同一の材料よりなる内部配線(3)を有するものとした場合に、多連基板(10)の形成工程では、内部配線(3)を形成するときに導電性部材(30)を同時に形成すれば、工程の簡略化が期待できる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。また、以下の各図のうち平面図においては、識別を容易にするため、導電性部材30の表面には便宜上、点ハッチングを施してある。
(第1実施形態)
図1(a)〜(d)は、本発明の第1実施形態に係る多連基板10の概略構成を示す図であり、図1では上から(c)、(a)、(b)、(d)の順に並んでいる。
図1において(a)は、多連基板10の一方の板面11の概略平面構成を示す図であり、(b)は(a)を図中の下方から見た図、すなわち多連基板10の一端部側の側面13の概略平面構成を示し、(c)は(a)を図中の上方から見た図、すなわち多連基板10の他端部側の側面14の概略平面構成を示し、(d)は、(a)のA−A線に沿った概略断面構成を示す図である。
多連基板10は、セラミックよりなる基板であり、たとえばアルミナなどのセラミックのグリーンシートを焼成してなる。多連基板10は、複数個の基板1が平面的に一体に連結されたもので、その連結部は最終的に分断される分割部20として構成されている。つまり、個々の基板1の形状は、分割部20によって区画される。
ここで、この基板1は、単層基板でも多層基板でもよいが、本実施形態では、セラミックの多層基板であり、基板1の表面すなわち一方の板面11および他方の板面12に表層配線2、基板1の内部に内部配線3を有する。これら各配線2、3は一般的なセラミック多層基板のものと同様、導電性材料よりなる。なお、内部配線3は図1(b)、(c)の視点では実際には見えないが、図中にはその外形を破線で示してある。
そして、多連基板10の分割部20の表面、すなわち、分割部20における一方の板面11およびこれとは反対側の他方の板面12には、分割用の溝である分割溝21が設けられている。なお、分割溝21は、多連基板10の両板面11、12のうちのいずれか一方の板面のみに設けられていてもよい。
ここでは、分割部20は、多連基板10のうち当該多連基板10の一端部から他端部に延びる部分であり、その分割部20の両端を結ぶ方向に延びるように分割溝21が設けられている。本実施形態では、分割溝21は、分割部20の表面11、12にて多連基板10の一端部から他端部まで延びる溝として構成されている。
また、分割部20の内部には、導電性を有する導電性部材30が埋設されている。この導電性部材30は、導電性を有し且つ多連基板10を構成する材料よりも熱膨張係数の大きな材料よりなる。
ここでは、導電性部材30は、分割溝21よりも分割部20の内部であって分割溝21と重なる位置に設けられている。図1(b)、(c)では、導電性部材30は、多連基板10の厚さ方向(つまり多連基板10の両板面11、12を結ぶ方向)において分割溝21と重なり、分割溝21の下部に設けられている。
そして、導電性部材30は、多連基板10のうちの分割部20の内部にて分割溝21に沿って多連基板10の一端部から他端部まで延び、且つ、図1(d)に示されるように、当該一端部側から当該他端部側へ向かって幅が拡がっていく形状をなしている。
ここでは、導電性部材30は、多連基板10の一端部から他端部まで連続して延び、且つ、当該一端部側から当該他端部側へ向かって幅が連続的に拡がっているが、段階的に拡がるものでもよい。
ここで、この導電性部材30の具体的な材質としては、たとえばタングステン、モリブデン、銅、アルミなどの導電性ペーストを塗布して焼成したものなどが挙げられる。または、導電性部材30としては、銅、アルミなどをめっきや蒸着、スパッタなどで形成したものでもよい。これらは導電性を有し、基板1を構成するセラミックよりも一般に熱膨張係数が大きい。
また、導電性部材30は、外部より通電可能な状態で多連基板10の内部に埋設されている。ここでは、多連基板10の一端部から他端部まで延びている導電性部材30においてその長手方向の各端部が、多連基板10の一端部側の側面13および他端部側の側面14にて露出している。これにより、外部の配線部材等をこの露出部分に接触させれば、外部より導電性部材30に電気を流すことができる。
次に、本実施形態に係る基板1の製造方法について述べる。本製造方法では、複数個の基板1が平面的に一体に連結された多連基板10を形成した後、この多連基板10を分割部20にて分割することによって、個々の単位に個片化された基板1を製造するようにしている。
本実施形態では、多連基板10における分割部20に分割溝21を設け、この分割溝21に沿って多連基板10に亀裂を入れて分割する。従来でも多連基板10に亀裂を入れて分割することは一般的であるが、ここで、この方法における従来の問題を、図2を参照して述べておく。
図2(a)は分割不良が発生した場合の分割状態を示す平面図であり、図2(b)は適正な分割が行われた場合の分割状態を示す平面図である。多連基板10の表面に分割溝21を形成し、狙いの分割溝21に亀裂を入れて分割を行う。
このとき、図2(a)では、他の分割溝21に亀裂が発生したり、分割溝21以外の部分に亀裂が入ったり、亀裂の進行が途中で止まるなどの分割不良が発生している。また、図2(b)では、狙いの分割溝21のみに亀裂が発生し、しかも、この亀裂は多連基板10の一端部から他端部へ連続的に進行していくので、適正な分割が行われる。本実施形態では、この適正な分割を実現するものである。
まず、本実施形態では、上記図1に示されるような多連基板10を形成する。この多連基板10の形成工程では、一般的なセラミック基板の製造方法により多連基板10を製造する。ここでは、たとえばセラミックのグリーンシートを積層するとともに、上記表層配線2、内部配線3を各グリーンシートに形成し、積層されたグリーンシートの積層体を焼成することで多連基板10を形成する。
また、本実施形態では、この多連基板10の形成工程にて、多連基板10における分割される部位である分割部20の内部に、導電性部材30を、外部より通電可能な状態で埋設しておく。
本実施形態では、上述のように、導電性部材30が多連基板10の一端部から他端部まで延び、且つ、一端部側から他端部側へ向かって幅が拡がる形状をなすとともに、導電性部材30の端部が多連基板10の一端部側の側面13および他端部側の側面14にて露出するように、導電性部材30の形成を行う。
この導電性部材30の形成は、内部のグリーンシートに対して、上記した導電性ペーストの印刷や吹き付けや金属のめっきなどを行うことにより可能である。この導電性部材30と内部配線3とを別々の工程にて形成してもよいが、同一工程にて形成してもよい。
同一工程とする場合には、内部配線3と導電性部材30とを同一の材料よりなるものとし、多連基板10の形成工程では、内部配線3を印刷などで形成するときに導電性部材3も同時に印刷などにより形成すればよい。そうすれば、導電性部材30を設ける工程を簡略化することができる。
そして、多連基板10の形成工程では、多連基板10の内部に導電性部材30および内部配線3を形成し、表面11、12に表層配線2を形成した後、分割部20の表面11、12に分割溝21を設ける。
本実施形態では、上述のように、分割溝21を分割部20の表面11、12にて多連基板10の一端部から他端部まで延びる溝として形成する。これら分割溝21は、たとえばグリーンシートの状態でプレス加工にて形成したり、グリーンシートの焼成後にレーザー加工したりすることなどにより形成される。
そして、導電性部材30は、分割溝21よりも分割部20の内部であって分割溝21と重なる位置に設ける。本実施形態では、分割部20の表面11、12のうち導電性部材30に重なる位置に、分割溝21を形成する。このようにして、分割溝21および導電性部材30を有する多連基板10が完成する。
次に、本実施形態の製造方法では、多連基板10の分割工程を行う。ここでは、導電性部材30に通電し、当該通電によって発生する熱によって導電性部材30を熱膨張させる。図3(a)は、導電性部材30への通電前の状態を示す概略断面図、図3(b)は、1つの導電性部材30に通電中の状態を示す概略断面図であり、ここでは、表層配線2や内部配線3は省略してある。
ここで、導電性部材30は、多連基板10を構成する材料よりも熱膨張係数の大きな材料よりなるため、当該熱による多連基板10の膨張度合よりも導電性部材30の膨張度合が大きくなる。図3(b)では、図中の左側の導電性部材30が通電されており、通電前よりも膨張し、この膨張により、分割部20に亀裂が発生する。
ここでは、導電性部材30の端部が多連基板10の一端部側の側面13および他端部側の側面14にて露出しているので、図1に示されるように、この導電性部材30の露出部分にプローブなどを接触させ、電源100を介して導電性部材30に電圧を印加する。これにより、導電性部材30への外部からの通電が容易に行える。
本実施形態では、導電性部材30が分割溝21と重なる位置にあるので、導電性部材30の熱膨張によって分割溝21に亀裂が発生し、分割溝21の部分にて多連基板10が分割される。
特に、本実施形態では、導電性部材30を、分割溝21に沿って延び且つ多連基板10の一端部から他端部へ向かって幅が拡がっていく形状をなすものとしているが、そのため、導電性部材30に通電したときには、導電性部材30のうち幅の広い多連基板10の他端部側のほうが、幅の狭い多連基板10の一端部側よりも、膨張による変位が大きいものとなる。
そのため、本実施形態では、導電性部材30への通電時には、分割溝21のうち導電性部材30が幅広である多連基板10の一端部側にて、まず亀裂が発生し、この亀裂は多連基板10の他端部へ向けて進行していく。つまり、本実施形態によれば、上記図2(b)に示した適正な分割状態を確実に実現できる。
こうして、多連基板10の分割工程が終了すると、個片化された基板1ができあがる。なお、分割後には、各基板1の切断面には導電性部材30が残るが、この導電性部材30はそのまま残してもよいが、当該基板の切断面に酸やアルカリなどのエッチングなどの処理を施して導電性部材30を除去することが、バリ防止などの点で好ましい。
このように、本実施形態の製造方法によれば、多連基板の形成工程にて多連基板10の分割部20に予め埋設された導電性部材30に通電して熱膨張させることで、多連基板10が分割されるので、ピンによる突き上げ方式を用いずに、基板1の製造工程を複雑化させることなく、多連基板10の分割を行うことができる。
その結果、従来のピン突き上げ方式のように、基板実装面へのダメージを与えることが無くなる。また、レーザー照射による分割のように、分割溝の形成後に分割材を分割溝へ埋め込む工程がなくなり、製造工程の簡略化が図れる。
また、本実施形態では、導電性部材30の熱膨張により、分割部20にて多連基板10の一端部から他端部へ亀裂が適切に進行していくので、本実施形態において分割溝21を設けずに分割工程を行っても、適切な分割が期待される。しかし、上記製造方法のように、さらに分割溝21を形成し、この分割溝21と導電性部材30とを併用することで、分割時に、多連基板10に加わる機械的なストレスがより低減される。
ここで、図4は、分割部20の内部における導電性部材30の配置や形状についての他の例を示す側面図であり、各例ともに、多連基板10における上記側面13、14に露出する導電性部材30の形状を示している。なお、図4では表層配線2や内部配線3は省略してある。
上記図1では、導電性部材30は、分割部20の内部のうち多連基板10の厚さ方向の中央部に位置していた。それに対して、図4(a)、(b)に示される例では、多連基板10の形成工程において、導電性部材30を、分割部20の内部のうち多連基板10の厚さ方向の中央部よりも分割溝21に近い位置に設ける。ここで、図4(a)、(b)中の上下方向が多連基板10の厚さ方向であり、一点鎖線が中央部である。
このようにすることで、図4(a)では、導電性部材30と上側の分割溝21との距離が近いものになり、図4(b)では、導電性部材30と下側の分割溝21との距離が近いものとなる。そのため、導電性部材30の熱膨張によって、それぞれ近い方の分割溝21に亀裂が発生しやすくなる。
また、上記図1では、導電性部材30の長手方向(図1中の多連基板10の一端部から他端部へ向かう方向)と直交する導電性部材30の断面は、円形であった。当該断面形状については特に限定するものではなく、図4(c)、(d)に示されるように、楕円形、四角形であってもよく、それ以外の形状でもよい。
また、この上記図1および図4の(a)〜(d)に示される各例を、適宜取り混ぜて用いてもよい。たとえば、1枚の多連基板10に形成するいくつかの導電性部材30のうち或るものは一方の板面11側の分割溝21に近く配置し、別のものは他方の板面12の分割溝21に近く配置し、更に別のものは断面四角形とするということである。
また、上記図1では、導電性部材30の端部が多連基板10の一端部側の側面13および他端部側の側面14にて露出しているが、これに限定されるものではなく、たとえば導電性部材30の端部を、多連基板10の板面11、12の周辺部に引き回して露出させ、そこで外部からの通電を行うようにしてもよい。
(第2実施形態)
図5は、本発明の第2実施形態に係る多連基板10の概略構成を示す図であり、(a)は多連基板10の一方の板面11の概略平面図、(b)は(a)中のB−B線に沿った部分概略断面図である。
本実施形態も、多連基板10の形成工程にて、多連基板10における分割部20の内部に、導電性部材30を、外部より通電可能な状態で埋設し、この導電性部材30に通電して熱膨張させることで分割することは、上記第1実施形態と同様である。本実施形態では、上記第1実施形態に比べて、導電性部材30の配置形態が相違するものであり、ここでは、その相違点を中心に述べることとする。
図5に示されるように、本実施形態においても、分割部20は、多連基板10のうち多連基板10の一端部から他端部まで延びる部分である。ここで、本実施形態では、多連基板10の形成工程において、分割部20にて多連基板10の一端部側から他端部側に向かって、複数個の導電性部材30を配列させて形成する。
それとともに、図5に示されるように、個々の導電性部材30については、多連基板10の厚さ方向に貫通し且つ当該厚さ方向における多連基板10の両面11、12にて露出するように形成する。
これは、多連基板10の形成工程において、多連基板10の厚さ方向に貫通するスルーホールを多連基板10に対して、その一端部側から他端部側に向かうミシン目状の配列に穴あけ加工して形成し、そのスルーホールへ導電性部材30を印刷などによって埋め込むことで実現される。
なお、本実施形態でも、上記実施形態と同様に、分割部20に分割溝21が形成されていてもよいし、形成されていなくてもよい。分割溝21が形成されている場合は、たとえば上記ミシン目状に配列された導電性部材30の列に沿って延びるように、分割溝21を設ける。もちろん、分割溝21を形成すれば、多連基板10の分割が容易になることは、上記実施形態と同様である。
そして、本実施形態の多連基板10の分割工程では、導電性部材30のうち多連基板10の両面11、12にて露出する部位を介して、上記実施形態と同様、プローブなどにより、導電性部材30に通電する。
ここで、本実施形態では、複数個の導電性部材30に電圧を負荷するタイミングを変えることで、多連基板の一端部から他端部へ亀裂を進行させていく。具体的には、複数個の導電性部材30に同時にプローブを当てて複数個の導電性部材30と電源100とを電気的に接続しておき、多連基板10の一端部側から他端部側に向かって順に通電していけばよい。これは、外部の電源100の制御により容易に行える。
多連基板10の一端部側に位置する導電性部材30から他端部側に位置する導電性部材30へと、順に通電していくと、多連基板10の一端部側から多端部へと順次、導電性部材30の膨張が発生していく。そのため、当該一端部から他端部側へ順番に亀裂が発生していき、本実施形態によっても、上記図2(b)に示したような適正な多連基板10の分割が行われる。
図6は、本実施形態の他の例を示す概略平面図である。上記図5に示される例では、すべてのスルーホールに導電性部材30を埋め込んだものとしたが、一部のスルーホールにだけ導電性部材30を埋め込み、他のスルーホールKは空隙にしておき、この状態で電圧をかけて多連基板10を分割する方法でもよい。
図7は、本実施形態のもう一つの他の例を示す概略平面図である。上記図5、図6に示される例では、個々の導電性部材30は多連基板10の厚さ方向を貫通する円柱形状のものであったが、図7(a)に示されるように四角柱でもよいし、図7(b)に示されるように三角柱でもよい。さらには、これら円柱、四角柱、三角柱の各形状の導電性部材30を混在させて用いてもよいことはもちろんである。
また、本実施形態は、多連基板10の一端部側から他端部側に向かって配列する複数個の導電性部材30の個々について、多連基板10の厚さ方向に貫通し且つ当該厚さ方向における多連基板10の両板面11、12にて露出するので、基板1が単層基板であっても容易に適用できる。
また、本第2実施形態と上記第1実施形態とを組み合わせて適用してもよい。たとえば、上記図1や図5などに示されるように、多連基板10において、連結されている基板1の数が3個以上の場合には、基板1間に位置する分割部20が複数個存在するが、ある分割部20では、第1実施形態のような1本の導電性部材30を採用し、他の分割部20では第2実施形態のようなミシン目状の導電性部材30を採用してもよい。
(他の実施形態)
なお、導電性部材30は、多連基板10の分割部20の内部に外部より通電可能な状態で埋設され、通電されることによって熱膨張して分割部20に亀裂を発生させるものであればよく、導電性部材30の形状や配置の形態などは、上記実施形態に限定されるものではない。
図8は、本発明の他の実施形態を示す概略平面図である。図8では、分割部20は多連基板10の一端部から他端部まで延び、分割溝21も分割部20の表面にて多連基板10の一端部から他端部まで延びる溝として形成されている。
ここで、図8(a)に示される例では、導電性部材30を、分割部20の内部にて分割溝21に沿って多連基板10の一端部から他端部まで延びるように形成するが、当該一端部側から他端部側の間で導電性部材30の幅を一定のものとしている。
また、図8(b)に示される例では、導電性部材30を、分割部20の内部にて分割溝21に沿って多連基板10の一端部から他端部まで延びるように形成しているが、当該一端部側から他端部側の間で導電性部材30の幅を、交互に広くしたり狭くしたりしたものとしている。
また、図8(c)に示される例では、導電性部材30を、分割部20の内部にて分割溝21に沿って多連基板10の一端部から他端部まで到達させずに、途中まで延びるものとして形成している。これら各例によっても、ピンによる突き上げ方式を用いずに、基板の製造工程を複雑化させることなく、多連基板10の分割を行うことができる。
また、基板1としては、上記したセラミック基板に限定されるものではなく、それ以外にも、たとえば、ガラスエポキシ基板や半導体基板などであってもよい。特に、従来の分割用の溝を形成し、これを上記ピン突き上げ方式で分割する基板に対して、本分割方法を採用することは有効である。
本発明の第1実施形態に係る多連基板の概略構成を示す図であり、(a)は、多連基板の一方の板面の平面図、(b)は(a)の下方からの側面図、(c)は(a)の上方からの側面図、(d)は(a)中のA−A部分断面図である。 (a)は分割不良が発生した場合を示す平面図であり、(b)は適正な分割が行われた場合を示す平面図である。 (a)は、導電性部材への通電前の状態を示す概略断面図、(b)は、1つの導電性部材に通電中の状態を示す概略断面図である。 第1実施形態における導電性部材の配置や形状についての他の例を示す図である。 本発明の第2実施形態に係る多連基板の概略構成を示す図であり、(a)は多連基板の一方の板面の平面図、(b)は(a)中のB−B部分断面図である。 第2実施形態の他の例を示す概略平面図である。 第2実施形態の他の例を示す概略平面図である。 本発明の他の実施形態を示す概略平面図である。
符号の説明
1 基板
3 内部配線
10 多連基板
11 多連基板の一方の板面
12 多連基板の他方の板面
13 多連基板の一端部側の側面
14 多連基板の他端部側の側面
20 分割部
21 分割溝
30 導電性部材

Claims (7)

  1. 複数個の基板(1)が平面的に一体に連結された多連基板(10)を形成した後、前記多連基板(10)を分割することによって、個々の単位に個片化された前記基板(1)を製造する基板の製造方法において、
    前記多連基板(10)の形成工程にて、前記多連基板(10)における分割される部位である分割部(20)の内部に、導電性を有し且つ前記多連基板(10)を構成する材料よりも熱膨張係数の大きな材料よりなる導電性部材(30)を、外部より通電可能な状態で埋設しておき、
    前記多連基板(10)の分割工程では、前記導電性部材(30)に通電し、当該通電によって発生する熱によって前記導電性部材(30)を熱膨張させることにより、前記分割部(20)に亀裂を発生させて前記多連基板(10)を分割することを特徴とする基板の製造方法。
  2. 前記多連基板(10)の形成工程では、前記分割部(20)の表面(11、12)に分割用の溝(21)を設けるとともに、前記導電性部材(30)は、前記溝(21)よりも前記分割部(20)の内部であって前記溝(21)と重なる位置に設け、
    前記多連基板(10)の分割工程では、前記導電性部材(30)の熱膨張によって前記溝(21)に亀裂を発生させることで、前記溝(21)の部分にて前記多連基板(10)を分割することを特徴とする請求項1に記載の基板の製造方法。
  3. 前記分割部(20)は、前記多連基板(10)のうち前記多連基板(10)の一端部から当該一端部とは反対側の他端部まで延びる部分であり、
    前記多連基板(10)の形成工程では、前記溝(21)を前記分割部(20)の表面(11、12)にて前記多連基板(10)の前記一端部から前記他端部まで延びる溝として形成するとともに、
    前記導電性部材(30)を、前記分割部(20)の内部にて前記溝(21)に沿って前記多連基板(10)の前記一端部から前記他端部まで延び、且つ、前記一端部側から前記他端部側へ向かって幅が拡がっていく形状をなすものとして形成し、
    前記多連基板(10)の分割工程では、前記溝(21)のうち前記多連基板(10)の前記他端部側に亀裂を発生させ、この亀裂を前記多連基板(10)の前記一端部へ向けて進行させることで前記多連基板(10)の分割を行うことを特徴とする請求項2に記載の基板の製造方法。
  4. 前記多連基板(10)の形成工程では、前記導電性部材(30)の端部が前記多連基板(10)の前記一端部側の側面(13)および前記他端部側の側面(14)にて露出するように、前記導電性部材(30)の形成を行うことを特徴とする請求項3に記載の基板の製造方法。
  5. 前記多連基板(10)の形成工程では、前記導電性部材(30)を、前記分割部(20)の内部のうち前記多連基板(10)の厚さ方向の中央部よりも前記溝(21)に近い位置に設けることを特徴とする請求項2ないし4のいずれか1つに記載の基板の製造方法。
  6. 前記分割部(20)は、前記多連基板(10)のうち前記多連基板(10)の一端部から当該一端部とは反対側の他端部まで延びる部分であり、
    前記多連基板(10)の形成工程では、複数個の前記導電性部材(30)を、前記分割部(20)にて前記多連基板(10)の前記一端部側から前記他端部側に向かって配列させて形成するとともに、個々の前記導電性部材(30)については、前記多連基板(10)の厚さ方向に貫通し且つ当該厚さ方向における前記多連基板(10)の両面(11、12)にて露出するように形成し、
    前記多連基板(10)の分割工程では、前記導電性部材(30)のうち前記厚さ方向における前記多連基板(10)の両面(11、12)にて露出する部位を介して、前記導電性部材(30)に通電するとともに、複数個の前記導電性部材(30)を、前記多連基板(10)の前記一端部側から前記他端部側に向かって順に通電していくことを特徴とする請求項1に記載の基板の製造方法。
  7. 前記多連基板(10)は基板内部に前記導電性部材(30)と同一の材料よりなる内部配線(3)を有するものであり、
    前記多連基板(10)の形成工程では、前記内部配線(3)を形成するときに前記導電性部材(30)を同時に形成することを特徴とする請求項1ないし6のいずれか1つに記載の基板の製造方法。
JP2008177596A 2008-07-08 2008-07-08 基板の製造方法 Expired - Fee Related JP4924554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008177596A JP4924554B2 (ja) 2008-07-08 2008-07-08 基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008177596A JP4924554B2 (ja) 2008-07-08 2008-07-08 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010021174A JP2010021174A (ja) 2010-01-28
JP4924554B2 true JP4924554B2 (ja) 2012-04-25

Family

ID=41705819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008177596A Expired - Fee Related JP4924554B2 (ja) 2008-07-08 2008-07-08 基板の製造方法

Country Status (1)

Country Link
JP (1) JP4924554B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248187A (en) * 1975-10-14 1977-04-16 Nippon Sheet Glass Co Ltd Cutting method for highly hard ceramic boards
JPS6058697A (ja) * 1983-09-10 1985-04-04 富士通株式会社 セラミック基板の分割方法
JPS60154906A (ja) * 1984-01-25 1985-08-14 Nissan Motor Co Ltd 減衰力可変シヨツクアブソ−バ装置
JP3816147B2 (ja) * 1996-06-07 2006-08-30 ローム株式会社 基板分割方法
JP3636835B2 (ja) * 1996-08-07 2005-04-06 ローム株式会社 基板分割方法およびその基板分割を用いた発光素子製造方法
JP4515790B2 (ja) * 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置

Also Published As

Publication number Publication date
JP2010021174A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
JP3852308B2 (ja) 積層型圧電体素子及びその製造方法、並びに、圧電アクチュエータ
KR101550125B1 (ko) 세라믹 배선기판, 다수개 취득 세라믹 배선기판, 및 그 제조방법
US8952269B2 (en) Wiring substrate, multi-piece wiring substrate array, and manufacturing method therefor
KR20000075584A (ko) 압전식 액츄에이터의 제조 방법과 압전식 액츄에이터
TWI423282B (zh) 電容器與配線板及其製造方法
US8987604B2 (en) Wiring substrate, multi-piece wiring substrate, and method for producing same
KR20120102025A (ko) 전자부품 검사장치용 배선기판 및 그 제조방법
JP2015015339A (ja) 多層配線基板の製造方法およびこの方法により製造される多層配線基板を備えるプローブカード並びに多層配線基板
JP5777997B2 (ja) 電子部品検査装置用配線基板およびその製造方法
JP4924554B2 (ja) 基板の製造方法
JP5295807B2 (ja) 配線基板多数個取り用の母基板
JP2012198190A5 (ja)
JP2007095927A (ja) 配線基板およびその製造方法
JPH09260187A (ja) セラミック電子部品の製造方法
CN108428674B (zh) 复衬底及其制造方法
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
JP6005462B2 (ja) セラミック部品およびその製造方法
JP4502130B2 (ja) 積層電子部品の製造方法
JP2007043213A (ja) 回路基板の接続構造
JP7147610B2 (ja) 絶縁回路基板及びその製造方法
JP4721926B2 (ja) 多数個取り配線基板
JP2006186231A (ja) チップ抵抗器及びその製造方法
JP2008192922A (ja) セラミック基板の製造方法およびセラミック基板
JP2007173627A (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP2002319767A (ja) 多層プリント基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees