JP4923660B2 - Rfidタグおよびその製造方法 - Google Patents

Rfidタグおよびその製造方法 Download PDF

Info

Publication number
JP4923660B2
JP4923660B2 JP2006082497A JP2006082497A JP4923660B2 JP 4923660 B2 JP4923660 B2 JP 4923660B2 JP 2006082497 A JP2006082497 A JP 2006082497A JP 2006082497 A JP2006082497 A JP 2006082497A JP 4923660 B2 JP4923660 B2 JP 4923660B2
Authority
JP
Japan
Prior art keywords
circuit
semiconductor element
base material
rfid tag
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006082497A
Other languages
English (en)
Other versions
JP2007257424A (ja
Inventor
利一 大久保
隆一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2006082497A priority Critical patent/JP4923660B2/ja
Publication of JP2007257424A publication Critical patent/JP2007257424A/ja
Application granted granted Critical
Publication of JP4923660B2 publication Critical patent/JP4923660B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

本発明は、半導体を実装し無線による電波を送受信して使用するRFIDタグの製造方法に関する。
RFIDタグは、半導体チップを導電性の回路状のアンテナと接続して使用される。回路は、これまで、銅箔などの金属箔のエッチングや導電ペーストを印刷することによって製造されてきた。また、最近はめっきを用いた方法も提案されている。
RFIDタグでは価格が最大の課題であり、このような回路も極めて低コストで製造される必要がある。従来のエッチング,導電ペーストを用いた方法では、一般に流通している金属箔やペーストを使用したとしても、材料のロスが大きいため材料費が高くなる。一方、めっきによる方法は、必要部分のみに必要な厚さでめっきを付ける手法をとることが可能であるため、材料費はそれほど大きくない。また、従来は回路の材料としては、箔として広く流通されている銅,および、導電性ペーストとして普及している銀が一般的に使用されている。これらの材料は、比較的高価である上、RFIDタグとして普及して流通されるようになると、廃棄時の処理コストが問題となる。そのため、元来価格が安く、かつ、廃棄が容易な材料が求められる。
ICカードに用いられる回路として、材料に鉄を使用したものが提案されている。それによれば、回路はプレス加工またはエッチング加工により形成されている(特許文献1)。または、パターンマスクを重ね合わせたところに金属材料を溶射して形成されている(特許文献2)。このような方法では、材料の使用量が多いため、コストの削減ができない。また、回路と半導体素子の電極接合が不安定になるという問題も発生していた。
以下に公知の文献を記す。
特開2002−92574号公報 特開2003−99745号公報
本発明は、回路と半導体素子電極の接合が安定し、かつ材料費および加工費を低減させ、また、これに加えて、製造された回路に半導体素子を連続的に実装しうるプロセスとすることにより、低コストでRFIDタグを製造する方法を提供し、さらにRFIDタグ製造全体にかかるコストをできるだけ低減するRFIDの製造方法を提供することを目的としたものである。
上記課題を解決するための本発明の構成を以下に示す。
(請求項1)
少なくとも基材と、回路と、半導体素子とを含むRFIDタグの製造方法において、少なくとも、(a)金属基板にレジストをパターニングし開口部を設ける工程と、(b)前記金属基板上のレジスト開口部にめっきにより回路状パターンを析出させる工程と、(c)前記金属基板から、基材上に、前記回路状パターンを転写し回路を形成する工程と、(d)前記基材上の回路の一部に凹部を設ける工程と、(e)前記基材上の回路のうち凹部が設けられた部分に対し、突起状の接合電極が設けられた半導体素子の当該接合電極を接合し、導通する工程と、(f)前記基材のうち半導体素子が実装された部分を樹脂により固定する工程と、を含むことを特徴とするRFIDタグの製造方法。
(請求項2)
前記(f)工程の後、さらに回路及び半導体素子実装領域全体を樹脂により被覆する工程を含むことを特徴とする請求項1に記載のRFIDタグの製造方法
(請求項3)
前記(c)基材上に前記回路上パターンを転写し回路を形成する工程を行う前に、基材上に接着剤を塗布する工程、又は基材上に接着フィルムをラミネートする工程を含むことを特徴とする請求項1又は請求項2に記載のRFIDの製造方法。
(請求項
少なくとも基材と、鉄からなる回路と、半導体素子とを含むRFIDタグであり、半導体素子に設けられた突起状の接合電極が、回路に設けられた凹部に対して接合して導通されることにより実装されており、さらに、半導体素子が実装された部分が樹脂により固定されており、鉄からなる回路が、(a)金属基板にレジストをパターニングし開口部を設ける工程と、(b)前記金属基板上のレジスト開口部に鉄めっきにより回路状パターンを析出させる工程と、(c)前記金属基板から、基材上に、前記回路状パターンを転写し回路を形成する工程と、(d)前記基材上の回路の一部に凹部を設ける工程により作製されることを特徴とするRFIDタグ
(請求項
前記基材、回路、半導体素子実装領域全体がさらに樹脂により被覆されていることを特徴とする請求項に記載のRFIDタグ。
(請求項
前記基材と前記回路の間に接着剤層が存在することを特徴とする請求項に記載のRFIDタグ。
本発明のFRIDの製造方法では以上のような構成であるから、鉄製の回路を使用した、低コストでかつ廃棄に関して環境負荷の小さいRFIDタグを製造できる。また、回路に凹部を設けたことで、回路と半導体素子電極の接合が安定するように製造できる。鉄製
回路は、めっき法によって作製し基材上に転写されるものであり、さらに製造された回路に半導体素子を連続的に実装しうるプロセスとすることにより、RFID製造全体にかかるコストをできるだけ低減する。
以下に本発明によるRFIDタグ、RFID用回路およびRFIDタグの製造方法を、その一実施の形態例に基いて説明する。図1は、本例のRFIDタグの製造方法により製造されたRFIDタグの構造を示した説明図である。基材1の上に、接着剤2によって回路3が固定されている。回路3の端子部には、半導体素子5が、接合電極6を介して接合されている。半導体素子5および接合部は樹脂4によって固定されている。そして、回路および、半導体素子5全体が樹脂フィルム7によって被覆されている。
基材1は、絶縁材料であり、用途により材質や性状は選択される。プラスチックや紙などが使用できる。廃棄の容易さやコストを考えると、紙が適当である。接着剤2も絶縁材料であり、後で記述するように金属基板上にめっきで形成した回路パターンを基材上に転写するのに使用する。基材1が硬化前に粘着性を持つプラスチックである場合、接着剤は必ずしも使用しなくてよい。この場合、半硬化の状態で回路パターンを転写し、その後に完全硬化する。
図2は、本発明のRFIDタグの製造工程を示す。この図の最初の部分は、回路を、水溶液からのめっきにより形成する部分の工程を示している。金属基板10を用意し(図2(a))、金属基板10にレジスト11をコーティングし、レジストをパターニングし開口部を設ける(図2(b))。その開口部内にめっき3により回路状パターンを析出する(図2(c))。金属基板10は、めっき液に対して不活性で、めっき3と密着しないよう、材質や表面状態を選択する。材質としては、めっき液に耐性があるステンレス,チタンなどが一般的に使用できるが、銅,アルミニウム,ニッケルなども使用できる。また、これらを基材として、表面に金属をスパッタ,蒸着,めっきなどによってコーティングしたものも使用できる。コーティング金属も、もちろん、めっき液に対して不活性で、めっき3と強く密着しないことが必要である。
レジスト2は絶縁体であり、ドライフィルム、ポリマーシート、インキなどの有機物のほか、金属酸化物粉等の無機物も使用できる。レジストが感光性を有する場合は、フォトリソグラフィーでパターンの開口部を形成できる。フォトリソグラフィーは、微細な高精彩パターン(目安としてパターンピッチ<200μm)の形成には適しているが、加工費が増加する。そのため、一般的なパターン(目安のパターンピッチ>200μm)では、スクリーン印刷などの方法でのパターン形成を行うことで、コスト削減ができる。また、テフロン(登録商標)などの耐磨耗性や潤滑性の高い樹脂を用いると、後の転写の工程において接着剤の付着や、繰り返し使用した場合の磨耗をなくすことができる。テフロン(登録商標)樹脂の場合には、シートにレーザ加工、プレスでの打ち抜き加工などで開口部を設けてそれを金属基板上に圧着するなどの方法を取ることができる。
めっき3の金属は、コスト面から鉄が好ましく用いられる。したがって回路として鉄を使用するのが好ましく、その電気伝導度や厚さは、回路パターンの設計段階で考慮されていなければならず、加工は設計通りに行われなければならない。また、めっきは、電気めっきを用いる。めっき液としては、第1鉄(Fe2+)の硫酸塩,塩化物塩,ホウフッ化物塩,スルファミン酸塩を主成分とした浴が使用できる。例えば、スルファミン酸浴の場合、次のような組成の液が使用できる。
スルファミン酸第1鉄 Fe(NH2SO4)2 250g/L
塩化第1鉄 FeCl2・4H2O 40g/L
ホウ酸 H3BO3 10g/L
温度 20〜50℃、pH 3.5、電流密度 1〜10A/dm2
めっき終了直前の電流密度を高くするなどの方法により、めっき3の析出面を粗くすると、後工程での転写をスムーズにさせる。また、めっき3の厚さは、レジスト11よりもやや厚くしておくと、転写が容易である。めっき後の鉄を利用した回路3は、速やかに水洗、乾燥されるべきである。さもなければ、表面にしみやさびが発生する。これらを抑制するためには、めっき後にリン酸塩やケイ酸塩などの腐食抑制剤の溶液で処理するとよい。
このようにめっきで作製した鉄製の回路3を、基材1上に転写する(図2(d))。基材1が粘着性を持つものであれば、直接転写できるが、基材上に接着剤を塗布するか、接着フィルムをラミネートした方が好ましい。転写の工程においては、基材1の裏面に磁石を設置してから剥離を行なうと、鉄が磁石に吸い付いてくるので転写が一層容易になる。転写後の金属基板10は、レジスト開口部内の洗浄などの簡単な処理を行うことにより、再使用することができる。したがって、1つのめっき型から何回も回路パターンを作製することができるので、製造コストの低減にきわめて有効である。さらにパターンは1つの基板上に多面付けすることで、1回のパターン作製によって、大量の回路を生産することが可能となる。
めっき析出し、基材1に接着剤2を介して転写された鉄製の回路3には、その端子部に半導体素子5が実装される。本発明では、半導体素子に設けられた接合電極6を介して、実装を行なう(図2(e))。接合電極は、凸状の形状を有する導電体であり、公知のめっき法,印刷−リフロー法などにより半導体素子上に形成されたバンプ電極(材質は金,ニッケル,銅,はんだなど)、または、金スタッドバンピング,はんだボール搭載−リフロー,銀導電ペースト印刷などの方法で半導体素子の外部端子上に実装前に形成されたものが挙げられる。
半導体素子5を実装する回路3の部分においては、接合電極6が符合される位置に、凹部を設けておくとよい。これは、その後の半導体素子の接合において、接合面積を増やして接合の信頼性を向上させる目的で設けるものである。この凹部は、回路3をめっきにより作製する前に、金属基板上に凸部を作製しておけば、それが転写されることにより回路上では凹部として形成される。その形状は、接合電極6がその凹部の中に変形を伴って入り込みやすくするため、接合電極のサイズ、形状に合わせて設計される。
凹部を形成する方法としては、このほか、回路3が形成された後、接合電極6が符合されるべき位置にレーザー加工、エッチング加工、またはパンチング加工によって行ってもよい。
実装の形態は、用いられる基材1や接着剤2の材質により選択されなければならないが、実装のコストを低減し、かつ広い種類の材質に適用するためには低温の実装方法が有利である。有効な方法としては、半導体素子5を回路3の端子部にフェースダウンで圧接する。接合電極6が端子部に密着するように圧力をかけながら樹脂4を付与し、樹脂4を硬化することで接合部は固定される。光硬化樹脂を用いれば樹脂4の硬化時間は短縮でき、また、高熱をかけずに硬化することができる。鉄は、プリント基板などの一般的な実装に用いられる金属に比べ、表面酸化しやすく、接合の信頼性はとりにくいが、この表面酸化の程度は形成後の時間や熱の履歴を重ねるほど大きくなるため、前工程で転写された後に、速やかに半導体実装を行なうことが好ましい。しかるに、もし、速やかな実装ができない場合には、実装性を向上するために、回路端子部に金などの貴金属を付与する、端子部をプラズマなどでクリーニングする、超音波併用の実装機を用いて、表面酸化物を破壊し
ながら実装するなどの工夫が必要となる。実装の形態は、実施者の状況に大きく依存するため、ここで挙げたものは、本発明の詳細を規定するものではない。
本発明にかかるRFIDタグは、鉄製の回路3および半導体素子5全面が樹脂フィルム7で被覆されている(図2(f))。樹脂フィルムは、外部からの湿気や水分などで鉄製の回路の腐食や、半導体実装部の接合に異常が生じることを防ぐ。そのため、水分の侵入を防ぐ効果のあるフィルムを使用するとよい。フィルムのベース基材はコスト低減と環境影響への考慮のため、PET、ポリエチレン,ポリプロピレンなどが適当である。もし、外観上の都合等で水分の浸入を防ぐ効果が弱い樹脂フィルムを使用しなければならない場合は、樹脂フィルムでの被覆の前に鉄製回路の表面を樹脂で塗装することもできる。塗料としては、エポキシ樹脂,アクリル樹脂など一般的なものが使用できる。また、基材として紙を使用した場合には、回路の裏面からの水分の侵入で鉄製の回路に腐食が起こる場合も予想され、このような場合には裏面にも樹脂フィルムでの被覆を行なうとよい。
以下に、実施例により本発明を詳細に説明する。
ステンレス304板(300mm×400mm,1mm厚)の表面を鏡面研磨し、さらに、薄いエッチング液(塩化第2鉄溶液3%)に浸漬して表面の加工層を除去し、希塩酸洗浄、水洗乾燥した。そこに、熱乾燥型のめっきレジストインキ(太陽インキM−85K)をスクリーン印刷して、ICタグの回路パターンを形成した。パターンは、2mm幅×50mm長さの線状であり、中間にチップを実装するための0.5mmのギャップを有する。基板内に同様のパターンが100個設けられている。乾燥後のレジストインキの厚さは約10μmであった。さらに、後工程においてチップ実装に係る部分に、導電性樹脂を径200μm,高さ50μmの半球状に付与して突起形成した。
次に、上記基板の裏面は、絶縁テープで覆い、端部から電気接点を採ってめっきを行った。前処理として、酸性脱脂,希硫酸浸漬を行った後、次の鉄めっき液でめっきを行った。
スルファミン酸第1鉄 Fe(NH2SO4)2 250g/L
塩化第1鉄 FeCl2・4H2O 40g/L
ホウ酸 H3BO3 10g/L
液温は40℃,pH 3.5,電流密度は 5A/dm2で約15分間めっきを行った。
紙シート(0.2mm厚)上に、エポキシ樹脂からなる接着剤を貼り合せ、加熱して半硬化させた。このシートをめっき済み基板上に重ね合わせ、熱圧着後に、裏面にシート状磁石を設置して、紙シートを引き剥がすと、金属基板から鉄めっき回路パターンが転写された。このようにして得られた回路は、個別サイズに切断、分割された。断面測定より鉄の厚さは、平均15μmであった。回路の形状は、金属基板に印刷された設計パターンとほとんど同一であることが確認された。
この回路パターンの端子(0.5mm幅のギャップ部)に2mm角の半導体素子を実装した。半導体素子には、銀ペーストにより径200μm,高さ50μmのバンプが接合電極として形成されており、このバンプを回路パターンの端子部に形成されている凹部に符合させ、プレス機で回路端子部と半導体素子間の間隙が30μmとなるまで圧力をかけて接着した。この間隙に光硬化樹脂をインジェクトし、半導体素子の4方からUV光を照射して樹脂を硬化させた後、圧力を除いた。この状態で回路/半導体素子間の導通がとれていることを確認した。その後、回路および半導体素子全体にポリエチレンフィルムを被覆した。この一連の工程により、本発明のRFIDタグを作製することができた。
本発明のRFIDタグの製造方法により製造された一例のRFIDタグの構造を示した説明図である。 本発明のRFIDタグの製造方法の一例を示した説明図である。
符号の説明
1・・・基材
2・・・接着剤
3・・・めっきで形成された回路
4・・・半導体素子固定用の樹脂
5・・・半導体素子
6・・・接合電極
7・・・樹脂フィルム
10・・・金属基板
11・・・レジスト

Claims (6)

  1. 少なくとも基材と、回路と、半導体素子とを含むRFIDタグの製造方法において、少なくとも、
    (a)金属基板にレジストをパターニングし開口部を設ける工程と、
    (b)前記金属基板上のレジスト開口部にめっきにより回路状パターンを析出させる工程と、
    (c)前記金属基板から、基材上に、前記回路状パターンを転写し回路を形成する工程と、
    (d)前記基材上の回路の一部に凹部を設ける工程と、
    (e)前記基材上の回路のうち凹部が設けられた部分に対し、突起状の接合電極が設けられた半導体素子の当該接合電極を接合し、導通する工程と、
    (f)前記基材のうち半導体素子が実装された部分を樹脂により固定する工程と、を含むことを特徴とするRFIDタグの製造方法。
  2. 前記(f)工程の後、さらに回路及び半導体素子実装領域全体を樹脂により被覆する工程を含むことを特徴とする請求項1に記載のRFIDタグの製造方法
  3. 前記(c)基材上に前記回路上パターンを転写し回路を形成する工程を行う前に、基材上に接着剤を塗布する工程、又は基材上に接着フィルムをラミネートする工程を含むことを特徴とする請求項1又は請求項2に記載のRFIDの製造方法。
  4. 少なくとも基材と、鉄からなる回路と、半導体素子とを含むRFIDタグであり、半導体素子に設けられた突起状の接合電極が、回路に設けられた凹部に対して接合して導通されることにより実装されており、さらに、半導体素子が実装された部分が樹脂により固定されており、鉄からなる回路が、
    (a)金属基板にレジストをパターニングし開口部を設ける工程と、
    (b)前記金属基板上のレジスト開口部に鉄めっきにより回路状パターンを析出させる工程と、
    (c)前記金属基板から、基材上に、前記回路状パターンを転写し回路を形成する工程と、
    (d)前記基材上の回路の一部に凹部を設ける工程
    により作製されることを特徴とするRFIDタグ
  5. 前記基材、回路、半導体素子実装領域全体がさらに樹脂により被覆されていることを特徴とする請求項に記載のRFIDタグ。
  6. 前記基材と前記回路の間に接着剤層が存在することを特徴とする請求項に記載のRFIDタグ。
JP2006082497A 2006-03-24 2006-03-24 Rfidタグおよびその製造方法 Expired - Fee Related JP4923660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006082497A JP4923660B2 (ja) 2006-03-24 2006-03-24 Rfidタグおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006082497A JP4923660B2 (ja) 2006-03-24 2006-03-24 Rfidタグおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007257424A JP2007257424A (ja) 2007-10-04
JP4923660B2 true JP4923660B2 (ja) 2012-04-25

Family

ID=38631586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006082497A Expired - Fee Related JP4923660B2 (ja) 2006-03-24 2006-03-24 Rfidタグおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4923660B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135835A (ja) * 2012-03-23 2015-07-27 日本碍子株式会社 部品の位置合わせ装置
JP6095006B2 (ja) * 2013-09-05 2017-03-15 日本化学工業株式会社 電子部品の実装方法、この実装方法を用いてicタグを製造する方法、この実装方法を用いて発光電子部品を製造する方法、及びこの実装方法に用いる装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50118255A (ja) * 1974-03-04 1975-09-16
JP3346124B2 (ja) * 1994-10-04 2002-11-18 松下電器産業株式会社 転写導体の製造方法およびグリーンシート積層体の製造方法
JP2000114314A (ja) * 1998-09-29 2000-04-21 Hitachi Ltd 半導体素子実装構造体およびその製造方法並びにicカード
JP4202562B2 (ja) * 1999-11-17 2008-12-24 大日本印刷株式会社 非接触データキャリアとそれに使用するicチップ
JP2001351075A (ja) * 2000-06-05 2001-12-21 Dainippon Printing Co Ltd 非接触式データキャリア
DE10229166B4 (de) * 2002-06-28 2006-03-09 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht

Also Published As

Publication number Publication date
JP2007257424A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100276052B1 (ko) 전사도체의 제조방법 및 적층용 그린시트의 제조방법
JP4894067B2 (ja) 導体パターンの形成方法
KR20080014623A (ko) 배선 기판 및 그 제조 방법
US9532462B2 (en) Printed circuit board and manufacturing method thereof
CN102265712B (zh) 电子电路的形成方法
CN101467501B (zh) 印制电路板及该印制电路板的制造方法
JPH08162352A (ja) 転写導体の製造方法およびグリーンシート積層体の製造方法
CN102714915A (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
JP4923660B2 (ja) Rfidタグおよびその製造方法
CN111837210B (zh) 布线基板及其制造方法
JP2011139010A5 (ja)
TWI398815B (zh) 非接觸式智慧卡或標籤用天線及其製造方法
JP3894162B2 (ja) 転写用基材及び配線板の製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP2007257425A (ja) Rfidタグおよびその製造方法
JP2000091048A (ja) 導通補助材及びその製造方法
KR102275538B1 (ko) Fpcb 보강용 sus 플레이트 표면처리 방법
CN111863689B (zh) 一种封装载板、封装体及其工艺
CN108430156A (zh) 用于超细线路fpc及cof材料的纳米金属基板及制造方法
TW518924B (en) Multi-layer printed wiring board and manufacturing method therefor
JP4770420B2 (ja) 回路基板の製造方法
JP2000151076A (ja) 配線基板の製造方法
CN100416409C (zh) 采用湿蚀刻的电子部件的制造方法
CN111106018B (zh) 一种封装过程中形成金属电极的方法
CN108428673A (zh) 用于超细线路fpc及cof材料的纳米金属基材及制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees