JP4923086B2 - 電気二重層キャパシタパッケージ - Google Patents

電気二重層キャパシタパッケージ Download PDF

Info

Publication number
JP4923086B2
JP4923086B2 JP2009206447A JP2009206447A JP4923086B2 JP 4923086 B2 JP4923086 B2 JP 4923086B2 JP 2009206447 A JP2009206447 A JP 2009206447A JP 2009206447 A JP2009206447 A JP 2009206447A JP 4923086 B2 JP4923086 B2 JP 4923086B2
Authority
JP
Japan
Prior art keywords
layer capacitor
double layer
electric double
package
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009206447A
Other languages
English (en)
Other versions
JP2010199537A (ja
Inventor
キョン リー、サン
ラク リー、ギ
ジョー リー、ホ
チュル ユング、ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010199537A publication Critical patent/JP2010199537A/ja
Application granted granted Critical
Publication of JP4923086B2 publication Critical patent/JP4923086B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74Terminals, e.g. extensions of current collectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H01G11/12Stacked hybrid or EDL capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78Cases; Housings; Encapsulations; Mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78Cases; Housings; Encapsulations; Mountings
    • H01G11/82Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/08Housing; Encapsulation
    • H01G9/10Sealing, e.g. of lead-in wires
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Description

本発明は、電気二重層キャパシタパッケージに関し、特に、表面実装が可能な構造を有する電気二重層キャパシタパッケージに関する。
電気二重層キャパシタ(Electric Double Layer Capacitor)は極性が異なる一対の電荷層(電極層)を用いるエネルギー蓄積装置であって、充放電が継続的に可能で、一般的な他のキャパシタに比べてエネルギー効率と出力が高く、耐久性及び安定性に優れているというメリットがある。これにより、最近、大電流で充放電できる電気二重層キャパシタが携帯電話用の補助電源、電気自動車用の補助電源、太陽電池用の補助電源等のように充放電の頻度が高い蓄電装置として有望視されている。
電気二重層キャパシタは、一般的に一対の分極性電極層の間に分離膜、即ち、セパレーター(separator)を介して正極及び負極にする構造を有し、各分極性電極層には、水系電解質溶液または非水系電解質溶液に含浸される。
このような電気二重層キャパシタを回路基板に表面実装(SMT)するための一般的な方案は、コイン型(coin type)の電気二重層キャパシタの上下にブラケット(bracket)を溶接し、前記ブラケットを通じて回路基板に実装することである。
しかし、コイン型電気二重層キャパシタは、その厚さが相対的に大きく、表面実装のために必要な更なる構造物(ブラケット等)によってさらに厚くなる。これにより、コイン型電気二重層キャパシタを用いる場合、厚さの増加によって高容量の製品を製造するのに困難があり、また、更なる工程が加わることによって製品単価が上昇する原因となる。
本発明の一目的は、更なる構造物なしにパッケージ自体で表面実装が可能な電気二重層キャパシタパッケージを提供することである。また、本発明の他の目的は前記電気二重層キャパシタパッケージの厚さ及び実装面積を減らすことで小型化及び軽量化を達成することである。
前記の目的を達成するために本発明の一実施形態は、表面から一部領域が除去され形成されたグルーブ領域を備えるパッケージ本体と、前記パッケージ本体のグルーブ領域に配置され、第1及び第2電極とその間に形成された分離膜を備える電気二重層キャパシタ及び前記パッケージ本体の内部に形成され、夫々前記第1及び第2電極と連結される一端と、前記表面を前記パッケージ本体の上部と定義する場合、前記一端から前記パッケージ本体の下部に延びた他端を備える第1及び第2導電性ビアを含む電気二重層キャパシタパッケージを提供する。
本発明の実施例において、前記パッケージ本体はセラミックまたは金属物質からなることができる。
本発明の実施例において、前記パッケージ本体の下面に形成され、前記第1及び第2導電性ビアの他端と夫々接続される第1及び第2表面実装用パッドをさらに含むことができる。
本発明の実施例において、前記電気二重層キャパシタは前記第1及び第2電極に夫々形成された第1及び第2集電体をさらに備えることができる。この場合、前記第1及び第2集電体と前記第1及び第2導電性ビアは導電性エポキシにより夫々互いが貼り合わされることができる。
本発明の実施例において、前記第1及び第2集電体と前記第1及び第2導電性ビアは同じ物質からなることができる。
本発明の実施例において、前記パッケージ本体の上部に形成され、前記電気二重層キャパシタを覆うカバー構造をさらに含むことができる。この場合、前記カバーと前記パッケージ本体の間に形成された溶接物質をさらに含むことができる。
本発明の実施例において、前記電気二重層キャパシタは夫々1つの前記第1及び第2電極と分離膜を1つのセルとして、複数個のセルを備え、前記複数個のセルは前記パッケージ本体の下部から上部に向かって積層されることができる。この場合、前記複数個のセル間の短絡を防ぐために前記電気二重層キャパシタの外部に塗布された絶縁物質をさらに含むことができる。
本発明の実施例において、前記第1及び第2電極の厚さは夫々10〜200μmであることができる。
本発明の実施例において、前記電気二重層キャパシタは外部に向かって突出された部分を有するように前記グルーブ領域の高さより大きい厚さを有することができる。
本発明によれば、更なる構造物なしにパッケージ自体で表面実装が可能な電気二重層キャパシタパッケージを得ることができる。さらに、本発明による電気二重層キャパシタパッケージを用いる場合、厚さ及び実装面積が減り、これを用いる製品の軽量化及び小型化に寄与する。
本発明の一実施形態による電気二重層キャパシタパッケージを示す概略的な断面図である。 図1の実施例から変形された例による集電体と導電性ビアの連結の様子を示す概略的な断面図である。 図1の実施例における電気二重層キャパシタの積層構造を示す概略的な断面図である。 本発明の他の実施形態による電気二重層キャパシタパッケージを示す概略的な断面図である。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下に説明する実施形態で限定されるものではない。また、本発明の実施形態は当業界において平均的な知識を有する者に本発明をより完全に説明するために提供される。従って、図面における要素の形状及び大きさ等のより明確な説明のために誇張されることがあり、図面上に同一符号で表示される要素は同一要素である。
図1は本発明の一実施形態による電気二重層キャパシタパッケージを示す概略的な断面図であり、図2は図1の実施例から変形された例による集電体と導電性ビアの連結の様子を示す概略的な断面図である。図3は図1の実施例における電気二重層キャパシタの積層構造を示す概略的な断面図である。
先ず、図1を参照すると、本実施形態による電気二重層キャパシタパッケージ100は、パッケージ本体101と前記パッケージ本体101に配置される電気二重層キャパシタを備えて構成され、前記電気二重層キャパシタは第1及び第2電極102、104とその間に形成された分離膜103を備える。前記第1及び第2電極102、104と分離膜103は1つの基本セルを構成し、前記第1及び第2電極102、104には夫々第1及び第2集電体(Current Colloector)105、106が形成されることができる。
前記パッケージ本体101は電気二重層キャパシタを収容するグルーブ領域を備え、その内部には表面実装のために提供される第1及び第2導電性ビア107、108が形成される。電気二重層キャパシタパッケージ100の場合、そのパッケージ自体の構造で表面実装が可能で、これにより、表面実装過程における高い温度(約260℃程度)で内部構造が保護されなければならない。特に、電気二重層キャパシタに含まれた液状の電解質が漏れてはならない。このような点を考慮し、前記パッケージ本体101はエポキシ等の樹脂ではないセラミックや金属物質で形成することが好ましく、その上を覆うカバー111と溶接等のような方式で貼り合わせることができる。
前記第1及び第2電極102、104は分極性電極材料を用いることができ、比表面積が比較的高い活性炭等を用いることができる。また、前記第1及び第2電極102、104は硫酸水溶液のような電解液に含浸されており、電荷層として機能することができる。この場合、前記第1及び第2電極102、104は粉末活性炭を主材料とした電極物質を固体状態のシートに製造するか、または前記第1及び第2集電体105、106上に電極物質スラリーを固着させて製造することができる。
前記分離膜103はイオンの透過ができるように多孔性物質からなることができる。この場合、多孔性物質としては、ポリプロピレン、ポリエチレン、ガラス繊維等を挙げることができる。一方、別途に図示はしていないが、電解液の漏液を防ぎ、絶縁及び短絡を防ぐためのガスケット(gasket)等のような構造をさらに備えることができる。
前記第1及び第2集電体105、106は、夫々前記第1及び第2電極102、104に電気的信号を伝達するための導電性シートであって、導電性ポリマーやゴムシートまたは金属箔(metallic foil)からなることができる。この場合、前記第1及び第2集電体105、106は前記パッケージ本体101の下部に引き出された第1及び第2導電性ビア107、108と連結されるようにその形状は適切に変更されることができる。具体的に、図2に図示されたように、前記第2集電体105は、前記第2導電性ビア107と第2電極102を連結するために一部が折れ曲がった形状を有することができ、このような形状の変更は、電気二重層キャパシタの形状や大きさに影響を受けることがある。一方、前記第1及び第2集電体105、106と前記第1及び第2導電性ビア107、108は互いが直接連結されることもできるが、図2に図示されたように、導電性エポキシ113を通じて連結されることもできる。
前記第1及び第2導電性ビア107、108は前記パッケージ本体101内部に形成され、図1に図示されたように、外部電源との接続部として提供されるように前記パッケージ本体101の厚さ方向に形成される。前記第1及び第2導電性ビア107、108は前記第1及び第2集電体105、106と接触されるように形成され、これらと同一の物質で形成することができる。無論、前記第1及び第2集電体105、106がない場合であれば前記第1及び第2電極102、104と直接連結されることもできる。前記パッケージ本体101の下面には前記第1及び第2導電性ビア107、108と夫々接続されるように第1及び第2表面実装用パッド109、110が形成される。このような構造を有することによって、ブラケットのような更なる構造物なしに電気二重層キャパシタパッケージ100を回路基板等に表面実装することができる。
本実施形態のように、セラミックまたは金属材質のパッケージ本体101のグルーブ領域に電気二重層キャパシタを配置し、導電性ビア107、108を用いて外部接続用端子、即ち、表面実装用パッド109、110と電気的に連結することで、電気二重層キャパシタパッケージ100の厚さを薄くすることができ、また、実装面積も減らすことができる。具体的に、前記第1及び第2電極102、104の夫々の厚さを約10〜200μm水準に薄く形成することができ、バインダーの組成及び電極の圧延条件により厚さを調節することができる。
一方、図1では、1つのセルを有する電気二重層キャパシタを示したが、図3に図示されたように、複数のセルCをパッケージ本体101の下部から上部に向かって積層することで、より高い電気容量を得ることができる。この場合、前記複数のセルは直列または並列に適切に連結されることができ、前記複数のセル積層体の外部に絶縁物質114を塗布して意図していない短絡を防ぐことができる。
前記パッケージ本体101上部には、電気二重層キャパシタを覆ってこれを保護するためのカバー111が形成される。前述のように、前記パッケージ本体101とカバー111は電気二重層キャパシタを効果的に保護するためにセラミックまたは金属物質からなることができ、溶接物質112により互いが貼り合わされることができる。この場合、図1では、電気二重層キャパシタとカバー111が離隔されて配置された形態と図示されているが、前記カバー111を前記パッケージ本体101方向に圧着させることで前記電気二重層キャパシタを密封することができる。
図4は、本発明の他の実施形態による電気二重層キャパシタパッケージを示す概略的な断面図である。本実施形態による電気二重層キャパシタパッケージ200は図1の実施形態と同様にパッケージ本体201、第1及び第2電極202、204とその間に形成された分離膜203及び第1及び第2集電体205、206を備える電気二重層キャパシタ、第1及び第2導電性ビア207、208、第1及び第2表面実装用パッド209、210を含み、溶接物質212によりパッケージ本体201とカバー211が貼り合わされる。図1の実施形態の場合、電気二重層キャパシタがパッケージ本体201のグルーブ領域の高さより大きい厚さを有することで、外部に突出される形状であったが、本実施形態の場合、図4に図示されたように、グルーブの高さと電気二重層キャパシタの厚さが同一の構造であることを特徴とする。
本発明は前述の実施形態及び添付された図面により限定されず、添付の請求範囲により限定する。従って、請求範囲に記載の本発明の技術的思想を外れない範囲内で当技術分野の通常の知識を有する者に多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
101:パッケージ本体
102、104:第1及び第2電極
103:分離膜
105、106:第1及び第2集電体
107、108:第1及び第2導電性ビア
109、110:第1及び第2表面実装用パッド
111:カバー
112:溶接物質
113:導電性エポキシ
114:絶縁物質

Claims (10)

  1. 表面から一部領域が除去され形成されたグルーブ領域を備えるパッケージ本体と、
    前記パッケージ本体の前記グルーブ領域に配置され、第1及び第2電極とその間に形成されたイオン透過性分離膜と、前記第1及び第2電極に夫々形成された第1及び第2集電体とを備える電気二重層キャパシタと、
    前記パッケージ本体の内部に形成され、夫々前記第1及び第2電極と連結される一端と、前記表面を前記パッケージ本体の上部と定義する場合、前記一端から前記パッケージ本体の下部に延びた他端を備える第1及び第2導電性ビアと、
    を含み、
    前記第1及び第2集電体と前記第1及び第2導電性ビアは、導電性エポキシにより夫々互いが貼り付けられたことを特徴とする電気二重層キャパシタパッケージ。
  2. 前記パッケージ本体は、セラミックまたは金属物質からなることを特徴とする請求項1に記載の電気二重層キャパシタパッケージ。
  3. 前記パッケージ本体の下面に形成され、前記第1及び第2導電性ビアの他端と夫々接続される第1及び第2表面実装用パッドをさらに含むことを特徴とする請求項1または2に記載の電気二重層キャパシタパッケージ。
  4. 前記第1及び第2集電体と前記第1及び第2導電性ビアは、同じ物質からなることを特徴とする請求項1から3のいずれか1項に記載の電気二重層キャパシタパッケージ。
  5. 前記パッケージ本体の上部に形成され、前記電気二重層キャパシタを覆うカバー構造をさらに含むことを特徴とする請求項1からの何れか1項に記載の電気二重層キャパシタパッケージ。
  6. 前記カバーと前記パッケージ本体の間に形成された溶接物質をさらに含むことを特徴とする請求項に記載の電気二重層キャパシタパッケージ。
  7. 前記電気二重層キャパシタは、夫々1つの前記第1及び第2電極と前記イオン透過性分離膜を1つのセルとして、複数個のセルを備え、
    前記複数個のセルは前記パッケージ本体の下部から上部に向かって積層されたことを特徴とする請求項1からの何れか1項に記載の電気二重層キャパシタパッケージ。
  8. 前記複数個のセル間の短絡を防ぐために前記電気二重層キャパシタの外部に塗布された絶縁物質をさらに含むことを特徴とする請求項に記載の電気二重層キャパシタパッケージ。
  9. 前記第1及び第2電極の厚さは、夫々10〜200μmであることを特徴とする請求項1から8の何れか1項に記載の電気二重層キャパシタパッケージ。
  10. 前記電気二重層キャパシタは、外部に向かって突出された部分を有するように前記グルーブ領域の高さより大きい厚さを有することを特徴とする請求項1からの何れか1項に記載の電気二重層キャパシタパッケージ。
JP2009206447A 2009-02-23 2009-09-07 電気二重層キャパシタパッケージ Expired - Fee Related JP4923086B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0015008 2009-02-23
KR1020090015008A KR101060869B1 (ko) 2009-02-23 2009-02-23 전기 이중층 커패시터 패키지

Publications (2)

Publication Number Publication Date
JP2010199537A JP2010199537A (ja) 2010-09-09
JP4923086B2 true JP4923086B2 (ja) 2012-04-25

Family

ID=42630786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009206447A Expired - Fee Related JP4923086B2 (ja) 2009-02-23 2009-09-07 電気二重層キャパシタパッケージ

Country Status (3)

Country Link
US (1) US20100214721A1 (ja)
JP (1) JP4923086B2 (ja)
KR (1) KR101060869B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110102972A1 (en) * 2009-11-05 2011-05-05 Samsung Elctro-Mechanics Co., Ltd. Chip-type electric double layer capacitor cell and method of manufacturing the same
JP5788272B2 (ja) * 2011-09-09 2015-09-30 太陽誘電株式会社 電気化学デバイス
KR101306598B1 (ko) * 2012-01-16 2013-09-10 김상진 패키지형 전기이중층 커패시터
KR101491645B1 (ko) * 2014-02-06 2015-02-12 김상진 패키지형 전기이중층 커패시터
WO2015133340A1 (ja) * 2014-03-03 2015-09-11 太陽誘電株式会社 電気化学デバイス
WO2016167157A1 (ja) 2015-04-15 2016-10-20 株式会社村田製作所 蓄電デバイス
WO2016167156A1 (ja) * 2015-04-16 2016-10-20 株式会社村田製作所 積層蓄電デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158942U (ja) * 1985-03-26 1986-10-02
JP3098261B2 (ja) * 1991-01-17 2000-10-16 日本電気株式会社 電気二重層コンデンサの製造方法
JP3796381B2 (ja) * 1999-01-26 2006-07-12 株式会社エスアイアイ・マイクロパーツ 電気二重層キャパシタ
JP3959220B2 (ja) * 2000-02-04 2007-08-15 株式会社エスアイアイ・マイクロパーツ 表面実装用非水電解電池および表面実装用電気二重層キャパシタ
JP4184057B2 (ja) * 2002-12-05 2008-11-19 Tdk株式会社 電極形成用塗布液、電極及び電気化学素子、並びに、電極形成用塗布液の製造方法、電極の製造方法及び電気化学素子の製造方法
JP2004227959A (ja) * 2003-01-23 2004-08-12 Sii Micro Parts Ltd 非水電解質電池および電気二重層キャパシタ
JP2005166975A (ja) * 2003-12-03 2005-06-23 Sanyo Electric Co Ltd 電気二重層コンデンサ、電解質電池及びこれらの製造方法
JP2006049289A (ja) * 2004-06-29 2006-02-16 Kyocera Corp 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ
JP4671651B2 (ja) * 2004-08-26 2011-04-20 京セラ株式会社 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ
US7651813B2 (en) * 2004-11-25 2010-01-26 Kyocera Corporation Container, battery and electric double layer capacitor
JP4903421B2 (ja) * 2005-02-23 2012-03-28 京セラ株式会社 セラミック容器およびこれを用いた電池または電気二重層キャパシタ
JP4762074B2 (ja) 2005-07-28 2011-08-31 京セラ株式会社 容器およびこれを用いた電池または電気二重層キャパシタならびに電子装置
JP2007207920A (ja) * 2006-01-31 2007-08-16 Sanyo Electric Co Ltd キャパシタ
JP5013772B2 (ja) * 2006-01-31 2012-08-29 三洋電機株式会社 電気二重層キャパシタ
JP2007273906A (ja) * 2006-03-31 2007-10-18 Sanyo Electric Co Ltd 電気二重層キャパシタ

Also Published As

Publication number Publication date
KR20100095947A (ko) 2010-09-01
US20100214721A1 (en) 2010-08-26
JP2010199537A (ja) 2010-09-09
KR101060869B1 (ko) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4923086B2 (ja) 電気二重層キャパシタパッケージ
JP3953327B2 (ja) 電池および電気二重層コンデンサ
JP6274388B2 (ja) 電気化学セル及びその製造方法
US8254084B2 (en) Chip type electric double layer capacitor and method for manufacturing the same
JP2007005717A (ja) 電気化学素子
KR101141447B1 (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
JP2004349306A (ja) 電気二重層コンデンサ及び電気二重層コンデンサ積層体
JP2017183299A (ja) 電気二重層コンデンサ
KR100720994B1 (ko) 초박형 전기 이중층 캐패시터의 제조방법
JP2007214391A (ja) キャパシタ
JP5240629B2 (ja) 電気二重層キャパシタパッケージ及びこの製造方法
JP2011146668A (ja) 電気二重層キャパシタ
KR101067177B1 (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
JP2002158140A (ja) 電気化学キャパシタ
JP4627874B2 (ja) 電気二重層コンデンサ
KR101101474B1 (ko) 전기 화학 소자 및 이의 제조방법
JP2007227425A (ja) 電気二重層コンデンサ
JP2010003773A (ja) 電気二重層キャパシタ
KR101593542B1 (ko) 칩형 전기-화학 전지의 구조
JP2006049670A (ja) 電気化学素子
KR101070084B1 (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
JP2000348976A (ja) 電気二重層コンデンサ
JP2007317812A (ja) 電気二重層コンデンサ
JP2007189127A (ja) 電気二重層キャパシタ
KR20130116476A (ko) 전기이중층 커패시터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees