JP4917637B2 - 平均値検出回路およびトランスインピーダンスアンプ - Google Patents

Description

本発明は、入力信号の平均電圧を検出する平均値検出回路、およびこの平均値検出回路を用いて利得制御またはオフセット補償を行うトランスインピーダンスアンプに関するものである。

光アクセスシステムの代表的な網構成として、加入者側装置（Optical Network Unit：ＯＮＵ）と局側装置（Optical Line Terminal：ＯＬＴ）とが１対１で接続されるシングルスター（Single Star：ＳＳ）構成と、複数のＯＮＵが１つのＯＬＴに接続される受動光ネットワーク（Passive Optical Network：ＰＯＮ）構成とがある。

ＳＳ方式においては、ＯＮＵがＯＬＴを占有出来るので高速通信が可能であるが、装置コストが高いという欠点がある。一方、ＰＯＮ方式においては、複数のＯＮＵが１つのＯＬＴや光ファイバ設備を共有するために経済性に優れる。このような理由から、多くの光アクセスシステムではＰＯＮ方式が採用されている。

ＰＯＮ方式の上り伝送では、時分割多元接続（Time Division Multiple Access：ＴＤＭＡ）が用いられる。すなわち、信号の衝突を避けるために、各ＯＮＵはＯＬＴから指定されたタイミングでパケットデータを伝送する。ＯＮＵとＯＬＴとの間の伝送距離がＯＮＵ毎に異なるために、各ＯＮＵからのパケットデータ（上り信号）は互いに光パワーが異なる間欠的な信号であるという特徴がある。このため、上り信号はバースト信号と呼ばれる。

ＯＬＴが有する、光信号を電気信号に変換する光受信回路では、図５に示すように、フォトダイオード（Photodiode：ＰＤ）と、トランスインピーダンスアンプ（Transimpedance Amplifier：ＴＩＡ）とを有する（特許文献１参照）。受信回路への入力光信号は、ＰＤによって電流信号に変換され、さらにＴＩＡによって電流信号から電圧信号に変換される。ＴＩＡは、電流信号を帰還抵抗Ｒｆの値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路１と、コア回路１から出力された単相の出力信号を差動出力信号Ｖｏｕｔｐ，Ｖｏｕｔｎに変換するシングル−差動変換回路２と、正相出力信号Ｖｏｕｔｐの平均電圧を検出してコア回路１にフィードバックする平均値検出回路３とを有する。コア回路１は、増幅器１０と、増幅器１０の信号出力端子と信号入力端子間を接続する帰還抵抗Ｒｆとから構成される。平均値検出回路３は、抵抗Ｒ０と、キャパシタＣ０とから構成される。この抵抗Ｒ０とキャパシタＣ０とは、ローパスフィルタを構成している。

ＰＯＮ方式の光伝送システムにおいては、上り信号がバースト信号であるため、ＴＩＡは光パワーの著しく異なるバースト信号を歪み無く増幅する必要がある。ＯＬＴの受信回路では、このように光パワーの著しく異なるバースト信号に対応するため、ＴＩＡの利得を自動的に最適値になるように調整する自動利得制御（Automatic Gain Control：ＡＧＣ）機能が用いられる。ＡＧＣ機能により、光パワーの弱い信号に対しては、帰還抵抗Ｒｆの値を大きくして利得を大きくすることによって後段のリミッタアンプに対してＴＩＡの出力振幅が十分になるように増幅する。また、逆に光パワーの強い信号に対しては、帰還抵抗Ｒｆの値を小さくして利得を小さくすることによって入力オーバーロード耐力を高くすることができる。このＡＧＣ機能により、受信可能な光パワーのダイナミックレンジを拡大することができる。

ところで、ＡＧＣ方式のＴＩＡには、応答時間が存在する。この場合の応答時間とは、パケットデータの先頭部分の受信が始まってから、そのパケットデータのパワーに相応な平均電圧が検出され、ＴＩＡの利得が適正な値に至るまでの時間を意味する。このＴＩＡが必要とする応答時間は、主に平均値検出回路３の応答時間によって決まる。ＡＧＣの応答時間中は、データを正しく受信することができないため、パケットデータの先頭にはプリアンブルなどと呼ばれる伝送データを含まない期間が設定される。また、伝送路符号としてＮＲＺ（Non Return to Zero）等を用いる際は、ビット列で「１」や「０」が連続して伝送される、同符号連続区間（Consecutive identical digit : ＣＩＤ）が存在する。

平均値検出回路３の応答を速くすると、プリアンブル長を短くすることができるが、ＣＩＤ耐性が低下する。逆に、平均値検出回路３の応答を遅くすると、ＣＩＤ耐性を向上させることができるが、プリアンブル長を長くする必要がある。プリアンブル区間は本来伝送したいデータを含ませることができない期間であるため、情報伝送の観点で見た場合は無駄な期間となるため、短いことが望ましい。

特開２００１−１２７５６０号公報

従来の平均値検出回路では、プリアンブルを短くしてデータ伝送効率を向上させようとするとＣＩＤ耐性が低下し、逆にＣＩＤ耐性を向上させようとするとプリアンブル長が長くなり、データ伝送効率が低下するという問題点があった。

特にＰＯＮ方式においては、ＯＬＴ光受信器に入力される上り光信号強度がＯＮＵ毎に異なるため、各ＯＮＵからの上り信号毎にＴＩＡ利得を適切な値に制御する必要がある。その際のＡＧＣの応答時間は、データ伝送の効率を決める重要な要素となる。光強度差の大きなパケットデータを効率よく受信するには、例えばＡＧＣの制御電圧を生成する平均値検出回路のローパスフィルタの時定数を小さくして、平均値検出回路の応答を速くしなければならない。しかし、ローパスフィルタの時定数を小さくすると、パケット内のＣＩＤ耐性が低下し、ＣＩＤにおいてＴＩＡの出力波形品質が低下してしまい、信号の識別誤りを招いてしまう恐れがある。

逆に、パケット内のＣＩＤで波形品質を低下させることなく受信するには、平均値検出回路のローパスフィルタの時定数を大きくしなければならない。しかし、ローパスフィルタの時定数を大きくすると、ＡＧＣの応答時間が長くなるために上り信号の伝送効率が低下してしまう。
以上のように、平均値検出回路を用いて利得を連続的に制御するようなＴＩＡにおいては、強度の異なる入力信号に対する応答速度とＣＩＤ耐性との間にはトレードオフの関係がある。

図６に理想的な平均値検出回路の平均電圧出力の例を示す。図６において、１００はパケットデータ、１０１はパケットデータ１００に続き、パケットデータ１００とは入力信号強度が異なる次のパケットデータ、１０２はプリアンブル区間、１０３はＣＩＤ、Ｖａｖｇは平均値検出回路が検出したパケットデータの平均電圧である。なお、図６に示したパケットデータ１００，１０１の電圧は、シングル−差動変換回路の正相出力端子におけるパケットデータ１００，１０１の電圧である。

理想的な平均値検出回路では、パケットデータ１０１中にＣＩＤがあったとしても、このＣＩＤによって平均電圧Ｖａｖｇが変動せず、十分なＣＩＤ耐性を有している。このような耐性を実現するため、図６に示すように、パケットデータ１００の受信が終了しても、直ちに平均電圧Ｖａｖｇは下降せずに信号に含まれる最長のＣＩＤの間は少なくとも同じ電圧を保つようになっている。

一方、図５に示した従来の平均値検出回路において、隣接パケットデータに対する応答性を優先して、小さなフィルタ時定数を設定した場合の平均電圧出力の例を図７に示す。図７において、Ｖｈは誤りなく信号を識別できる平均電圧の上限値、Ｖｌは誤りなく信号を識別できる平均電圧の下限値である。従来の平均値検出回路では、パケットデータ１０１中に含まれるＣＩＤにより平均電圧Ｖａｖｇが大きく変動して下限値Ｖｌを下回ることがあるため、誤りなく信号を識別できることを保証できない。

このように、図５に示した従来の平均値検出回路では理想的な平均電圧検出を実現できていないが、理想的な平均電圧検出を既存の回路で実現することは難しい。例えば、入力信号が停止しても平均電圧が直ちに降下せずに同符号連続期間に相当する時間だけ平均電圧を保持するような機能を持つ回路は、レベルホールド回路やレベルホールド回路のホールド値を一定時間経過後にリセットする回路などの組み合わせにより機能的には一応実現できる。しかし、これらの回路には当然のことながら高速なパケットに追従できるだけの応答性も必要とされ、また回路規模も大きくなることから、消費電力が大きくなりやすく、また回路面積も大きくなる。以上の理由から、理想的な平均電圧検出を既存の回路で実現しようとしても、低面積・低消費電力が要求されるアナログフロントエンドには相容れない回路になってしまうのである。

なお、以上の応答速度とＣＩＤ耐性とのトレードオフの問題点はＡＧＣに限るものではなく、ＴＩＡの出力信号のオフセットを補償するオフセット補償（Automatic Offset Compensation：ＡＯＣ）回路の制御電圧を生成する回路として、平均値検出回路を使用する場合にも同様に発生する。

本発明は、上記課題を解決するためになされたもので、強度差の大きい隣接パケットデータに対する応答速度とパケットデータ内のＣＩＤ耐性とのトレードオフを緩和することができる平均値検出回路およびトランスインピーダンスアンプを提供することを目的とする。

本発明の平均値検出回路は、入力信号の平均電圧を検出する平均電圧検出手段と、前記入力信号の反転パルスを前記平均電圧検出手段の出力に重畳する電圧重畳手段とを備えることを特徴とするものである。
また、本発明の平均値検出回路の１構成例において、前記平均電圧検出手段は、前記入力信号を低域ろ波するローパスフィルタであり、前記電圧重畳手段は、前記入力信号の反転信号を高域ろ波するハイパスフィルタであり、前記反転パルスの重畳量を前記ハイパスフィルタのフィルタ定数によって調整することが可能なことを特徴とするものである。

また、本発明のトランスインピーダンスアンプは、電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路と、このコア回路の出力信号を差動出力信号に変換するシングル−差動変換回路と、前記差動出力信号を入力とする平均値検出回路と、この平均値検出回路の出力電圧に応じて前記コア回路の出力信号が所望の振幅になるように前記帰還抵抗の値を変化させる利得制御回路とを備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプは、電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路と、このコア回路の出力信号を差動出力信号に変換するシングル−差動変換回路と、前記差動出力信号を入力とする平均値検出回路と、この平均値検出回路の出力電圧に応じて前記コア回路の出力信号のオフセットを補償するオフセット補償回路とを備えることを特徴とするものである。

本発明によれば、平均値検出回路を、入力信号の平均電圧を検出する平均電圧検出手段と、入力信号の反転パルスを平均電圧検出手段の出力に重畳する電圧重畳手段とから構成することにより、強度差の大きい隣接データに対する応答速度とデータ内のＣＩＤ耐性とのトレードオフを緩和することができる。したがって、本発明の平均値検出回路を、光伝送システムのＯＬＴのトランスインピーダンスアンプに適用すれば、プリアンブル長を短くすることが可能になり、データ伝送効率を向上させることができる。特に、平均値検出回路を、トランスインピーダンスアンプの利得制御に使用すれば、同符号連続期間によるトランスインピーダンスアンプの利得変動を抑えることができるので、同符号連続期間での波形歪みを抑えることができ、トランスインピーダンスアンプの出力波形品質を向上させることが可能となる。

本発明の第１の実施の形態に係る局側装置の受信回路の構成を示すブロック図である。 本発明の第１の実施の形態に係る平均値検出回路の平均電圧出力の例を示す図である。 本発明の第１の実施の形態に係る局側装置の受信回路のパケットデータ受信時の動作を説明するための図である。 本発明の第２の実施の形態に係る局側装置の受信回路の構成を示すブロック図である。 ＰＯＮ方式の光伝送システムにおける局側装置の受信回路の構成を示すブロック図である。 理想的な平均値検出回路の平均電圧出力の例を示す図である。 従来の平均値検出回路の平均電圧出力の例を示す図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るＯＬＴの受信回路の構成を示すブロック図である。
従来と同様に、ＯＬＴの受信回路は、ＰＤと、ＴＩＡとを有する。ＴＩＡは、ＰＤからの電流信号を帰還抵抗Ｒｆの値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路１と、コア回路１から出力された単相の出力信号を差動出力信号Ｖｏｕｔｐ，Ｖｏｕｔｎに変換するシングル−差動変換回路２と、正相出力信号Ｖｏｕｔｐの平均電圧を検出してコア回路１にフィードバックする平均値検出回路３ａとを有する。

コア回路１は、増幅器１０と、帰還抵抗Ｒｆとから構成される。さらに、帰還抵抗Ｒｆは、ゲートに平均値検出回路３ａが検出した平均電圧Ｖａｖｇが入力され、ドレインが増幅器１０の信号出力端子に接続され、ソースが増幅器１０の信号入力端子に接続されたトランジスタＱ１と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ１とから構成される。
トランジスタＱ１は利得制御回路を構成している。すなわち、トランジスタＱ１は、平均電圧Ｖａｖｇに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ１は、帰還抵抗Ｒｆ１に対して並列に接続されていることから明らかなように、帰還抵抗Ｒｆの抵抗値を連続的に変化させる役割を果たす。

受信回路への入力光信号のパワーが強くなって、シングル−差動変換回路２から出力される差動出力信号Ｖｏｕｔｐ，Ｖｏｕｔｎの振幅が大きくなると、平均電圧Ｖａｖｇが上昇するので、トランジスタＱ１のドレイン−ソース間の抵抗値が小さくなる。これにより、帰還抵抗Ｒｆの抵抗値（トランジスタＱ１と帰還抵抗Ｒｆ１の合成の抵抗値）が小さくなるので、コア回路１の利得が小さくなる。反対に、入力光信号のパワーが弱くなって、シングル−差動変換回路２から出力される差動出力信号Ｖｏｕｔｐ，Ｖｏｕｔｎの振幅が小さくなると、平均電圧Ｖａｖｇが低下するので、トランジスタＱ１のドレイン−ソース間の抵抗値が大きくなる。これにより、帰還抵抗Ｒｆの抵抗値が大きくなるので、コア回路１の利得が大きくなる。こうして、ＴＩＡの出力信号が所望の振幅になるようにＡＧＣを行うことができる。

次に、本実施の形態の平均値検出回路３ａについて詳細に説明する。平均値検出回路３ａは、一端がシングル−差動変換回路２の正相出力端子に接続され、他端が平均値検出回路３ａの出力端子に接続された抵抗Ｒ０と、一端がシングル−差動変換回路２の反転出力端子に接続された抵抗Ｒ１と、一端が平均値検出回路３ａの出力端子に接続され、他端が接地されたキャパシタＣ０と、一端が抵抗Ｒ１の他端に接続され、他端が平均値検出回路３ａの出力端子に接続されたキャパシタＣ１とから構成される。

従来と同様に、抵抗Ｒ０とキャパシタＣ０とは、シングル−差動変換回路２の正相出力信号Ｖｏｕｔｐを低域ろ波するローパスフィルタ（平均電圧検出手段）を構成している。また、抵抗Ｒ１とキャパシタＣ１とは、シングル−差動変換回路２の反転出力信号Ｖｏｕｔｎを高域ろ波するハイパスフィルタ（電圧重畳手段）を構成している。本実施の形態の平均値検出回路３ａは、従来の平均値検出回路３と同じローパスフィルタの出力に、抵抗Ｒ１とキャパシタＣ１とからなるハイパスフィルタの出力を重畳することを特徴とする。
これにより、平均値検出回路３ａのステップ応答は、従来の平均値検出回路３のステップ応答に比べ、理想的な平均値検出回路のステップ応答に近づくので、隣接パケットデータに対する応答性を悪化させることなく、ＣＩＤ耐性を向上させることができる。

図２に本実施の形態の平均値検出回路３ａの平均電圧出力の例を示す。図２において、１００，１０１はパケットデータ、１０２はプリアンブル期間、１０３はＣＩＤ、Ｖｈは正常に信号を復調できる平均電圧の上限値、Ｖｌは正常に信号を復調できる平均電圧の下限値である。なお、図２に示したパケットデータ１００，１０１の電圧は、シングル−差動変換回路２の正相出力端子におけるパケットデータ１００，１０１の電圧である。

図２に示すように、パケットデータ１０１中にＣＩＤがあったとしても、このＣＩＤによる平均電圧Ｖａｖｇの変動は従来の平均値検出回路３の場合に比べて小さく、平均電圧Ｖａｖｇが上限値Ｖｈと下限値Ｖｌの範囲から外れることはない。つまり、本実施の形態では、ＣＩＤ耐性が実現できていることが分かる。また、言うまでもなく、パケットデータ１００の受信が終了した後に、次のパケットデータ１０１の受信が始まったときに平均電圧Ｖａｖｇは上限値Ｖｈと下限値Ｖｌの範囲内に収まっているので、隣接パケットデータに対する応答性も問題ないことが分かる。

図３（Ａ）〜図３（Ｄ）は図２に示したパケットデータ１０１の受信時の受信回路の動作を詳細に説明するための図であり、図３（Ａ）はシングル−差動変換回路２の正相出力端子におけるパケットデータ１０１の電圧変化を示す図、図３（Ｂ）は本実施の形態の平均値検出回路３ａおよび従来の平均値検出回路３の平均電圧出力を示す図、図３（Ｃ）は本実施の形態のコア回路１の利得を示す図、図３（Ｄ）は従来のコア回路１の利得を示す図である。図３（Ｂ）において、Ｖａｖｇは本実施の形態の平均値検出回路３ａが検出した平均電圧、Ｖａｖｇ０は従来の平均値検出回路３が検出した平均電圧である。

ここでは、例えば時刻ｔ１からｔ２の間がＰＲＢＳ２³¹−１ランダムパターンであり、時刻ｔ２からｔ３の間がＣＩＤであり、時刻ｔ３からｔ４の間が再びＰＲＢＳ２³¹−１ランダムパターンとなるパケットデータ１０１が入力されたものとする。
時刻ｔ１にランダムパターンがＴＩＡに入力されると、平均値検出回路３ａは、回路の時定数で決まる応答時間ｔ＿ｓｅｔｔｌｉｎｇ１の後に入力信号強度の平均電圧をキャプチャし、ＴＩＡのコア回路１の利得を然るべき値にフィードバック制御する。

時刻ｔ２からは「０」が連続するＣＩＤとなる。本実施の形態では、抵抗Ｒ０とキャパシタＣ０とからなるローパスフィルタでシングル−差動変換回路２の正相出力信号Ｖｏｕｔｐを低域ろ波した電圧に、抵抗Ｒ１とキャパシタＣ１とからなるハイパスフィルタ（微分回路）でシングル−差動変換回路２の反転出力信号Ｖｏｕｔｎを高域ろ波した電圧を加えて、平均値検出回路３ａの出力としている。これにより、図３（Ｂ）に示すように、ＣＩＤによる平均電圧Ｖａｖｇの低下を抑えることができ、従来の平均値検出回路３から出力される平均電圧Ｖａｖｇ０に比べて平均電圧Ｖａｖｇの変動を少なくすることができる。

したがって、本実施の形態では、図３（Ｃ）から明らかなように、ＣＩＤによるコア回路１の利得変動を図３（Ｄ）に示す従来の場合に比べて抑えることができるので、ＣＩＤでの波形歪みを抑えることができ、ＴＩＡの出力波形品質を向上させることが可能となる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図４は本発明の第２の実施の形態に係るＯＬＴの受信回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。第１の実施の形態ではＡＧＣ機能を有するＴＩＡについて説明したが、本実施の形態はＡＯＣ機能を有するＴＩＡの例を示すものである。
ＯＬＴの受信回路は、ＰＤと、ＴＩＡとを有し、ＴＩＡは、コア回路１ａと、シングル−差動変換回路２と、平均値検出回路３ａと、平均値検出回路３ａが検出した平均電圧Ｖａｖｇに応じて電流信号を分流させる電流制御回路４とを有する。電流制御回路４は、コア回路１ａに所定の入力電流が入力されるよう、所定の入力電流から外れた分（オフセット）を補償するオフセット補償回路を構成している。

本実施の形態では、コア回路１ａの帰還抵抗Ｒｆが固定抵抗になっており、コア回路１ａの利得が固定されている点が第１の実施の形態と異なる。シングル−差動変換回路２および平均値検出回路３ａについては、第１の実施の形態で説明したとおりである。

電流制御回路４は、平均値検出回路３ａが検出した平均電圧Ｖａｖｇに応じて、ＰＤからの入力電流信号の平均値の電流を接地側に分流させる。
こうして、本実施の形態では、電流制御回路４を設けることにより、ＴＩＡの出力信号のオフセットを補償することができる。なお、電流制御回路４については、特許文献１に開示されている。

本実施の形態では、第１の実施の形態で説明した平均値検出回路３ａを用いることにより、ＡＯＣ機能を有するＴＩＡにおいても、レベル差の大きい隣接パケットデータに対する応答性とパケットデータ内の同符号連続期間に対する耐性とのトレードオフを緩和することができる。

本発明は、入力信号の平均電圧を検出する平均値検出回路、およびこの平均値検出回路を用いて利得制御またはオフセット補償を行うトランスインピーダンスアンプに適用することができる。

１，１ａ…コア回路、２…シングル−差動変換回路、３ａ…平均値検出回路、４…電流制御回路、１０…増幅器、ＰＤ…フォトダイオード、ＴＩＡ…トランスインピーダンスアンプ、Ｑ１…トランジスタ、Ｒ０，Ｒ１，Ｒｆ，Ｒｆ１…抵抗、Ｃ０，Ｃ１…キャパシタ。

Claims (4)

1. 入力信号の平均電圧を検出する平均電圧検出手段と、
   前記入力信号の反転パルスを前記平均電圧検出手段の出力に重畳する電圧重畳手段とを備えることを特徴とする平均値検出回路。
2. 請求項１記載の平均値検出回路において、
   前記平均電圧検出手段は、前記入力信号を低域ろ波するローパスフィルタであり、
   前記電圧重畳手段は、前記入力信号の反転信号を高域ろ波するハイパスフィルタであり、
   前記反転パルスの重畳量を前記ハイパスフィルタのフィルタ定数によって調整することが可能なことを特徴とする平均値検出回路。
3. 電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路と、
   このコア回路の出力信号を差動出力信号に変換するシングル−差動変換回路と、
   前記差動出力信号を入力とする、請求項１または２に記載の平均値検出回路と、
   この平均値検出回路の出力電圧に応じて前記コア回路の出力信号が所望の振幅になるように前記帰還抵抗の値を変化させる利得制御回路とを備えることを特徴とするトランスインピーダンスアンプ。
4. 電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路と、
   このコア回路の出力信号を差動出力信号に変換するシングル−差動変換回路と、
   前記差動出力信号を入力とする、請求項１または２に記載の平均値検出回路と、
   この平均値検出回路の出力電圧に応じて前記コア回路の出力信号のオフセットを補償するオフセット補償回路とを備えることを特徴とするトランスインピーダンスアンプ。

Images