JP4911310B2 - 圧電発振器 - Google Patents

Description

本発明は、圧電発振器に係り特に電圧制御型発振器（VCO:Voltage Controlled Oscillator）に関する。

外部からの制御電圧により周波数可変特性を変化させることのできるＶＣＯは、一般に広く採用されている。中でも、温度特性の良好な水晶を発振源として採用した電圧制御型水晶発振器（VCXO:Voltage Controlled X’tal Oscillator）は、その利用範囲が広い。

このような背景において、市場では、特許文献１に開示されているように、可変容量ダイオードを利用して、帰還回路に付加される静電容量の値を変化させる回路構成が開示されている。しかし、特許文献１に開示されているような回路構成では、可変容量ダイオードの接合容量の組合わせと、印加電圧により調整幅が決定されてしまう。このため、近年の周波数可変特性の合わせ込みの高精度化には対応しきれなくなってきている。

このため、従来の回路構成では対応しきれない所望特性を得るための手段が、種々検討されてきており、例えば特許文献２に開示されているような技術を挙げることができる。
実開昭６２−６１５２３号公報 特開平７−９９４１１号公報

上記特許文献に開示されているような回路構成であれば確かに、発振特性の調整を行うことができると考えられる。しかし、特許文献２に開示されているような回路構成では、調整素子としてコンデンサを使用しているため、回路の小型化、ＩＣ化等が困難となるといった問題が残る。なお、回路の小型化に関する問題は、周波数可変特性の調整幅を細分化しようとするほど大きくなる。調整幅に合致したコンデンサを個別に作り込む必要が生ずるからである。
そこで本発明では、上記問題を解決し、周波数可変特性の微調整、および小型化を可能とする圧電発振器を提供することを目的とする。

上記目的を達成するための本発明に係る電圧制御型圧電発振器は、圧電振動子と発振回路とを備えた電圧制御型圧電発振器において、制御電圧がカソード側に印加されるように配置した第１の可変容量ダイオードと、同じく制御電圧がカソード側に印加されるように配置した第２の可変容量ダイオードとを有し、前記第１の可変容量ダイオードと制御電圧入力端子との間に備えられた第１の抵抗と、前記第１の可変容量ダイオードのカソード側と前記第２の可変容量ダイオードのカソード側との間に備えられた第２の抵抗と第３の抵抗とから成る分圧回路とを設けたことを特徴とする。このような特徴を有する電圧制御型圧電発振器によれば、分圧回路により、可変容量ダイオードのカソード側に印加される電圧の調整を行うことができるため、周波数可変特性の微調整を行うことが可能となる。また、周波数可変特性の調整を行うために必要とされる回路を可変容量ダイオードと抵抗のみで作成することができるため小型化を図ることも可能となる。

また、上記特徴を有する電圧制御型圧電発振器において、前記第２の可変容量ダイオードを前記圧電振動子に対し、直列に配置すると良い。このような構成とすることによれば、分圧回路による印加電圧の調整に伴って可変容量ダイオードの容量値が変化した場合であっても、周波数可変特性の変化を小さくすることができる。よって、周波数可変特性を高精度に合わせ込むことができる。

また、前記第２の可変容量ダイオードを、前記圧電振動子の一端側と接地との間に接続しても良い。このような構成とすることによれば、分圧回路による印加電圧の調整に伴って可変容量ダイオードの容量値が変化した場合に、周波数可変特性の変化量を比較的大きくすることができる。このため、周波数可変特性を広い範囲で調整することが可能となる。
また、上記のような特徴を有する電圧制御型圧電発振器では、前記第１の抵抗と前記分圧回路を構成する第２の抵抗、第３の抵抗とが

の関係を満たすようにすると良い。このような関係を満たして抵抗値の調整を行うことにより、周波数可変特性全体をシフトさせることができる。

また、上記のような特徴を有する電圧制御型圧電発振器では、前記分圧回路を構成する前記第２の抵抗と前記第３の抵抗との分圧比が

の関係を満たすようにしても良い。このような関係を満たして抵抗値の調整を行うことにより、周波数可変特性の傾きを調整することができる。

また、上記のような特徴を有する電圧制御型圧電発振器では、前記分圧回路を構成する前記第２の抵抗と前記第３の抵抗とをそれぞれ、アレイ状の抵抗群により構成し、切替えスイッチと外部からの入力信号に基づいて前記切替えスイッチに対して切替え信号を出力する制御手段とを備え、前記第２の抵抗、前記第３の抵抗として所望する抵抗値を有する抵抗を選択的に定めるようにすると良い。このような構成とすることによれば、外部からの信号の入力により可変容量ダイオードに印加される電圧の調整を行うことが可能となる。よって、製造完了後に仕様に応じた特性調整を行うことができるようになる。

このような構成の電圧制御型圧電発振器は、発振回路をコルピッツ型の発振回路とすることができる。よって、従来の発振回路の構成を崩すことなく周波数可変特性調整回路を組み込むことができる。また同様な効果を得る構成として、前記発振回路をインバータ発振回路とすることもできる。

さらに、発振回路にインバータ型のものを使用した場合、前記発振回路と前記第１の可変容量ダイオード、前記第２の可変容量ダイオード、前記第１の抵抗、および前記分圧回路を１チップに集積化することが望ましい。このような構成とすることによれば、電圧制御型圧電発振器の小型化に最適な形態とすることができる。

また、上記のような構成の電圧制御型圧電発振器では、前記インバータ発振回路として汎用のＣＭＯＳ型発振回路を用いることもできる。このような構成とすることにより、安価で小型化に適した電圧制御型圧電発振器を製造することが可能となる。

以下、本発明の電圧制御型圧電発振器に係る実施の形態について、図面を参照しつつ詳細に説明する。
まず、図１を参照して電圧制御型圧電発振器の第１の実施形態に係る回路構成について説明する。図１に示す電圧制御型圧電発振器（以下、単に圧電発振器と称す）１０は、発振回路１２と圧電振動子１４、および周波数可変特性調整回路１６とから構成されている。

図１に示す発振回路１２は、周知のコルピッツ型回路である。また、圧電振動子１４としては、単結晶素子や多結晶素子を素子片とするものの他、圧電セラミックから成るもの等、圧電効果を奏する素子片を有するものであれば詳細は問わないが、温度特性について考慮した場合には、水晶振動子、特にＡＴカット水晶振動子などを選択することが望ましい。

周波数可変特性調整回路１６は、前記圧電振動子１４に対して、高周波的に直列に配置された２つの可変容量ダイオード（第１の可変容量ダイオード１８、第２の可変容量ダイオード２０）、および直列に配置された第１の抵抗２２、第２の抵抗２４、並びに並列に配置された第３の抵抗２６、第４の抵抗３０とから構成される。このような配置形態がとられる発振特性調整回路１６では、第２の抵抗２４と第３の抵抗２６により分圧回路２８が構成される。また、前記第１の可変容量ダイオード１８と第２の可変容量ダイオード２０は、互いにカソード側が接続された形態を成す。また、前記分圧回路２８は、前記第１の可変容量ダイオードと前記第２の可変容量ダイオードとの間に配置される。そして、このような構成の周波数可変特性調整回路１６は、制御電圧印加端子３２と前記圧電振動子１４との間に配置される。よって、制御電圧印加端子３２に印加された電圧は、第１の可変容量ダイオード１８、及び第２の可変容量ダイオード２０のカソード側端子に印加されることとなる。

周波数可変特性調整回路１６をこのような構成とすることにより、制御電圧印加端子３２から印加された電圧は、第１の可変容量ダイオード１８、第２の可変容量ダイオード２０の双方に対してカソード側から印加されることとなる。可変容量ダイオードは、いわゆる逆バイアス電圧の多寡に応じて容量変化を生じさせるため、アノード側電圧よりもカソード側電圧が高い場合には、制御電圧印加端子３２からの印加電圧に応じて合成帰還静電容量が変化する（図２参照）。このため、圧電振動子１４の周波数可変特性に変化を生じさせることとなる。そして、第１の抵抗２２は第１の可変容量ダイオード１８、および第２の可変容量ダイオード２０の双方に印加される電圧を、第２の抵抗２４及び第３の抵抗２６は第２の可変容量ダイオード２０に印加される電圧をそれぞれ調整することとなる。

ここで、本実施形態に係る圧電発振器１０では、第１の抵抗２２の抵抗値をＲ１、第２の抵抗２４の抵抗値をＲ２、第３の抵抗２６の抵抗値をＲ３とした場合に、Ｒ１、Ｒ２、Ｒ３の関係が数式５の関係を満足するか、Ｒ２、Ｒ３の関係が数式６の関係を満足するように設定する。

Ｒ１〜Ｒ３が、数式５の関係を満足する場合、Ｒ１はＲ２とＲ３の和に対して十分に小さいため、第１の可変容量ダイオード１８に印加される電圧は、第２の抵抗（Ｒ２）２４と第３の抵抗（Ｒ３）２６の分圧比に影響されることが無く、制御電圧入力端子３２に入力された電圧がそのまま印加されることとなる。このため、第１の可変容量ダイオード１８により調整される周波数可変特性への影響はほとんど無い。

一方、第２の抵抗（Ｒ２）２４と第３の抵抗（Ｒ３）２６との比率、すなわち分圧比を変化させることによれば、第２の可変容量ダイオード２０への印加電圧が変化する。そして、抵抗値の調整により分圧比を微調整することで、第２の可変容量ダイオード２０に対する印加電圧を微調整することができ、周波数可変特性の微調整を行うことができる。

また、第２の抵抗（Ｒ２）２４と第３の抵抗（Ｒ３）２６との関係が数式６の関係を満足することによれば、数式５の関係を満たさない場合であっても、分圧比の影響が第１の可変容量ダイオード１８により調整される可変特性に影響を及ぼすことは無い。

上記のように、本実施形態に係る周波数可変特性調整回路１６によれば、第２の抵抗（Ｒ２）２４と第３の抵抗（Ｒ３）２６の選択により、周波数可変特性を微調整することが可能となるが、数式５を満足させ、Ｒ２とＲ３の和を変化させる場合と、数式６を満足させる場合とでは、周波数可変特性の変化に違いが生ずる。例えば、数式５を満足させてＲ２とＲ３の和を変化させた場合には、周波数可変特性の変化は図３に示すようなものとなる。なお、図３はＲ２又はＲ３のいずれかを一定とし、他方を変化させた場合の周波数可変特性の例を示すグラフである。
一方、数式６を満足させつつＲ２とＲ３による分圧比を変化させた場合、周波数変化特性の変化を示すグラフは、図４のような形態を示すこととなる。

このように、本実施形態に係る圧電発振器１０によれば、数式５と数式６の関係を満たすように第１の抵抗（Ｒ１）２２〜第３の抵抗（Ｒ３）２６を微調整することにより、周波数可変特性全体のシフト量（図３）、および周波数可変特性の傾き（図４）をそれぞれ微調整することが可能となる。よって、圧電発振器１０の特性として所望される周波数可変特性に対し、全体のシフト量、及び傾きといったそれぞれの観点から合わせ込みを行うことが可能となり、所望される周波数可変特性に対して高精度な合わせ込みを行う事が可能となる。

上記構成の圧電発振器１０において、第２の抵抗（Ｒ２）２４、第３の抵抗（Ｒ３）２６は、個別の抵抗値を有する複数の抵抗から成るアレイ状に、すなわち抵抗群２４ａ，２６ａとして構成するようにしても良い（図５参照）。第２の抵抗（Ｒ２）、第３の抵抗（Ｒ３）を構成する各抵抗群２４ａ，２６ａからの抵抗値の選択は、外部から入力される選択信号に基づくスイッチング切替え方式によれば良い。具体的には図５に示すように、外部入力端子群４０と切替え信号出力部４２とを備えるようにすれば良い。ここで、切替え信号出力部４２には、入力信号のパターンと抵抗群２４ａ，２６ａにおける各抵抗の組合わせとの対応一覧の情報を記憶させておき、信号が入力されることにより、当該信号のパターンに応じた組合わせの切替え信号を出力する構成としておく。

このような構成とすることにより、外部入力端子群４０に信号が入力されると、切替え信号出力部４２は、入力された信号パターンに応じた切替え信号を出力し、各抵抗群２４ａ，２６ａではそれぞれ信号パターンに合致した抵抗が選択されることとなる。なお、図５に示す例の場合、４つの端子により外部入力端子群４０を構成しているため、４ビット、すなわち１６パターンの抵抗の組合わせを選択することができる。

ここで、抵抗値の設定方法としては、レーザ等によりパターンを切断し、所望する抵抗値となるまで抵抗値を減らして行くという手段も採ることはできる。しかしこの場合、初期の抵抗値が高すぎる場合には発振不良が生じ、抵抗値を減らしすぎた場合には元に戻すことができないといった事態が生ずる。これに対し、スイッチングにより所望する抵抗値の選択を行う方法であれば、所望する抵抗値を得るための選択切替えによる微調整が可能となる点で優位性がある。また、抵抗の作りこみであれば、コンデンサの作り込みと違い、集積化することが可能であるため、回路の小型化にも適する。

次に、本発明の圧電発振器に係る第２の実施形態について、図６を参照して説明する。本実施形態に係る圧電発振器も、圧電振動子、発振回路、及び発振特性調整回路とを基本として構成されている。よってその機能を同一とする部分には１００を足した符号を付して詳細な説明は省略することとする。

本実施形態に係る圧電発振器１１０では、発振回路１１２として、インバータ１１２ａを用いた回路を構成し、ここに上述した周波数可変特性調整回路１１６を配置したことを特徴とする。

本実施形態に係る発振回路１１２は、インバータ１１２ａと抵抗１１２ｂ、およびコンデンサ１１２ｃ，１１２ｄを主な構成要素として構成する帰還回路であり、上述した第１の実施形態に係る周波数可変特性調整回路１１６により、合成帰還静電容量を変化させることで、圧電発振器１１０の周波数可変特性を変化させる。

本実施形態に係る圧電発振器１１０では、発振回路１１２および周波数可変特性調整回路１１６を１チップのＩＣとして集積化することができ、圧電発振器１１０の小型化、薄型化に対して特に優位な構成であるということができる。なお、他の特性については、上記第１の実施形態に係る圧電発振器１０と同様である。

次に、本発明の圧電発振器に係る第３の実施形態について、図７を参照して説明する。本実施形態に係る圧電発振器も、圧電振動子、発振回路、及び発振特性調整回路とを基本として構成されている。よって、その機能を同様とする構成要素には、第１の実施形態に係る符号に２００を足した符号を付して、その詳細な説明は省略することとする。

本実施形態に係る圧電発振器２１０の回路構成は実質的に、上述した第２の実施形態に係る圧電発振器１１０と同じであるが、本実施形態では、汎用のＣＭＯＳインバータを発振回路２１２として使用し、この発振回路２１２に対して周波数可変特性調整回路２１６と圧電振動子２１４を接続するという構成を採ることを特徴としている。

このような構成の圧電発振器２１０では、ＣＭＯＳインバータを構成する汎用のＩＣチップを使用することができ、周波数可変特性調整回路２１６自体は容易に構成することができることから、安価で小型化、薄型化に適した構成であるということができる。なお、他の特性については、上述した第２の実施形態に係る圧電発振器１１０と同様である。

次に、本発明の圧電発振器に係る他の実施形態について、図８、図９を参照して説明する。図８、図９に示す圧電発振器は、上記第１〜第３の実施形態に係る圧電発振器に対し、周波数可変特性調整回路の構成のみが異なっている。よって、その機能を同様とする構成要素にはそれぞれ、図面３００（図８に示す形態）、４００（図９に示す形態）を足した符号を付してその詳細な説明は省略することとする。

まず、図８に示す形態の圧電発振器３１０は、上記第１の実施形態に係る圧電発振器１０に対応するものである。図１との相違点としては、周波数可変特性調整回路３１６に配置されている第２の可変容量ダイオード３２０が、圧電振動子３１４一端と接地との間に接続されるように配置した点である。

可変容量ダイオード３１８，３２０の配置形態をこのようなものとすることで、周波数可変特性全体のシフト量を大きく変えることが可能となる。
また、図９に示す形態の圧電発振器４１０は、上記第２の実施形態に係る圧電発振器１１０に対応するものである。図６との相違点は、図８に示す圧電発振器３１０と同様に、周波数可変特性調整回路４１６における第２の可変容量ダイオード４２０の接続位置にある。このような構成の圧電発振器であっても、本発明に係る電圧制御型圧電発振器とすることができる。

第１の実施形態に係る電圧制御型圧電発振器の構成を示す図である。 可変容量ダイオードの容量変化の特性を示すグラフである。 数式５に対応した周波数可変特性の変化を示すグラフである。 数式６に対応した周波数可変特性の変化を示すグラフである。 分圧回路を構成する抵抗をアレイ化する場合の例を示す図である。 第２の実施形態に係る電圧制御型圧電発振器の構成を示す図である。 第３の実施形態に係る電圧制御型圧電発振器の構成を示す図である。 第１の実施形態に係る電圧制御型圧電発振器の変形形態を示す図である。 第２の実施形態に係る電圧制御型圧電発振器の変形形態を示す図である。

符号の説明

１０………電圧制御型圧電発振器（圧電発振器）、１２………発振回路、１４………圧電振動子、１６………周波数可変特性調整回路、１８………第１の可変容量ダイオード、２０………第２の可変容量ダイオード、２２………第１の抵抗（Ｒ１）、２４………第２の抵抗（Ｒ２）、２６………第３の抵抗（Ｒ３）、２８………分圧回路、３０………第４の抵抗、３２………制御電圧印加端子。

Claims (10)

1. 圧電振動子と発振回路とを備えた電圧制御型圧電発振器において、
   制御電圧がカソード側に印加されるように配置した第１の可変容量ダイオードと、同じく制御電圧がカソード側に印加されるように配置した第２の可変容量ダイオードとを有し、
   前記第１の可変容量ダイオードと制御電圧入力端子との間に備えられた第１の抵抗と、
   前記第１の可変容量ダイオードのカソード側と前記第２の可変容量ダイオードのカソード側との間に備えられた第２の抵抗と第３の抵抗とから成る分圧回路とを設けたことを特徴とする電圧制御型圧電発振器。
2. 前記第２の可変容量ダイオードを前記圧電振動子に対し、直列に接続したことを特徴とする請求項１に記載の電圧制御型圧電発振器。
3. 前記第２の可変容量ダイオードを前記圧電振動子の一端側と接地との間に接続したことを特徴とする請求項１に記載の電圧制御型圧電発振器。
4. 前記第１の抵抗と前記分圧回路を構成する第２の抵抗、第３の抵抗とが
   

   

   の関係を満たすことを特徴とする請求項１乃至３のいずれかに記載の電圧制御型圧電発振器。
5. 前記分圧回路を構成する前記第２の抵抗と前記第３の抵抗との分圧比が
   

   

   の関係を満たすことを特徴とする請求項１乃至３のいずれかに記載の電圧制御型圧電発振器。
6. 前記分圧回路を構成する前記第２の抵抗と前記第３の抵抗とをそれぞれ、アレイ状の抵抗群により構成し、切替えスイッチと外部からの入力信号に基づいて前記切替えスイッチに対して切替え信号を出力する制御手段とを備え、前記第２の抵抗、前記第３の抵抗として所望する抵抗値を有する抵抗を選択的に定める構成としたことを特徴とする請求項１乃至５のいずれかに記載の電圧制御型圧電発振器。
7. 前記発振回路をコルピッツ型の発振回路としたことを特徴とする請求項１乃至６のいずれかに記載の電圧制御型圧電発振器。
8. 前記発振回路をインバータ発振回路としたことを特徴とする請求項１乃至６のいずれかに記載の電圧制御型圧電発振器。
9. 前記発振回路と前記第１の可変容量ダイオード、前記第２の可変容量ダイオード、前記第１の抵抗、および前記分圧回路を１チップに集積化したことを特徴とする請求項８に記載の電圧制御型圧電発振器。
10. 前記インバータ発振回路として汎用のＣＭＯＳ型発振回路を用いたことを特徴とする請求項８に記載の電圧制御型発振器。

Images