JP2008187426A

JP2008187426A - 電圧制御圧電発振器

Info

Publication number: JP2008187426A
Application number: JP2007018854A
Authority: JP
Inventors: Atsushi Kiyohara; 厚清原
Original assignee: Miyazaki Epson Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2007-01-30
Filing date: 2007-01-30
Publication date: 2008-08-14

Abstract

【課題】周波数可変幅を狭めずに発振周波数の調整ができ、且つ小型化可能な電圧制御圧電発振器を提供する。
【解決手段】圧電振動子と、インバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの入力と接地との間に第１固定容量素子と第１可変容量素子と第１ＭＯＳ容量素子とからなる直列回路が接続され、前記第１固定容量素子と前記第１可変容量素子との接続点と、前記インバータの出力との間に前記圧電振動子が挿入され、前記第１可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧を供給したものであることを特徴とする電圧制御圧電発振器。
【選択図】図１

Description

本発明はインバータを備えた電圧制御圧電発振器に関する。

インバータを用いた圧電発振器（インバータ型圧電発振器）は簡便に発振回路を形成できることから、水晶振動子を発振子として周波数及び時間の基準源に広く用いられている。
この中で水晶振動子に電圧可変容量素子を接続して電圧を印加し、発振周波数を変化させる電圧制御型のものがある。近年では、水晶振動子を除くほとんどの回路素子をインバータと共にＩＣ内に集積化することにより小型化が図られるようになった。
図６は従来のインバータ型の電圧制御圧電発振器の回路図を示したものである。
この電圧制御圧電発振器は、周波数可変範囲を広くするために、インバータ１の入力側及び出力側にそれぞれ電圧可変容量素子（バラクタダイオードＤ１、Ｄ２）が挿入された構成を備えている。また、バラクタダイオードＤ１にはトリマコンデンサＣｖが並列接続され、これを調整することにより、電圧制御圧電発振器の発振周波数を調整している。
しかしながら、バラクタダイオードＤ１にトリマコンデンサＣｖを並列接続すると、発振周波数の調整が可能になるものの、周波数制御電圧に対する周波数可変幅が狭くなってしまうという欠点があることが知られている。

そこで、この欠点を改良した電圧制御圧電発振器が特開平９−２０５３２６号公報に開示されており、図７はその回路図を示したものである。
この電圧制御圧電発振器の特徴は、バラクタダイオードＤ１、Ｄ２のアノードと接地間にコンデンサＣ３、Ｃ４がそれぞれ挿入されているところである。また、周波数調整端子を介してバラクタダイオードＤ１、Ｄ２のアノードに所定電圧を印加することにより発振周波数の調整が可能となっている。ここで、バラクタダイオードＤ１、Ｄ２の容量値がコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４の容量値に比べて充分小さく設定することにより、周波数可変幅を狭めずに発振周波数の調整をすることが可能となる。
特開平９−２０５３２６号公報

しかしながら、特許文献１に開示されている従来の電圧制御圧電発振器には次のような問題がある。すなわち、上述したように周波数可変幅を狭めずに発振周波数の調整をするためには、バラクタダイオードＤ１、Ｄ２の容量値に対してコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４の容量値を充分大きく設定する必要がある。ところが、これらのコンデンサＣ１〜Ｃ４を全てＩＣ内に集積化しようとすると、コンデンサの容量値を大きく設定しなければならずＩＣのチップサイズを大きくせざるを得ない。従って、電圧制御圧電発振器全体の小型化が困難という問題があった。

本発明は、かかる課題に鑑み、周波数可変幅を狭めずに発振周波数の調整ができ、且つ小型化が可能な電圧制御圧電発振器を提供することを目的とする。

本発明はかかる課題を解決するために、圧電振動子と、インバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの入力と接地との間に第１固定容量素子と第１可変容量素子と第１ＭＯＳ容量素子とからなる直列回路が接続され、前記第１固定容量素子と前記第１可変容量素子との接続点と、前記インバータの出力との間の経路に前記圧電振動子が挿入され、前記第１可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧を供給したものである。これにより、周波数可変幅を狭めずに発振周波数の調整ができ、インバータの出力側に第１ＭＯＳ容量素子を用いることで、圧電振動子以外の素子をＩＣに集積したときにＩＣのチップサイズを小型化することが可能になる。

また、本発明は、圧電振動子と、インバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの出力と接地との間に第２固定容量素子と第２可変容量素子と第２ＭＯＳ容量素子とからなる直列回路が挿入され、前記第２固定容量素子と前記第２可変容量素子との接続点と、前記インバータの入力との間の経路に前記圧電振動子が挿入され、前記第２可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧を供給したものである。これにより、周波数可変幅を狭めずに発振周波数の調整ができ、インバータの出力側に第２ＭＯＳ容量素子を用いることで、圧電振動子以外の素子をＩＣに集積したときにＩＣのチップサイズを小型化することが可能になる。

また、本発明は、請求項１、２記載の発明において、第１、第２ＭＯＳ容量素子を一つのＭＯＳ容量素子で兼用したものである。これにより、周波数可変範囲がさらに拡大され
発振周波数の調整と小型化が可能になる。

また、本発明は、圧電振動子と、前記圧電振動子に並列接続されたインバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの入力と接地との間に第１固定容量素子と第１可変容量素子と第１のＭＯＳ容量素子とからなる直列回路が接続され、前記第１可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧が供給されたものである。これにより、周波数可変幅を狭めずに発振周波数の調整ができ、インバータの入力側に第１ＭＯＳ容量素子を用いることで、圧電振動子以外の素子をＩＣに集積したときにＩＣのチップサイズを小型化することが可能になる。

また、本発明は、圧電振動子と、前記圧電振動子に並列接続されたインバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの出力と接地との間に第２固定容量素子と第２可変容量素子と第２ＭＯＳ容量素子とからなる直列回路が接続され、前記第２可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧が供給されたものである。これにより、周波数可変幅を狭めずに発振周波数の調整ができ、インバータの出力側に第２ＭＯＳ容量素子を用いることで、圧電振動子以外の素子をＩＣに集積したときにＩＣのチップサイズを小型化することが可能になる。

また、本発明は、請求項４、５記載の発明において、第１、第２ＭＯＳ容量素子を一つのＭＯＳ容量素子で兼用したものである。これにより、周波数可変範囲がさらに拡大され
発振周波数の調整と小型化が可能になる。

また、本発明は、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６において、第１、第２ＭＯＳ容量素子は、前記制御電圧の変化に対して容量値が最大でほぼ一定となる領域を利用したものである。これにより、第１、第２ＭＯＳ容量素子に重畳される発振信号の影響を軽減でき、第１、第２ＭＯＳ容量素子の容量値が変化することを防止することができる。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ等は特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の第１の実施形態に係る電圧制御圧電発振器の回路図である。
この電圧制御圧電発振器は、インバ−タ１と、前記インバータ１の入出力間に接続された帰還抵抗Ｒ１と、水晶振動子Ｘ１と、前記インバータ１の入力と前記水晶振動子Ｘ１の一端との間に接続されたコンデンサＣ１（第１固定容量素子）と、前記コンデンサＣ１に直列接続されたバラクタダイオードＤ１（第１可変容量素子）と、前記インバータ１の出力と前記水晶振動子Ｘ１の他端との間に接続されたコンデンサＣ２（第２固定容量素子）と、前記コンデンサＣ２に直列接続されたバラクタダイオードＤ２（第２可変容量素子）と、前記バラクタダイオードＤ１、Ｄ２のアノードと接地との間に接続されたＭＯＳ容量素子Ｍ１（第１ＭＯＳ容量素子）とを備え、バラクタダイオードＤ１、Ｄ２には抵抗Ｒ２、４を介して周波数制御電圧Ｖ１、Ｖ３が供給されている。また、バラクタダイオードＤ１、Ｄ２とＭＯＳ容量素子Ｍ１との接続点には抵抗Ｒ３を介して周波数調整電圧Ｖ２が供給されている。

図１に示した第１の実施形態に係る電圧制御圧電発振器の特徴は、バラクタダイオードＤ１とＤ２の接続点にＭＯＳ容量素子Ｍ１を接続した点と、前記ＭＯＳ容量素子Ｍ１の容量値がほぼ最大で一定となるように周波数調整電圧を設定したところにある。
ここで、ＭＯＳ容量素子について説明する。ＭＯＳ容量素子は単位面積当たりの容量を特に大きくできる電圧制御型の可変容量素子である。図２はＭＯＳ容量素子の特性を示したものである。図２に示すようにＭＯＳ容量素子はゲート（Ｇ）とバックゲート（Ｂ）間の制御電圧ＶＧＢに対して端子間の容量が変化するものであり、ＶＧＢに対して容量値がリニアに変化する線形領域と、容量値がほとんど変化しない二つの飽和領域Ｉ、IIを備えている。本願発明においてはＭＯＳ容量素子の備える二つの飽和領域Ｉ、IIのうち、容量値が最大でほぼ一定となる飽和領域Ｉを利用し、ＶＧＢの設定電圧ＶＡを直線領域から充分離れたところに設定しているところが特徴的なところである。

ここで、図１において、抵抗Ｒ３を介してＭＯＳ容量素子Ｍ１のゲートに加える周波数調整電圧Ｖ２をＶＡ（図２参照）とする。このとき、ＭＯＳ容量素子Ｍ１の容量値は最大値となりほぼ一定値を示す。また、ＭＯＳ容量素子Ｍ１のゲートには図２に示すように、発振信号が重畳されている。ここで、周波数調整電圧Ｖ２を低い電圧に設定した場合（図２において、Ｖ２＝ＶＡ’のケース）、重畳される発振信号の振幅が大きいと、ＭＯＳ容量素子Ｍ１が発振信号の影響を受けてその容量値が変化してしまう。ところが、本発明はＭＯＳ容量素子Ｍ１の容量値を最大でほぼ一定となるように設定し、且つ固定コンデンサＣ１、Ｃ２の容量値、及びバラクタダイオードＤ１、Ｄ２の容量値よりも充分大きくなるように設定している。従って、インバータ１の出力信号（発振信号）が容量比の関係で分圧され、ＭＯＳ容量素子Ｍ１に重畳される発振信号の振幅が比較的小さくなるので、発振信号からの影響を軽減することができる。このことは、電圧ＶＡの設定下限を、ＭＯＳ容量素子の線形領域近くまで下げられることを意味し、低電圧化が可能である。

一方、バラクタダイオードＤ１、Ｄ２のカソードに抵抗Ｒ２、Ｒ３を介して周波数制御電圧Ｖ１、Ｖ３をそれぞれ印加することにより、発振周波数を可変し制御することが可能である。ここで、ＭＯＳ容量素子Ｍ１のゲートに加えられた電圧ＶＡは、バラクタダイオードＤ１、Ｄ２のアノードにも印加されていることに注意されたい。この電圧ＶＡはＭＯＳ容量素子の飽和領域Ｉ内の任意な部分に設定している。つまり、ＭＯＳ容量素子Ｍ１を容量値がほぼ一定の固定コンデンサとして扱うことができる。また、電圧ＶＡを適宜調整することによって、バラクタダイオードＤ１、Ｄ２のアノード電位が変化するので、発振周波数の調整が可能となる。

図３は本発明の第２の実施形態に係る電圧制御圧電発振器の回路図を示したものである。図３に示した実施例は、図１に示したバラクタダイオードＤ２をコンデンサＣ３で置き換えたものである。また図４は本発明の第３の実施形態に係る電圧制御圧電発振器の回路図を示したものである。図４に示した実施例は、図１に示したバラクタダイオードＤ１をコンデンサＣ４で置き換えたものである。なお、図３と図４を合体すると、ＭＯＳ容量素子Ｍ１（第１ＭＯＳ容量素子）とＭ２（第２ＭＯＳ容量素子）を備えた構成となるが、二つのＭＯＳ容量素子Ｍ１、Ｍ２を一つのＭＯＳ容量素子で兼用すると、図１と全く同じ構成になる。

図５は本発明の第４の実施形態に係る電圧制御圧電発振器の回路図を示したものである。図５に示した実施例は、図１と比較してコンデンサＣ１、Ｃ２の挿入する位置のみが異なっている。なお、図３，４においても同様にコンデンサＣ１、Ｃ２の挿入する位置を変更することが可能である。

以上、説明したように、本発明は単位面積当たりの容量値が大きいＭＯＳ容量素子を用いて、インバータ型の電圧制御圧電発振器を構成し、ＭＯＳ容量素子の容量値が最大となるように周波数調整電圧を設定したので、周波数可変幅を狭めずに発振周波数の調整ができ、小型化可能な優れた電圧制御圧電発振器を提供するのに効果を奏す。

本発明の第１の実施形態に係る圧電発振器の回路図。ＭＯＳ容量素子の動作説明図。本発明の第２の実施形態に係る圧電発振器の回路図。本発明の第３の実施形態に係る圧電発振器の回路図。本発明の第４の実施形態に係る圧電発振器の回路図。従来の電圧制御圧電発振器の回路図。従来の電圧制御圧電発振器の回路図。

符号の説明

１・・・インバータ
Ｃ１、Ｃ２、Ｃ３、Ｃ４・・・コンデンサ
Ｃｖ・・・トリマコンデンサ
Ｄ１、Ｄ２・・・バラクタダイオード
Ｒ１・・・帰還抵抗
Ｒ２、Ｒ３、Ｒ４・・・抵抗
Ｍ１、Ｍ２・・・ＭＯＳ容量素子
Ｘ１・・・水晶振動子

Claims

圧電振動子と、インバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの入力と接地との間に第１固定容量素子と第１可変容量素子と第１ＭＯＳ容量素子とからなる直列回路が接続され、前記第１固定容量素子と前記第１可変容量素子との接続点と、前記インバータの出力との間の経路に前記圧電振動子が挿入され、前記第１可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧を供給したものであることを特徴とする電圧制御圧電発振器。
圧電振動子と、インバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの出力と接地との間に第２固定容量素子と第２可変容量素子と第２ＭＯＳ容量素子とからなる直列回路が挿入され、前記第２固定容量素子と前記第２可変容量素子との接続点と、前記インバータの入力との間の経路に前記圧電振動子が挿入され、前記第２可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧を供給したものであることを特徴とする電圧制御圧電発振器。
前記第１、第２ＭＯＳ容量素子を一つのＭＯＳ容量素子で兼用し、前記第１固定容量素子と前記第１可変容量素子との接続点と、前記第２固定容量素子と前記第２可変容量素子との接続点と、の間に前記圧電振動子を接続したものであることを特徴とする請求項１、及び請求項２記載の電圧制御圧電発振器。
圧電振動子と、前記圧電振動子に並列接続されたインバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの入力と接地との間に第１固定容量素子と第１可変容量素子と第１のＭＯＳ容量素子とからなる直列回路が接続され、前記第１可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧が供給されたものであることを特徴とする電圧制御圧電発振器。
圧電振動子と、前記圧電振動子に並列接続されたインバータと、前記インバータの入出力間に接続された帰還抵抗とを備えた圧電発振器であって、前記インバータの出力と接地との間に第２固定容量素子と第２可変容量素子と第２ＭＯＳ容量素子とからなる直列回路が接続され、前記第２可変容量素子の端子間及び前記ＭＯＳ容量素子の端子間にそれぞれ制御電圧が供給されたものであることを特徴とする電圧制御圧電発振器。
前記第１、第２ＭＯＳ容量素子を一つのＭＯＳ容量素子で兼用したことを特徴とする請求項４及び請求項５記載の電圧制御圧電発振器。
前記第１、第２ＭＯＳ容量素子は、前記制御電圧の変化に対して容量値がほぼ一定となる飽和領域を利用したものであることを特徴とする請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、または請求項７の何れかに記載の電圧制御圧電発振器。