JP4905800B2 - 絶縁伝送回路 - Google Patents

絶縁伝送回路 Download PDF

Info

Publication number
JP4905800B2
JP4905800B2 JP2007188464A JP2007188464A JP4905800B2 JP 4905800 B2 JP4905800 B2 JP 4905800B2 JP 2007188464 A JP2007188464 A JP 2007188464A JP 2007188464 A JP2007188464 A JP 2007188464A JP 4905800 B2 JP4905800 B2 JP 4905800B2
Authority
JP
Japan
Prior art keywords
signal
unit
frequency
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007188464A
Other languages
English (en)
Other versions
JP2009027455A (ja
Inventor
徹 志村
泰美 小池
郁光 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007188464A priority Critical patent/JP4905800B2/ja
Publication of JP2009027455A publication Critical patent/JP2009027455A/ja
Application granted granted Critical
Publication of JP4905800B2 publication Critical patent/JP4905800B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、絶縁伝送回路に関し、特に、信号伝送および電源電圧を生成する絶縁伝送回路に関するものである。
電気信号を伝送する回路には、コモンモード電圧による誤動作を低減するため、または、信号を送る回路と受ける回路の基準電圧が異なるために絶縁部を有するものがある。さらに、伝送された信号を受ける回路に電源電圧を供給するために、絶縁された電源電圧生成回路を必要とする。この絶縁された伝送回路と電源電圧生成回路について、図3を用いて説明する。
図3において、逐次比較方式のAD変換器4は、AD変換を開始する信号を受けて、アナログ入力信号S2を、AD変換(アナログ信号−デジタル信号変換)する。AD変換開始信号は、CPU1からAD変換器4に伝送される。
CPU1は信号伝送源、AD変換器4は伝送先であり、CPU1から出力された伝送信号S1は、AD変換開始信号として、絶縁伝送回路2を経由して、AD変換器4に伝送される。
絶縁伝送回路2は、トランス3などから構成され、トランス3は、絶縁伝送回路2に接続されるCPU1とAD変換器4を電気的に絶縁して、伝送信号S1を、CPU1からAD変換器4へ伝送する。
CPU1の電源端子および基準電圧端子は、それぞれ、直流電源20の正極端子(+)および負極端子(−)に接続される。直流電源20の正極端子(+)の電圧を、第1電源電圧V1とし、直流電源20の負極端子(−)の電圧を、第1共通電圧V2とすると、CPU1は、第1電源電圧V1から、電源電圧を供給される。
DC−DC変換回路10は、インバータ方式の絶縁型の直流電圧変換回路である。SW制御回路11は、第1電源電圧V1と第1共通電圧V2に接続される。DC−DC変換回路10は、第1電源電圧V1の直流電圧を、SW制御回路11によって交流電圧に変換し、この交流電圧を、トランス12で昇圧または降圧し、この昇圧または降圧電圧を、ダイオードD1およびキャパシターC1によって整流して、第2電源電圧V3の直流電圧に変換する。
なお、キャパシターC1の一端は、第2電源電圧V3に接続されて、キャパシターC1の他端は、第2共通電圧V4に接続される。
AD変換器4の電源端子および基準電圧端子は、それぞれ、第2電源電圧V3および第2共通電圧V4に接続されて、AD変換器4は、第2電源電圧V3から、電源電圧を供給される。
そして、CPU1とAD変換器4は、絶縁伝送回路2のトランス3およびDC−DC変換回路10のトランス12によって、電気的に絶縁される。
特開2002−340638号公報
なお、図3の構成は、特許文献1の図1の一部分に開示されている。
図3において、電気的な絶縁は、2つのトランス(絶縁伝送回路2のトランス3およびDC−DC変換回路10のトランス12)を必要とする。
トランス3、12は、それぞれ、複数の巻線、コア(磁性材料)および巻線を巻くボビンなどから構成されるため、その部品形状は大きくなる。このため、トランスは広い空間を占有して、回路の小型化が困難となる。また、トランスなどの部品を実装するプリント基板が大きくなり、プリント基板などのコストが増大する。
本発明の目的は、トランスが占有する空間を低減し、回路を小型化して、プリント基板などのコストの低減を図る信号伝送および電源電圧生成をする絶縁伝送回路を提供することである。
このような目的を達成するために、請求項1の発明は、
伝送源から伝送先へ伝送信号を伝送する絶縁伝送回路において、
クロック信号に基づき前記伝送信号を周波数変調する周波数変調部と、
トランスにより前記周波数変調部の出力信号を伝送する絶縁部と、
前記トランスの出力を整流する整流部と、
前記トランスの出力を周波数復調する周波数復調部と、
を有し、
前記周波数変調部は、
前記伝送信号の電圧値に応じて前記伝送信号を、前記クロック信号を分周した第1分周信号または直流信号に周波数変調する第1周波数変調部と、
この第1周波数変調部から出力される前記第1分周信号または前記直流信号の異なる周波数値に応じて前記第1周波数変調部の出力信号を、前記第1分周信号を分周した第2分周信号または前記クロック信号を分周した第3分周信号に周波数変調する第2周波数変調部と、
を有することを特徴とする。
請求項の発明は、請求項に記載の発明において、
前記周波数復調部は、
前記トランスの出力をデジタル信号に変換するデジタル信号変換部と、
このデジタル信号変換部の出力電圧変化に基づき前記第3分周信号の周期より長くかつ前記第2分周信号の周期より短い時間幅のパルス信号を出力する単安定マルチバイブレータ部と、
前記デジタル信号変換部の出力電圧変化に基づき前記単安定マルチバイブレータ部の出力信号を保持する第1フリップフロップ部と、
を有することを特徴とする。
請求項の発明は、請求項またはに記載の発明において、
前記第1周波数変調部は、
前記クロック信号の電圧変化に基づき前記伝送信号を保持する第2フリップフロップ部と、
前記クロック信号を分周して、第4分周信号を出力する分周部と、
この第4分周信号と前記第2フリップフロップ部の出力信号との論理和信号を出力する第1論理回路部とを有し、
前記第2周波数変調部は、
前記第1論理回路部の出力信号と前記第2周波数変調部の出力信号との排他的論理和信号を出力する第2論理回路部と、
前記クロック信号の電圧変化に基づき前記第2論理回路部の出力信号を保持する第3フリップフロップ部と、
を有し、この第3フリップフロップ部の出力は、前記第2周波数変調部の出力である、
ことを特徴とする。
請求項の発明は、請求項1からのいずれか一に記載の発明において、
前記絶縁部は、
前記周波数変調部の出力信号に基づき前記トランスの第1巻線に電流を流す駆動部と、
前記第1巻線に磁気的に結合した前記トランスの第2巻線と、
を有することを特徴とする。
本発明によれば、トランスの数を少なくした信号伝送および電源電圧生成をする絶縁伝送回路によって、トランスが占有する空間を低減し、回路を小型化して、プリント基板などのコストを低減することを実現できる。
本発明の実施例を図1、図2を用いて説明する。図1は、本発明を適用した絶縁伝送回路の回路ブロック図である。
図2は、図1における各信号波形であり、横軸は時間(msec)、縦軸は電圧(V)である。図2(h)のS60を除く各信号波形は、デジタル的な波形であり、ロー電圧は、ほぼ変調側共通電圧V11または復調側共通電圧V21(以下、「L電圧」という)であり、ハイ電圧は、ほぼ変調側電源電圧V10または復調側電源電圧V20(以下、「H電圧」という)である。例えば、H電圧は約5Vである。また、縦軸の破線は、各信号波形における同一時間軸を表すものであり、動作説明用である。
本実施例は、1つのトランスにより絶縁して、信号伝送および電源電圧生成をするものである。
図1に戻り、絶縁伝送回路100は、周波数変調部30、絶縁部60、整流部70および周波数復調部80などから構成される。
周波数変調部30は、クロック信号S30に基づき、CPU200から出力される伝送信号S31を周波数変調する。周波数変調部出力信号S51は、絶縁部60のトランス62により伝送されて、周波数復調部80は、トランス出力S60を周波数復調する。周波数復調部出力信号S82は、例えば、AD変換器または通信用コントローラ(いずれも図示しない)に入力される。
例えば、伝送信号S31が、AD変換を開始する信号である場合、信号伝送源であるCPU200から出力された伝送信号S31は、伝送先であるAD変換器へ伝送されて、AD変換が開始される。
また、整流部70は、周波数復調部80およびAD変換器(図示しない)などの電源電圧を生成するため、トランス出力S60を整流する。そして、整流部出力V20は、周波数復調部80およびAD変換器などに電源電圧を供給する。
つぎに、周波数変調部30について、詳しく説明する。周波数変調部30は、第1周波数変調部40および第2周波数変調部50を備えている。
第1周波数変調部40は、クロック信号S30に基づき、伝送信号S31を周波数変調して、第1周波数変調部出力信号S42を出力する。図2(e)第1周波数変調部出力信号S42において、時間T20の間、L電圧となっている(b)伝送信号S31は、(a)クロック信号S30を分周した第1分周信号に周波数変調されて、時間T21の間、H電圧となっている(b)伝送信号S31は、直流信号(周波数は0Hz)に周波数変調される。
第2周波数変調部50は、クロック信号S30に基づき、第1周波数変調部出力信号S42を周波数変調して、第2周波数変調部出力S51を出力する。図2(g)周波数変調部出力S51において、時間T40の間、第1分周信号の周波数値を有するS42は、前記第1分周信号を分周した第2分周信号に周波数変調されて、時間T41の間、0Hz(直流信号)となっているS42は、(a)クロック信号S30を分周した第3分周信号に周波数変調される。
つぎに、第1周波数変調部40について、詳しく説明する。第1周波数変調部40は、第2フリップフロップ部41、分周部42および第1論理回路部43などから構成される。
第2フリップフロップ部41は、D型フリップフロップである、D端子は、CPU200に接続されて、伝送信号S31を受け取る。第2フリップフロップ部41のクロック入力端子は、クロック発生部201に接続されて、クロック信号S30を受け取り、出力端子Qは、第1論理回路部43の入力端子の一方に接続される。第1論理回路部43は、論理和回路である。
分周部42の入力は、クロック発生部201に接続されて、クロック信号S30を受け取る。分周部42の出力は、第1論理回路部43の入力端子の他方に接続される。
第1論理回路部43の出力端子は、第1周波数変調部出力信号(第1論理回路部出力信号)S42を出力する。
つぎに、第2周波数変調部50について、詳しく説明する。第2周波数変調部50は、第2論理回路部51および第3フリップフロップ部52などから構成される。
第2論理回路部51の入力端子の一方は、第1論理回路部43の出力端子に接続されて、入力端子の他方は、第3フリップフロップ部52の出力端子Qに接続される。第2論理回路部51は、排他的論理和回路である。
第3フリップフロップ部52は、D型フリップフロップである、D端子は、第2論理回路部51の出力端子に接続されて、第2論理回路部出力信号S50を受け取る。第3フリップフロップ部52のクロック入力端子は、クロック発生部201に接続されて、クロック信号S30を受け取り、出力端子Qは、周波数変調部出力信号(第2周波数変調部出力)S51を出力する。
第1周波数変調部40、第2周波数変調部50の各部の電源端子および基準電圧端子は、それぞれ、変調側電源電圧V10および変調側共通電圧V11の接続されて、各部は、変調側電源電圧V10から、電源電圧を供給される。CPU200およびクロック発生部201も同様である。
なお、変調側電源電圧V10は、直流電源(図示しない)の正極端子(+)に、変調側共通電圧V11は、負極端子(−)に接続される。
つぎに、前述した構成に基づき、第1周波数変調部40および第2周波数変調部50の各信号波形について、図2も用いて詳しく説明する。
図2(a)クロック信号S30の電圧が、L電圧からH電圧に変化した時、第2フリップフロップ部41は、伝送信号S31を保持して、出力端子Qから出力する。この出力信号を、(c)第2フリップフロップ部出力信号S40とする。
このため、(a)クロック信号S30および(b)伝送信号S31の信号波形により、第2フリップフロップ部出力信号S40は、図2(c)の信号波形となる。
分周部42は、入力された(a)クロック信号S30を、2分周(周波数を1/2とする)にした第4分周信号S41を出力する。このため、第4分周信号S41は、図2(d)の信号波形となる。
第1論理回路部43は、(c)第2フリップフロップ部出力信号S40および(d)第4分周信号S41との論理和信号を出力する。この出力信号を、(e)第1周波数変調部出力信号(第1論理回路部出力信号)S42とする。
このため、(c)第2フリップフロップ部出力信号S40および(d)第4分周信号S41の信号波形により、第1周波数変調部出力信号S42は、図2(e)の信号波形となる。(e)第1周波数変調部出力信号S42は、時間T20の間、(d)第4分周信号S41の信号を出力する(第1分周信号)。また、(e)第1周波数変調部出力信号S42は、T21の間、直流信号として、H電圧(周波数は0Hz)を出力する。
第2論理回路部51は、(e)第1周波数変調部出力信号S42と(g)周波数変調部出力S51との排他的論理和信号として、(f)第2論理回路部出力S50を出力する。そして、(a)クロック信号S30の電圧が、L電圧からH電圧に変化した時、第3フリップフロップ部52は、(f)第2論理回路部出力S50を保持して、出力端子Qから出力する。
このため、図2の時間T1からT2の間、(e)第1周波数変調部出力信号S42はL電圧、(g)周波数変調部出力S51はH電圧であるので、(f)第2論理回路部出力S50はH電圧となる。T2の時、(f)第2論理回路部出力S50はH電圧であるので、(g)周波数変調部出力S51はH電圧を保持して、出力する。
時間T2からT3の間、(e)第1周波数変調部出力信号S42はH電圧、(g)周波数変調部出力S51はH電圧であるので、(f)第2論理回路部出力S50はL電圧となる。T3の時、(f)第2論理回路部出力S50はL電圧であるので、(g)周波数変調部出力S51はL電圧を保持して、出力する。
時間T3からT4の間、(e)第1周波数変調部出力信号S42はL電圧、(g)周波数変調部出力S51はL電圧であるので、(f)第2論理回路部出力S50はL電圧となる。T4の時、(f)第2論理回路部出力S50はL電圧であるので、(g)周波数変調部出力S51はL電圧を保持して、出力する。
時間T4からT5の間、(e)第1周波数変調部出力信号S42はH電圧、(g)周波数変調部出力S51はL電圧であるので、(f)第2論理回路部出力S50はH電圧となる。T5の時、(f)第2論理回路部出力S50はH電圧であるので、(g)周波数変調部出力S51はH電圧を保持して、出力する。
以後、図2(g)の時間T40の間、(e)第1周波数変調部出力信号S42、(f)第2論理回路部出力S50および(g)周波数変調部出力S51は、前述した信号波形を繰り返す。(g)周波数変調部出力S51は、T40の間、(e)第1周波数変調部出力信号S42を2分周にした信号(第2分周信号)を、出力する。
また、図2の時間T6からT7の間、(e)第1周波数変調部出力信号S42はH電圧、(g)周波数変調部出力S51はL電圧であるので、(f)第2論理回路部出力S50はH電圧となる。T7の時、(f)第2論理回路部出力S50はH電圧であるので、(g)周波数変調部出力S51はH電圧を保持して、出力する。
時間T7からT8の間、(e)第1周波数変調部出力信号S42はH電圧、(g)周波数変調部出力S51はH電圧であるので、(f)第2論理回路部出力S50はL電圧となる。T8の時、(f)第2論理回路部出力S50はL電圧であるので、(g)周波数変調部出力S51はL電圧を保持して、出力する。
時間T8からT9の間、(e)第1周波数変調部出力信号S42はH電圧、(g)周波数変調部出力S51はL電圧であるので、(f)第2論理回路部出力S50はH電圧となる。T9の時、(f)第2論理回路部出力S50はH電圧であるので、(g)周波数変調部出力S51はH電圧を保持して、出力する。
以後、時間T41の間、(e)第1周波数変調部出力信号S42、(f)第2論理回路部出力S50および(g)周波数変調部出力S51は、前述した信号波形を繰り返す。(g)周波数変調部出力S51は、T41の間、(a)クロック信号S30を2分周にした信号(第3分周信号)を、出力する。
つぎに、絶縁部60について、詳しく説明する。絶縁部60は、駆動部61およびトランス62を備えて、駆動部61には、例えば、FET(電界効果トランジスタ)を使用する。
トランス62は、第1巻線(コイル)63および第1巻線に磁気的に結合した第2巻線(コイル)64を備えており、第1巻線63および第2巻線64を巻く方向を同じにしたフォワード型である。
駆動部61のFETのゲート端子は、第2フリップフロップ部52の出力端子Qに接続されて、周波数変調部出力信号S51を受け取る。FETのドレイン端子は、第1巻線63の一端に接続されて、ソース端子は、変調側共通電圧V11に接続される。
第1巻線63の他端は、変調側電源電圧V10に接続される。第2巻線64は、整流部70に接続されて、第2巻線64の一端は、周波数復調部80に接続される。この第2巻線64の一端は、トランス出力S60である。
この構成に基づき、絶縁部60の各信号波形について、図2も用いて詳しく説明する。
図2の時間T1の時、図2(g)周波数変調部出力S51のH電圧が、駆動部61のFETのゲート、ソース間に加わる。そして、FETのドレイン、ソース間は、抵抗が低下して、ONするため、FETは、第1巻線63に電流を流す。このため、電流は、変調側電源電圧V10から、第1巻線63、FETのドレイン、ソースを経由して、変調側共通電圧V11へ流れる。
そして、(h)トランス出力S60には、電磁誘導により、前記電流の時間変化に基づく電圧が発生する。このため、時間T50の間、(h)トランス出力S60には、整流部出力電圧V20を超える電圧が発生する。例えば、V20を超える電圧分は、約1Vである。
時間T3の時、(g)周波数変調部出力S51のL電圧が、駆動部61のFETのゲート、ソース間に加わる。そして、FETのドレイン、ソース間は、抵抗が増大して、OFFするため、FETは、第1巻線63に電流を流さない。電流は、第1巻線63に流れないので、(h)トランス出力S60には、電磁誘導による電圧は発生せず、L電圧となる。以後、(h)トランス出力S60は、前述した信号波形を繰り返す。
つぎに、周波数復調部80について、詳しく説明する。周波数復調部80は、デジタル信号変換部81、単安定マルチバイブレータ部82および第1フリップフロップ部83などから構成される。
第2巻線64の一端であるトランス出力S60は、直列に接続された抵抗R21およびR20を経由して、整流部出力V20に接続される。キャパシターC20は、抵抗R21に並列に接続されて、抵抗R21とR20の接続点の信号に重畳するノイズを低減する。
抵抗R21とR20の接続点は、デジタル信号変換部81の入力端子に接続されて、デジタル信号変換部81の出力端子は、単安定マルチバイブレータ部82のクロック入力端子に接続される。
デジタル信号変換部81は、例えば、インバーター(論理反転回路)である。このインバータは、抵抗R21とR20の接続点の信号に重畳したノイズによるチャタリングを防止するため、閾値にヒステリシスを有するもの(シュミットトリガー型)であってもよい。
単安定マルチバイブレータ部82は、抵抗R22およびキャパシターC21を経由して、整流部出力V20に接続される。単安定マルチバイブレータ部82の出力端子Qは、第1フリップフロップ部83のD端子に接続される。第1フリップフロップ部83は、D型フリップフロップである。
単安定マルチバイブレータ部82は、デジタル信号変換部81の出力信号S80の電圧が変化した時、抵抗R22の抵抗値およびキャパシターC21の容量値に関連する時間幅を有するパルス信号を、出力端子Qから出力する。
第1フリップフロップ部83のクロック入力端子は、デジタル信号変換部81の出力信号S80に接続されて、第1フリップフロップ部83の出力信号S82は、周波数復調部80の出力である。
デジタル信号変換部81、第1フリップフロップ部83などの各部の電源端子および基準電圧端子は、それぞれ、整流部出力(復調側電源電圧)V20および復調側共通電圧V21に接続されて、周波数復調部80は、整流部出力V20から、電源電圧を供給される。
この構成に基づき、周波数復調部80の各信号波形について、図2も用いて詳しく説明する。
図2(h)トランス出力S60には、時間T50の間、整流部出力電圧V20を超える電圧が発生して、この電圧を抵抗R21とR20によって分圧した電圧が、デジタル信号変換部81に入力される。
このため、前記分圧した電圧は、時間T50の間、デジタル信号変換部81の閾値を超えるため、(i)デジタル信号変換部出力S80は、時間T50の間、H電圧となる。以後、(i)デジタル信号変換部出力S80は、(h)トランス出力S60が整流部出力電圧V20を超える時、H電圧となる。
(j)単安定マルチバイブレータ部出力S81は、(i)デジタル信号変換部出力S80の電圧がL電圧からH電圧に変化した時、H電圧の時間幅がT60であるパルス信号を出力する。
T60は、抵抗R22の抵抗値およびキャパシターC21の容量値に関連する時間であり、T60の時間幅は、(g)の第3分周信号の周期T31より長く、第2分周信号の周期T30より短い。
時間T11からT12までの時間T55は、T30より長い。このため、T11において、(i)デジタル信号変換部出力S80の電圧がL電圧からH電圧に変化した時、(j)単安定マルチバイブレータ部出力S81は、L電圧からH電圧に変化して、その後T60の間、H電圧を維持して、その後L電圧になる。(i)デジタル信号変換部出力S80の電圧がL電圧からH電圧に変化する時間T12においても、同様の動作をする。
一方、時間T13からT14までの時間T56は、T31より短い。このため、T13において、(i)デジタル信号変換部出力S80の電圧がL電圧からH電圧に変化した時、(j)単安定マルチバイブレータ部出力S81は、L電圧からH電圧に変化する。そして、(j)単安定マルチバイブレータ部出力S81はH電圧を維持して、時間T60が経過する前に、T14において、(i)デジタル信号変換部出力S80の電圧がL電圧からH電圧に変化するため、(j)単安定マルチバイブレータ部出力S81は、L電圧とならないで、H電圧を維持する。
同じ状態が続くため、(j)単安定マルチバイブレータ部出力S81は、H電圧を維持して、時間T15から時間T60を経過した後、L電圧となる。
(i)デジタル信号変換部出力S80の電圧が、L電圧からH電圧に変化した時、第1フリップフロップ部83は、(j)単安定マルチバイブレータ部出力S81を保持して、出力端子Qから出力する。
時間T11の時、(j)単安定マルチバイブレータ部出力S81はL電圧であるため、(k)周波数復調部出力S82は、H電圧からL電圧に変化する。時間T12、T13の時も、(j)単安定マルチバイブレータ部出力S81はL電圧であるので、時間T70の間、(k)周波数復調部出力S82は、L電圧を維持する。
時間T14の時、(j)単安定マルチバイブレータ部出力S81はH電圧であるため、(k)周波数復調部出力S82は、L電圧からH電圧に変化する。時間T15、T16の時も、(j)単安定マルチバイブレータ部出力S81はH電圧であるので、時間T71の間、(k)周波数復調部出力S82は、H電圧を維持して、T16以後、L電圧となる。
(k)周波数復調部出力S82は、(b)伝送信号S31を復調した信号となり、絶縁伝送回路100は、信号伝送を行うことができる。なお、例えば、T70およびT71は、約1msecである。
つぎに、整流部70について、詳しく説明する。整流部70は、ダイオードD10、D11、キャパシターC10およびコイルL10などから構成されて、フォワード動作を行う。
第2巻線64の一端であるトランス出力S60は、ダイオードD10のアノードに接続されて、ダイオードD10のカソードは、キャパシターC10の一端および整流部出力(復調側電源電圧)V20に接続される。
第2巻線64の他端は、ダイオードD11のアノードおよびコイルL10の一端に接続されて、ダイオードD11のカソードは、コイルL10の他端、キャパシターC10の他端および復調側共通電圧V21に接続される。
この構成に基づき、整流部70の各信号波形について、図2も用いて詳しく説明する。
図2(h)の時間T51の間、第2巻線64の一端であるトランス出力S60から、ダイオードD10、キャパシターC10、コイルL10を経由して、第2巻線64の他端へ、電流が流れる。
T51の間、コイルL10には、流れた電流により、電気エネルギーが蓄えられる。この電気エネルギーにより、時間T52の間、コイルL10の一端から、第2巻線64、ダイオードD10、キャパシターC10を経由して、コイルL10の他端へ、電流が流れる。
時間T51、T52における動作により、(h)トランス出力S60を整流した電圧が、キャパシターC10の両端に発生して、この電圧が、整流部出力(復調側電源電圧)V20となり、周波数復調部80に、電源電圧を供給する。なお、ダイオードD11は、コイルL10に発生する急峻に電圧変化した起電力を、吸収するものである。
本実施例によって、トランスを1つにした信号伝送および電源電圧生成をする絶縁伝送回路によって、トランスが占有する空間を低減し、回路を小型化して、プリント基板などのコストを低減することを実現できる。
本発明を適用した絶縁伝送回路の回路ブロック図の例である。 図1における各信号波形である。 背景技術における絶縁伝送回路の回路ブロック図である。
符号の説明
30 周波数変調部
40 第1周波数変調部
41 第2フリップフロップ部
42 分周部
43 第1論路回路部
50 第2周波数変調部
51 第2論路回路部
52 第3フリップフロップ部
60 絶縁部
61 駆動部
62 トランス
63 第1巻線
64 第2巻線
70 整流部
80 周波数復調部
81 デジタル信号変換部
82 単安定マルチバイブレータ部
83 第1フリップフロップ部
100 絶縁伝送回路
200 CPU
201 クロック発生部

Claims (4)

  1. 伝送源から伝送先へ伝送信号を伝送する絶縁伝送回路において、
    クロック信号に基づき前記伝送信号を周波数変調する周波数変調部と、
    トランスにより前記周波数変調部の出力信号を伝送する絶縁部と、
    前記トランスの出力を整流する整流部と、
    前記トランスの出力を周波数復調する周波数復調部と、
    を有し、
    前記周波数変調部は、
    前記伝送信号の電圧値に応じて前記伝送信号を、前記クロック信号を分周した第1分周信号または直流信号に周波数変調する第1周波数変調部と、
    この第1周波数変調部から出力される前記第1分周信号または前記直流信号の異なる周波数値に応じて前記第1周波数変調部の出力信号を、前記第1分周信号を分周した第2分周信号または前記クロック信号を分周した第3分周信号に周波数変調する第2周波数変調部と、
    を有することを特徴とする絶縁伝送回路。
  2. 前記周波数復調部は、
    前記トランスの出力をデジタル信号に変換するデジタル信号変換部と、
    このデジタル信号変換部の出力電圧変化に基づき前記第3分周信号の周期より長くかつ前記第2分周信号の周期より短い時間幅のパルス信号を出力する単安定マルチバイブレータ部と、
    前記デジタル信号変換部の出力電圧変化に基づき前記単安定マルチバイブレータ部の出力信号を保持する第1フリップフロップ部と、
    を有することを特徴とする請求項に記載の絶縁伝送回路。
  3. 前記第1周波数変調部は、
    前記クロック信号の電圧変化に基づき前記伝送信号を保持する第2フリップフロップ部と、
    前記クロック信号を分周して、第4分周信号を出力する分周部と、
    この第4分周信号と前記第2フリップフロップ部の出力信号との論理和信号を出力する第1論理回路部とを有し、
    前記第2周波数変調部は、
    前記第1論理回路部の出力信号と前記第2周波数変調部の出力信号との排他的論理和信号を出力する第2論理回路部と、
    前記クロック信号の電圧変化に基づき前記第2論理回路部の出力信号を保持する第3フリップフロップ部と、
    を有し、この第3フリップフロップ部の出力は、前記第2周波数変調部の出力である、
    ことを特徴とする請求項またはに記載の絶縁伝送回路。
  4. 前記絶縁部は、
    前記周波数変調部の出力信号に基づき前記トランスの第1巻線に電流を流す駆動部と、
    前記第1巻線に磁気的に結合した前記トランスの第2巻線と、
    を有することを特徴とする請求項1からのいずれか一に記載の絶縁伝送回路。
JP2007188464A 2007-07-19 2007-07-19 絶縁伝送回路 Expired - Fee Related JP4905800B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007188464A JP4905800B2 (ja) 2007-07-19 2007-07-19 絶縁伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007188464A JP4905800B2 (ja) 2007-07-19 2007-07-19 絶縁伝送回路

Publications (2)

Publication Number Publication Date
JP2009027455A JP2009027455A (ja) 2009-02-05
JP4905800B2 true JP4905800B2 (ja) 2012-03-28

Family

ID=40398838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007188464A Expired - Fee Related JP4905800B2 (ja) 2007-07-19 2007-07-19 絶縁伝送回路

Country Status (1)

Country Link
JP (1) JP4905800B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010197324A (ja) * 2009-02-27 2010-09-09 Furukawa Battery Co Ltd:The 絶縁型計測装置
CN112751574A (zh) * 2019-10-31 2021-05-04 上海汽车集团股份有限公司 一种差分信号通讯隔离电路及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946148B2 (ja) * 1981-02-10 1984-11-10 横河電機株式会社 絶縁装置
JPS58103095A (ja) * 1981-12-14 1983-06-18 株式会社東芝 絶縁型信号変換装置
JPH04196644A (ja) * 1990-11-26 1992-07-16 Meidensha Corp 伝送路の絶縁方式

Also Published As

Publication number Publication date
JP2009027455A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP6691148B2 (ja) 共通アイソレータを越えた電力転送とフィードバック
JP5475936B1 (ja) 電力変換装置およびこれを用いたバッテリ充電装置
JP4082672B2 (ja) 電気絶縁型スイッチング素子駆動回路
JP4821339B2 (ja) 双方向パルス信号伝送回路および絶縁型スイッチング電源装置
JP2006280138A (ja) Dc−dcコンバータ
JP2014204660A (ja) シングルエンド形制御、力率補正および低出力リプルを備えた集積コンバータ
US8374010B2 (en) Power supply circuit and control method thereof
US20060279968A1 (en) DC/AC converter circuit and DC/AC conversion method
JP4905800B2 (ja) 絶縁伝送回路
US20100321957A1 (en) Standby power method and apparatus for power module applications
JP3346543B2 (ja) スイッチング電源装置
US7019986B2 (en) Power conversion apparatus and dead time generator
US9362836B2 (en) Circuit for driving synchronous rectifier and power supply apparatus including the same
KR100963024B1 (ko) 플라이백 컨버터용 동기정류기 구동회로
US11637489B2 (en) Isolated DC/DC converter and AC/DC converter
JP2008086114A (ja) スイッチング電源装置および電圧検出回路
JP6111970B2 (ja) 電力変換装置の制御方法
JPH11356042A (ja) 電圧変換装置
JP2020205470A (ja) 絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器
JP2002044946A (ja) スイッチング電源装置
JP2004328948A (ja) スイッチング電源回路およびこれを備えたスイッチングレギュレータ
JP4935457B2 (ja) 電圧変換装置および電圧検出回路
JP2007049833A (ja) 入力電圧検知回路及び入力電圧検知回路を具備した電源装置
JP4803822B2 (ja) 多出力電源装置
JP2002010636A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees