JP4905019B2 - パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール - Google Patents

パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール Download PDF

Info

Publication number
JP4905019B2
JP4905019B2 JP2006259026A JP2006259026A JP4905019B2 JP 4905019 B2 JP4905019 B2 JP 4905019B2 JP 2006259026 A JP2006259026 A JP 2006259026A JP 2006259026 A JP2006259026 A JP 2006259026A JP 4905019 B2 JP4905019 B2 JP 4905019B2
Authority
JP
Japan
Prior art keywords
power module
circuit layer
module substrate
contact
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006259026A
Other languages
English (en)
Other versions
JP2008078566A (ja
Inventor
雅博 柳田
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006259026A priority Critical patent/JP4905019B2/ja
Publication of JP2008078566A publication Critical patent/JP2008078566A/ja
Application granted granted Critical
Publication of JP4905019B2 publication Critical patent/JP4905019B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュールに関するものである。
この種のパワーモジュールは一般に、セラミックス板の表面に回路層がろう付けされたパワーモジュール用基板と、回路層の表面にはんだ接合された半導体チップとを備えている。このうちパワーモジュール用基板の製造方法としては、セラミックス母材の表面にレーザ光を照射して溝状のスクライブラインを形成するレーザ加工工程と、セラミックス母材の表面に回路層をろう付けするろう付け工程と、回路層がろう付けされたセラミックス母材を、前記スクライブラインに沿って分割する分割工程と、を有する方法が知られている。
ここで、ろう付け工程においては、例えば特許文献1及び特許文献2に示されるように、セラミックス母材の表面にろう材と回路層とを配置して積層体を形成し、加圧板によって前記積層体を積層方向に加圧した状態で、真空加熱炉内に装入してろう材を溶融させている。
特開2004−288829号公報 特開2005−72036号公報
ところで、前記従来のパワーモジュール用基板の製造方法では、セラミックス母材の表面にろう材と回路層とを配置して積層体を形成し、この積層体を加圧板によって積層方向に加圧した状態で真空加熱炉に装入しているので、加熱炉内の熱が積層体の外周縁部から伝わって外周縁部のろう材から溶解し始め、その後、徐々に熱が内方に向けて伝導していき、ろう材の溶解が進行する。
これにより、ろう材を完全に溶融してろう付けするために、積層体を長時間にわたって真空加熱炉内に滞留させておく必要があった。また、長時間にわたって高温で維持されるので、セラミックス母材や回路層に含まれる元素が拡散し易くなり、パワーモジュール用基板の厚さ方向にこれらの元素の濃度勾配が形成されてしまう。
さらに、ろう材の外周縁部と内方部分とで温度差が生じてしまい、ろう材の溶融状態がばらついて、均一にろう付けできなくなるおそれがあった。
この発明は、前述した事情に鑑みてなされたものであって、セラミックス母材と回路層とを、短時間で確実にろう付けすることができるパワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュールを提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板の製造方法は、後の工程で除去される非製品部を備えたセラミックス母材の表面に回路層をろう付けするろう付け工程を有するパワーモジュール用基板の製造方法であって、 前記ろう付け工程においては、前記セラミックス母材とろう材と前記回路層とが積層された積層体を、内部に導電部材が配設された加圧板により前記回路層の表面から積層方向に加圧し、前記加圧板の前記回路層との接触面に設けられるとともに前記導電部材と通電可能とされた複数の接点部を、前記回路層の前記非製品部の表面に位置する部分に当接させ、前記導電部材及び前記接点部を介して前記回路層に通電することにより、前記回路層自体を発熱させてろう付けすることを特徴としている。
この構成のパワーモジュール用基板の製造方法では、セラミックス母材とろう材と回路層とが積層された積層体を加圧板によって積層方向に加圧した状態で、回路層に通電して回路層自体を発熱させる、いわゆる抵抗加熱によってろう材を溶融させているので、ろう材近傍のみを局所的に加熱することになり、ろう付けを短時間で行うことができる。これにより、セラミックス母材や回路層に含まれる元素の拡散が抑制される。
さらに、複数の接点部が回路層に当接されているので、ろう材の外周縁部と内方部分とで温度差が生じにくく、ろう付けを均一に行うことができる。
また、内部に導電部材が配設されるとともに回路層との接触面に前記導電部材と通電可能な複数の接点部が設けられた加圧板によって積層体が積層方向に加圧され、前記回路層に前記接点部が当接されているので、接点部と回路層との接触安定性が向上し、回路層に確実に通電することができる。
なお、接点部と回路層との当接部分においては、接触抵抗が作用することで最も温度が上昇するため、この部分の回路層及びセラミックス母材の熱劣化が懸念されるが、本発明においては、接点部が、セラミックス母材のうち後の工程で除去される非製品部の表面に位置する回路層に当接されているので、最も温度が上昇して熱劣化し易い部分が、後の工程で除去されることになり、パワーモジュール用基板の品質向上を図ることができる。
ここで、前記回路層と前記加圧板の前記接点部が形成されていない部分との間に、クッション材を配設してもよい。
この場合、セラミックス母材、回路層及び加圧板に、反り、うねり、局所的な厚さムラ、表面の凹凸等が生じていても、加圧した際にクッション材に沿って圧力が均等になり、複数の接点部を回路層に確実に当接させて通電することができ、ろう付けを均一に行うことができる。
さらに、前記加圧板をカーボンによって構成し、前記導電部材を絶縁体によって被覆された状態で前記加圧板内に配設するとともに、前記接触面の前記接点部以外の部分に絶縁膜を形成してもよい。
この場合、加圧板がカーボンで構成されているので、高温でも劣化しにくく熱伝導性に優れており、ろう付けをさらに均一に行うことができる。また、雰囲気中の酸素濃度が低減され、パワーモジュール用基板の劣化を確実に防止できる。
また、本発明のパワーモジュール用基板は、セラミックス板の表面に回路層がろう付けされてなり、この回路層の表面に半導体チップがはんだ接合されるパワーモジュール用基板であって、前述のパワーモジュール用基板の製造方法により形成されたことを特徴とする。
さらに、本発明のパワーモジュールは、セラミックス板の表面に回路層がろう付けされたパワーモジュール用基板と、回路層の表面にはんだ接合された半導体チップとを備えたパワーモジュールであって、前記パワーモジュール用基板は、前述のパワーモジュール用基板の製造方法により形成されたことを特徴とする。
本発明に係るパワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュールによれば、セラミックス母材と回路層とを、短時間で確実にろう付けすることができる。
以下に本発明の実施の形態について添付した図面を参照して説明する。図1に本発明の実施形態であるパワーモジュール用基板の製造方法により成形されたパワーモジュール用基板を適用したパワーモジュールを示す。
このパワーモジュール1は、セラミックス板2の表面に回路層3がろう付けされたパワーモジュール用基板5と、回路層3の表面にはんだ層6を介してはんだ接合された半導体チップ7とを備えている。
本実施形態においては、パワーモジュール用基板5には、回路層3と同じ材質からなる金属層4が、セラミックス板2の裏面にろう付けされている。さらに、パワーモジュール1には、冷却器8が、前記金属層4の裏面にろう付けや拡散接合により接合されている。
なお、セラミックス板2は、例えばAlN、Al、Si若しくはSiC等で形成されている。回路層3及び金属層4はそれぞれ、例えば純Al若しくはAl合金で形成されている。冷却器8は、純Al、純Cu、Al合金、Cu合金で形成されている。また、はんだ層6は、例えばSn−Ag−Cu系若しくはZn−Al系のはんだ材とされている。さらに、セラミックス板2と回路層3及び金属層4とは、厚さが例えば10μm〜30μmのAl系のろう材箔15を用いてろう付けされている。
ここで、本実施形態では、回路層3及び金属層4はそれぞれ、純Al若しくはAl合金からなる板材の打ち抜き、あるいは鋳造により形成されており、回路層3及び金属層4のそれぞれの外表面のうち、セラミックス板2の表裏面から立ち上がる側面はそれぞれ、セラミックス板2の表裏面に対して略垂直に延在している。
さらに、セラミックス板2は、セラミックス母材10を分割することにより形成されている。
次に、本実施形態であるパワーモジュール用基板5の製造方法について説明する。
まず、セラミックス母材10の表面にレーザ光を照射して、図4に示すように溝状のスクライブライン11を格子状に形成する。このセラミックス母材10をスクライブライン11に沿って分割することでセラミックス板2が形成される。ここで、セラミックス母材10には、図4に示すように、セラミックス板2を形成する製品部12と、後の工程で除去される非製品部13とを備えている。
このセラミックス母材10の表面に、Al系のろう材箔15と回路層3とをこの順に配置するとともに、セラミックス母材10の裏面に、Al系のろう材箔15と金属層4とをこの順に配置して、積層体18を構成する。
この積層体18の両面、すなわち、回路層3の表面及び金属層4の表面に接するように、それぞれ加圧板20、20が配置される。
加圧板20は、カーボンで構成されており、回路層3の表面及び金属層4の表面に接する面(接触面20A)には、絶縁性及びクッション性を備えたシート材21が配設されている。
また、加圧板20の内部には、図2及び図3に示すように、例えばゴムなどの絶縁性被膜22Aが設けられた導線22が配線されており、その一端が加圧板20の端面に露出されている。また、加圧板20の前記接触面20Aには、前記導線22と通電可能に接続される接点部23が前記接触面20Aからわずかに突出するように設けられている。なお、本実施形態においては、複数の接点部23が設けられており、これらの接点部23には前記シート材21が配設されていない。
このように配置された一対の加圧板20、20によって前記積層体18をその積層方向に加圧する。これにより、前記接点部23が回路層3の表面及び金属層4の表面に当接されることになる。ここで、図4に示すように、接点部23は、セラミックス母材10の非製品部13の表面及び裏面に位置する回路層3及び金属層4に当接される。なお、本実施形態においては、複数の接点部23が千鳥状に配置されている。
このような加圧状態において、積層体18を真空チャンバ(図示なし)内に装入し、真空雰囲気中で導線22に電源Pを接続して通電する。すると、電流が導線22及び接点部23を介して純Al若しくはAl合金からなる回路層3及び金属層4に流れ、ジュール熱が発生する。このジュール熱によってろう材箔15を溶融し、回路層3とセラミックス母材10及び金属層4とセラミックス母材10とをろう付けする。
そして、回路層3及び金属層4がろう付けされたセラミックス母材10を、前記スクライブライン11に沿って分割することにより、概略矩形平板状をなすパワーモジュール用基板5が成形される。
本実施形態であるパワーモジュール用基板5の製造方法によれば、セラミックス母材10とろう材箔15と回路層3及び金属層4とを積層した積層体18を加圧板20によって積層方向に加圧し、加圧板20の接触面20Aから突出するように設けられた接点部23を回路層3及び金属層4に当接させ、純Al若しくはAl合金からなる回路層3及び金属層4に通電して、ジュール熱によってろう材箔15を溶融してろう付けしているので、ろう材箔15が配置された部分のみを局所的に加熱することができ、ろう付けを短時間で行うことができる。これにより、セラミックス母材10や回路層3に含まれる元素の拡散を抑制することができ、パワーモジュール用基板5の品質向上を図ることができる。
また、本実施形態においては、図4に示すように、複数の接点部23が千鳥状に配置されているので、回路層3及び金属層4を均一に加熱することができ、積層体18の外周縁部と内方部分とで温度差が生じることがなくなり、回路層3及び金属層4のろう付けを均一に行うことができる。
また、内部に導線22が配線されるとともにこの導線22と通電可能な複数の接点部23が接触面20Aから突出するように設けられた加圧板20によって積層体18を積層方向に加圧して、回路層3及び金属層4の表面に接点部23を当接しているので、接点部23と回路層3及び金属層4との接触安定性が向上して回路層3及び金属層4に複数の接点部23を確実に当接させて通電することができる。これにより、回路層3及び金属層4のろう付けをさらに均一に行うことができる。
さらに、本実施形態では、セラミックス母材10の非製品部13に位置する回路層3及び金属層4に接点部23が当接されているので、接触抵抗等により最も温度上昇する接点部23が後の工程で除去され、パワーモジュール用基板5のさらなる品質向上を図ることができる。
また、加圧板20と回路層3及び金属層4との間に、クッション性を備えたシート材21が配置されているので、セラミックス母材10、回路層3、金属層4及び加圧板20に、反り、うねり、局所的な厚さムラ、表面の凹凸等が生じていても、クッション性を有するシート材21に沿って圧力が均等になり、複数の接点部23を回路層3及び金属層4に確実に当接させて通電することができる。
また、加圧板20がカーボンによって構成されているので、高温でも劣化しにくく、かつ、熱伝導性に優れており、ろう付けをさらに均一に行うことができる。また、雰囲気中の酸素濃度が低減されるので、このパワーモジュール用基板5の劣化を確実に防止できる。ここで、加圧板20の内部に配線された導線22に絶縁性被膜22Aが設けられているとともに、加圧板20の接触面20Aに絶縁性を備えたシート材21が配置されているので、導線22に通電した際に加圧板20自体に電流が流れることがない。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、パワーモジュール用基板として金属層を備えたものとして説明したが、この金属層を設けないものであってもよい。さらに、パワーモジュールとして冷却器を備えたものとして説明したが、この冷却器を設けないものであってもよい。
また、セラミックス母材、回路層及び金属層、ろう材の材質は、本実施形態に限定されることはなく、他の材質で構成されていてもよい。
さらに、加圧板をカーボンで構成したものとして説明したが、これに限定されることはなく、絶縁性のセラミックスで構成してもよい。この場合、加圧板に電流が流れることがなくなるので、導線に絶縁性被膜を設けたり、絶縁性のシート材を配置したりする必要がなく、構成が簡単となる。
また、一つの積層体を加圧してろう付けするものとして説明したが、これに限定されることはなく、複数の積層体と加圧板とを積層するように配置して、加圧及び通電してろう付けしてもよい。
さらに、絶縁性及びクッション性を備えたシート材を配置したものとして説明したが、シート材は配置されていなくてもよい。
本発明の実施形態であるパワーモジュール用基板の製造方法により成形されたパワーモジュール用基板を適用したパワーモジュールを示す側面図である。 本発明の実施形態であるパワーモジュール用基板の製造方法を示す正面図である。 本発明の実施形態であるパワーモジュール用基板の製造方法を示す側面断面図である。 セラミックス母材上での接点部の配置を示す配置図である。
符号の説明
1 パワーモジュール
3 回路層
5 パワーモジュール用基板
7 半導体チップ
10 セラミックス母材
11 スクライブライン
13 非製品部
15 ろう材箔(ろう材)
18 積層体
20 加圧板
20A 接触面
21 シート材(クッション材、絶縁膜)
22 導線(導電部材)
22A 絶縁性被膜
23 接点部

Claims (5)

  1. 後の工程で除去される非製品部を備えたセラミックス母材の表面に回路層をろう付けするろう付け工程を有するパワーモジュール用基板の製造方法であって、
    前記ろう付け工程においては、
    前記セラミックス母材とろう材と前記回路層とが積層された積層体を、内部に導電部材が配設された加圧板により前記回路層の表面から積層方向に加圧し、
    前記加圧板の前記回路層との接触面に設けられるとともに前記導電部材と通電可能とされた複数の接点部を、前記回路層の前記非製品部の表面に位置する部分に当接させ、
    前記導電部材及び前記接点部を介して前記回路層に通電することにより、前記回路層自体を発熱させてろう付けすることを特徴とするパワーモジュール用基板の製造方法。
  2. 請求項1に記載のパワーモジュール用基板の製造方法であって、
    前記回路層と前記加圧板の前記接点部が形成されていない部分との間に、クッション材が配置されていることを特徴とするパワーモジュール用基板の製造方法。
  3. 請求項1または請求項2に記載のパワーモジュール用基板の製造方法であって、
    前記加圧板は、カーボンによって構成され、前記導電部材は絶縁体によって被覆された状態で前記加圧板内に配設されるとともに、前記接触面の前記接点部以外の部分には、絶縁膜が形成されていることを特徴とするパワーモジュール用基板の製造方法。
  4. セラミックス板の表面に回路層がろう付けされてなり、この回路層の表面に半導体チップがはんだ接合されるパワーモジュール用基板であって、
    請求項1から請求項3のいずれかに記載のパワーモジュール用基板の製造方法により形成されたことを特徴とするパワーモジュール用基板。
  5. セラミックス板の表面に回路層がろう付けされたパワーモジュール用基板と、回路層の表面にはんだ接合された半導体チップとを備えたパワーモジュールであって、
    前記パワーモジュール用基板は、請求項1から請求項3のいずれかに記載のパワーモジュール用基板の製造方法により形成されたことを特徴とするパワーモジュール。
JP2006259026A 2006-09-25 2006-09-25 パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール Expired - Fee Related JP4905019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006259026A JP4905019B2 (ja) 2006-09-25 2006-09-25 パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006259026A JP4905019B2 (ja) 2006-09-25 2006-09-25 パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール

Publications (2)

Publication Number Publication Date
JP2008078566A JP2008078566A (ja) 2008-04-03
JP4905019B2 true JP4905019B2 (ja) 2012-03-28

Family

ID=39350290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006259026A Expired - Fee Related JP4905019B2 (ja) 2006-09-25 2006-09-25 パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール

Country Status (1)

Country Link
JP (1) JP4905019B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056811B2 (ja) * 2009-07-23 2012-10-24 三菱マテリアル株式会社 パワーモジュール用基板の製造方法、製造装置、および製造中間体
JP5251772B2 (ja) * 2009-07-23 2013-07-31 三菱マテリアル株式会社 パワーモジュール用基板の製造方法および製造中間体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3038644B2 (ja) * 1996-07-17 2000-05-08 日本特殊陶業株式会社 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
JP4658342B2 (ja) * 2001-01-23 2011-03-23 エフアイエス株式会社 水質チェッカ回路
JP3915722B2 (ja) * 2003-03-20 2007-05-16 三菱マテリアル株式会社 回路基板の製造方法および製造装置
JP4419461B2 (ja) * 2003-08-22 2010-02-24 三菱マテリアル株式会社 回路基板の製造方法およびパワーモジュール

Also Published As

Publication number Publication date
JP2008078566A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
KR101759056B1 (ko) 파워 모듈용 기판의 제조 방법
JP5125241B2 (ja) パワーモジュール用基板の製造方法
JP5759902B2 (ja) 積層材およびその製造方法
JP2010109132A (ja) 熱電モジュールを備えたパッケージおよびその製造方法
JP2010010561A (ja) パワーモジュール用基板及びその製造方法
JP5078666B2 (ja) セラミック基板とアルミニウム基板との接合方法、および発光素子実装体
JP5151080B2 (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
JP2006108672A (ja) 刷版の製造時の放射線源のための冷却装置
JP4565249B2 (ja) 金属−セラミックス接合基板およびその製造方法
JP4905019B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール
JP2008041945A (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
US8944310B2 (en) Method of manufacturing a semiconductor device
JP5713526B2 (ja) 熱電変換モジュールならびに冷却装置、発電装置および温度調節装置
JP5467407B2 (ja) アルミニウム−セラミックス接合体
JP2006286754A (ja) 金属−セラミックス接合基板
US7199329B2 (en) Method of soldering semiconductor part and mounted structure of semiconductor part
JP4985497B2 (ja) 半田付け方法
JP4427154B2 (ja) セラミックス回路基板
JP6139331B2 (ja) パワーモジュール
JP2010147398A (ja) パワーモジュール用基板およびその製造方法
JP2005072456A (ja) 電気素子モジュール
JP2008124152A (ja) 半田シート、半導体装置及び半導体装置の製造方法
JP5181922B2 (ja) パワーモジュール用基板の製造装置及びパワーモジュール用基板の製造方法
JP2006245449A (ja) 熱電変換モジュールおよび熱電変換モジュールにおけるポスト電極の固定方法
JP2010225619A (ja) 回路基板及び回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4905019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees