JP4897393B2

JP4897393B2 - データ伝送装置

Info

Publication number: JP4897393B2
Application number: JP2006226464A
Authority: JP
Inventors: 森公人出; 賀正明平
Original assignee: Toshiba Elevator Co Ltd
Current assignee: Toshiba Elevator and Building Systems Corp
Priority date: 2006-08-23
Filing date: 2006-08-23
Publication date: 2012-03-14
Anticipated expiration: 2026-08-23
Also published as: JP2008053911A

Description

本発明は、データ伝送装置に関し、特に、共通伝送路に接続した複数局のうち１つの局が送出する伝送開始パケットにより全局が送信タイミング検出カウンタをリセットし、その後伝送路上のキャリアを検出する毎にキャリア検出カウンタをインクリメントさせながら予め設定された自局の送信タイミングを検出すると共に送信タイミングで送信すべきデータが無いときにはダミーパケットを送出して全局のキャリア検出カウンタをインクリメントさせる半二重動作を行なうデータ伝送装置に関する。

近年、伝送したい情報をパケットデータとして端末から端末へと送信するためにイーサネット（登録商標）等のネットワークを用いてデータ伝送が行なわれている。このために、機器ごとにＩＰ（Internet Protocol）アドレスを設定し、そのＩＰアドレスを目指してルータがパケットをルーティングしていくＩＰネットワークデータ伝送システムが用いられている。このような機能を実現するために、端末からルータへ、あるいはルータからルータへとパケットを確実に運ぶ仕組みが必要となる。

具体的には、パケットをヘッダとトレイラをつけたフレームとして光ファイバなどの伝送媒体に送出している。媒体（メディア）へのフレーム送出（アクセス）を制御する仕組みなので「媒体アクセス制御（ＭＡＣ―Media Access Control―）」と呼ばれ、この仕組みで用いられるフレームは、ＭＡＣフレームと呼ばれている。このＭＡＣフレームを媒体に送出するときには、媒体に適した信号波形に変換するため物理層と呼ばれるレイヤ１の機能が必要となる。レイヤ１（物理層）はフレームをビット列にして媒体を用いて送受信する機能を有し、レイヤ２（データリンク層）はパケットをフレームに収容してその中身を正確に転送する機能を有し、レイヤ３（ネットワーク層）はパケットをエンドトゥエンド（end-to-end）にルーティングする機能を有しており、イーサネットはレイヤ２およびレイヤ１の機能を実現するものである。

上述したイーサネットにおける汎用のＭＡＣ用大規模集積回路（以下、ＬＳＩ―Large Scale Integrated-circuit―）は、送信許可信号を検出する機能を有していないため、送信タイミングに達していないＭＡＣを正しく動作させることができず、送信タイミングを正しく検出して汎用のＭＡＣ用ＬＳＩを動作させることは汎用のイーサネットによる伝送システムの機能性を低減させていた。

この汎用イーサネットにおける機能性の低下を補完するために、特許文献１に記載された従来のデータ伝送装置が提案されている。このデータ伝送装置は、ハイレベルデータリンク制御手順（以下、ＨＤＬＣ―High-level Data Link Control―とする）の伝送手順を用いるものである。１本のデータ伝送路に複数のデータ伝送装置が接続し予め定められた順序で自局のデータを他局へ順次送信して各局間でデータ交換を行なうため送受信回路６と伝送制御用ＬＳＩ７６との間に、伝送制御用付加回路３８を設けている。この伝送制御用付加回路３８は、特許文献１の図８に示すように、キャリア検出手段４１と、フレームヘッダ、ダミーパケット、代理パケットの３種類の伝送制御用パケット送出手段５２，５３，５４と、フレームヘッダ検出手段４３とキャリア検出手段４１からの信号により自局の送信タイミングを検知する送信ステーション判定手段４５，４６，４７，４８とを備えている。

送信ステーション判定手段４５〜４８から送信可能であることが通知されたタイミングで伝送制御用ＬＳＩ７６に送信データがないとき、ダミーパケットの送出を伝送制御用パケット送出手段５２〜５４へ要求する送信制御回路５６と、フレームヘッダ検出手段４３から一定時間内にフレームヘッダが検知されないときフレームヘッダの送出を伝送制御用パケット送出手段５２に要求するフレームヘッダ喪失タイマ５０と、キャリア検出手段４１から一定時間内にキャリアが検知されないとき代理パケットの送出を伝送制御用パケット送出手段５４に要求する代理パケット送出タイマ５１を設けることにより暗黙的トークンバスを実現していた。このようなＨＤＬＣを用いる従来のデータ伝送装置の構成は、例えば、特許文献１より明らかである。
特許第１７２３２７８号

この従来の装置は、イーサネットのＭＡＣ用ＬＳＩに対してＨＤＬＣによる送信許可信号を検出する機能を追加しなければならず、イーサネットの汎用ＭＡＣ用ＬＳＩをそのまま使用することができないという課題があった。

そこで本発明は、イーサネットの汎用ＭＡＣ用ＬＳＩのフロー制御機能を使って、暗黙的トークンパッシング方式の送信制御を実現できると共に群管理伝送システムにも適用可能なデータ伝送装置を提供することを目的とする。

上記目的を達成するために、本発明の基本概念としての第１構成に係るデータ伝送装置は、共通伝送路に接続した複数局のうち１つの局が送出する伝送開始パケットにより全局が送信タイミング検出カウンタをリセットし、その後伝送路上のキャリアを検出する毎にキャリア検出カウンタをインクリメントさせながら予め設定された自局の送信タイミングを検出すると共に送信タイミングで送信すべきデータが無いときにはダミーパケットを送出して全局のキャリア検出カウンタをインクリメントさせる半二重動作を行なうデータ伝送装置において、前記複数局の個々の局に設けられ、前記共通伝送路との間で信号の送受を行なう伝送回路と、前記個々の局に設けられ、送信タイミングで送信すべきデータを前記送信回路へと送出するメディアアクセスコントローラと、前記個々の局の前記伝送回路と前記メディアアクセスコントローラとの間に設けられ、前記送信タイミングで送信すべきデータが無いときにはダミーパケットを送信するとともに、前記送信タイミングに達していない前記メディアアクセスコントローラに対して通常動作時には用いていない通知信号を与えて該メディアアクセスコントローラの送信動作を延期させる送信延期部を少なくとも有する伝送制御回路と、を備えるとともに、前記送信延期部が前記メディアアクセスコントローラに送信動作を延期させるために用いる前記通知信号は、前記複数の局の間の送信を休止させる際に用いられるＰＡＵＳＥ信号であることを特徴とする。

本発明の第２構成に係るデータ伝送装置は、上記第１構成に記載のものにおいて、前記送信延期部が前記メディアアクセスコントローラに送信動作を延期させるために用いる前記通知信号は、前記ＰＡＵＳＥ信号に加えて、前記複数の局の間の送信が衝突した際に緊急で送出されるべきコリジョン信号を含むことを特徴とする。

本発明の第２構成に係るデータ伝送装置は、上記第１構成に記載のものにおいて、前記通知信号としての前記ＰＡＵＳＥ信号は、プリアンブル、ＳＦＤ、宛先アドレス、送信元アドレス、長さ／タイプ、操作コード、中断時間、ＰＡＤ、ＦＣＳから構成されることを特徴とする。

本発明の第４構成に係るデータ伝送装置は、上記第１構成に記載のものにおいて、前記伝送制御回路は、送信タイミングに達していないメディアアクセスコントローラが送信したデータの他局への送信を禁止する送信禁止部をさらに備えることを特徴とする。

本発明の第５構成に係るデータ伝送装置は、上記第１構成に記載のものにおいて、前記伝送制御回路は、送出したデータを受信するデータ受信部をさらに備えることを特徴とする。

本発明の第６構成に係るデータ伝送装置は、第１ないし第５構成の何れかに記載のものにおいて、前記伝送制御回路は、半導体集積回路設計ブロック（ＩＰ-Intellectual Property-）としてプログラム可能論理デバイス（ＰＬＤ-Programmable Logic Device-）およびフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ-Field Programmable Gate Array-）を含むプログラム可能な半導体集積回路に実装されていることを特徴とする。

本発明の第７構成に係るデータ伝送装置は、第１ないし第５構成の何れかに記載のものにおいて、前記共通伝送路と接続するためのインタフェイス部を具備し、前記共通伝送路に接続された群管理制御装置と、該群管理制御装置により群管理制御される複数の号機制御装置とを有する群管理伝送システムのそれぞれの制御装置における伝送装置として搭載されたことを特徴とする。

イーサネット汎用のＭＡＣ用ＬＳＩをそのまま使用して、そのＭＡＣ用ＬＳＩのフロー制御機能を用いて、暗黙的トークンパッシング方式の送信制御を実現できると共に群管理伝送システムにも適用可能なデータ伝送装置を提供することができる。

［第１実施形態］
図１に示すように、本発明の基本概念としての第１実施形態に係るデータ伝送装置２１は、共通伝送路３３に接続した複数局のうち１つの局３８が送出する伝送開始パケットにより全局が送信タイミング検出カウンタをリセットし、その後伝送路３３上のキャリアを検出する毎にキャリア検出カウンタをインクリメントさせながら予め設定された自局の送信タイミングを検出すると共に送信タイミングで送信すべきデータが無いときにはダミーパケットを送出して全局のキャリア検出カウンタをインクリメントさせる半二重動作を行なうものである。

（構成）
図１において、複数局の個々の局に設けられて、共通伝送路との間で信号の送受を行なう伝送回路３４と、個々の局に設けられ、送信タイミングで送信すべきデータまたはダミーパケットを伝送回路３４へと送出するメディアアクセスコントローラ３５と、個々の局の伝送回路３４とメディアアクセスコントローラ３５との間に設けられ、送信タイミングに達していないメディアアクセスコントローラ３５に対して通常動作時には用いていない通知信号２２を与えて該メディアアクセスコントローラ３５の送信動作を延期させる送信延期部２３を少なくとも有する伝送制御回路１と、を備えている。また、伝送制御回路１は、送信タイミングに達していないメディアアクセスコントローラ３５が送信したデータの他局への送信を禁止する送信禁止部２４をさらに備えていてもよい。

（作用）
第１実施形態に係るデータ伝送装置は、通常の動作時には用いていない、例えばコリジョン信号やＰＡＵＳＥ信号などを用いて、送信タイミングに達していないメディアアクセスコントローラ３５が送信したデータの他局への送信動作を、伝送制御回路１が備える送信延期部２３により延期させているので、特許文献１のようなＨＤＬＣによる送信許可信号を検出するための専用の機能構成を設ける必要がなく、イーサネット汎用のメディアアクセスコントローラ用ＬＳＩをそのままの規格で用いることとなる。

また、送信禁止部２４を備えておくことにより、送信タイミングに達していないメディアアクセスコントローラ３５が送信したデータの他局への送信そのものを禁止することもでき、これも送信許可信号を検出するための専用の機能構成を設けなくてもイーサネット汎用のメディアアクセスコントローラ用ＬＳＩをそのまま用いて実現することとなる。

（効果）
以上のように、第１実施形態によるデータ伝送装置は、イーサネット汎用のメディアアクセスコントローラ（ＭＡＣ）用ＬＳＩをそのまま使用して、そのメディアアクセスコントローラ（ＭＡＣ）用ＬＳＩのフロー制御機能を用いて、暗黙的トークンパッシング方式の送信制御を実現できると共に群管理伝送システムにも適用可能なデータ伝送装置を提供することができる。

［第２実施形態］
本発明の第２実施形態を図２ないし図４を参照して説明する。本発明の第２実施形態に係るデータ伝送装置は、上記第１実施形態に記載のものにおいて、送信延期部２３がメディアアクセスコントローラ３５に送信動作を延期させるために用いる通知信号２２は、伝送局間の送信の衝突の際に緊急で送出されるべきコリジョン信号１１１であることを特徴とする。

（構成）
図２は本発明の第２実施形態に係るデータ伝送装置の構成図である。図２において、伝送路３３と接続した伝送回路（ＰＨＹ）３４が伝送路送信データ信号（ＴＲＭ）１２０と伝送路受信データ信号（ＲＣＶ）１００を介して伝送制御回路１と接続されている。伝送制御回路１とＭＡＣ３５の間は、受信関係の信号として受信クロック（ＲＸＣ）１０１、受信エラー（ＲＸＥＲ）１２１、受信データバリッド（ＲＸＤＶ）１２２、内部受信データ１０２ａ、キャリア信号（ＣＲＳ）１０３、送受信データと、送信関係の信号として送信要求信号（ＴＸＥＮ）１１０、コリジョン信号（ＣＯＬ）１１１、送信クロック（ＴＸＣ）１１３、送信データ（ＴＸＤ［３．．０］）１１４、送信エラー（ＴＸＥＲ）１２３で接続している。内部バス１３０を介して接続したＭＰＵ３６がＭＡＣ３５の設定を行ない、同じく内部バス１３０を介して接続したメモリ３７に送受信データが格納される。

図３は本発明の実施例に係る伝送制御回路のブロック図である。

伝送路受信データ信号（ＲＣＶ）１００を入力した復号化部（ＤＥＣ）２およびキャリア信号検出部（ＣＳ）３は、受信クロック（ＲＸＣ）１０１、受信エラー（ＲＸＥＲ）１２１、受信データバリッド（ＲＸＤＶ）１２２、内部受信データ１０２ａ、キャリア信号（ＣＲＳ）１０３を出力する。ＣＲＳ１０３にはキャリア信号長検出部（ＬＣＴ）５が接続されており、ＬＣＴ５は有効キャリア検出信号１０５をキャリア信号検出カウンタ（ＣＮＴ）６に出力する。内部受信データ１０２ａに接続された伝送開始パケット検出部（ＳＴＤＴ）７は、カウンタリセット信号１０６をＣＮＴ６に出力する。

内部受信データ１０２ａは受信データセレクタ（ＳＥＬ）４を経由して受信データ（ＲＸＤ［３．．０］）１０２として出力される。ＣＮＴ６は、現状カウンタ値１０７を送信タイミング検出部（ＣＭＰＴ）８と最大局検出部（ＣＭＰＭ）９に出力する。自局番号登録部（ＮＯ）１０は自局番号１０８をＣＭＰＴ８に出力し、ＣＭＰＴ８は送信タイミング検出信号１０９を送信制御部（ＣＴＬ）１１へ出力する。ＣＴＬ１１には送信要求信号（ＴＸＥＮ）１１０も入力しており、コリジョン信号（ＣＯＬ）１１１をデータ送信部（ＸＴＬ）１２と外部に、ダミー送信許可信号１１２をダミーパケット発生部（ＤＭＧ）１３に出力する。

ＸＴＬ１２は、外部へ送信クロック（ＴＸＣ）１１３と送信エラー（ＴＸＥＲ）１２３を出力し、外部から送信データ（ＴＸＤ［３．．０］）１１４を入力するとともに、データフレーム信号１１５を符号化部（ＥＮＣ）１４に出力する。ＤＭＧ１３は、ダミーパケット信号１１６をＥＮＣ１４に出力する。最大局番登録部（ＭＡＸ）１５は、最大局値１１７をＣＭＰＭ９に出力し、ＣＭＰＭ９は伝送開始パケット送信許可信号１１８を伝送開始パケット生成部（ＳＴＧ）１６に出力する。ＳＴＧ１６は、伝送開始パケット信号１１９をＥＮＣ１４に出力する。ＥＮＣ１４は、伝送路送信データ信号（ＴＲＭ）１２０を出力する。

（作用）
図４は本発明の第１ないし第４実施形態に係るデータ伝送装置における伝送波形図である。局１のＳＴＧ１６が全局に伝送開始を通知する伝送開始パケット（ＳＴ）１７ａを伝送路に送出する。

ＳＴ１７ａを検出した各局のＳＴＤＴ７は、カウンタリセット信号１０６をＣＮＴ６に出力することでＣＮＴ６のキャリア信号検出カウンタ値１８をゼロにリセットする。局１のＮＯ１０からは局番号１の自局番号１０８がＣＭＰＴ８に出力されているため、送信タイミング検出信号１０９がＣＴＬ１１に出力される。ＭＡＣ３５からのＴＸＥＮ１１０がアクティブになっていた場合、ＣＯＬ１１１をイナクティブにしてＭＡＣ３５へ出力している。もし、送信タイミング検出信号１０９がＣＴＬ１１に出力されていなかった場合にＭＡＣ３５からアクティブなＴＸＥＮ１１０が来たときＣＯＬ１１１をアクティブにしてＭＡＣ３５の送信動作を中断させバックオフさせて送信処理を延期させる。

ＣＯＬ１１１がイナクティブであることを確認したＭＡＣ３５はＴＸＣ１１３に同期したＴＸＤ［３．．０］１１４をＸＴＬ１２に送る。ＸＴＬ１２がＥＮＣ１４に出力したデータフレーム信号１１５はＴＲＭ１２０を経由しＤＴ２０ａとして伝送路に出力される。ＤＴ２０ａを受信した各局は、ＤＥＣ２で復号化してＲＸＣ１０１とＲＸＤＶ１２２とＲＸＤ［３．．０］１０２を出力すると同時に、ＤＴ２０ａのキャリアをＣＳ３でＣＲＳ１０３として出力する。

ＬＣＴ５はＣＲＳ１０３の有効長を検出する毎に有効キャリア検出信号１０５をＣＮＴ６に出力し、ＣＮＴ６がカウント値をインクリメントしてキャリア信号検出カウンタ値１８が１になる。局２のＤＴ２０ｂも同じ手順でカウントされ全局のキャリア信号検出カウンタ値１８は２となるが、局３及び局４も同様の処理を行ない全局のデータ送信が完了したことを局１のＣＭＰＭ９が検出してＳＴＧ１６から伝送開始パケット信号１１９をＥＮＣ１４に送り、ＳＴ１７ｂとして伝送路に出力され、次の伝送周期が開始する。

（効果）
本実施例によれば、イーサネットのＭＡＣが有する半二重のフロー制御を使った暗黙的トークンパッシング伝送が可能となる。

［第３実施形態］
本発明の第３構成に係るデータ伝送装置は、上記第１構成に記載のものにおいて、前記送信延期部が前記メディアアクセスコントローラに送信動作を延期させるために用いる前記通知信号は、伝送局間の送信を休止させる際に用いられるＰＡＵＳＥ信号であることを特徴とする。

本発明の第３実施形態を図１〜図５を参照して説明する。第１、第２実施形態と同一の構成には、同一の符号を付し、重複する説明は省略する。

（構成）
図２を用いて第３実施形態を説明する。ＣＴＬ１１は送信制御ＰＡＵＳＥ信号１０２ｂを受信データセレクタ（ＳＥＬ）４を介して受信データ（ＲＸＤ［３．．０］）へ出力する。図４に示すＰＡＵＳＥ信号５０は、プリアンブル５１、ＳＦＤ５２、宛先アドレス５３、送信元アドレス５４、長さ／タイプ５５、操作コード５６、中断時間５７、ＰＡＤ５８、ＦＣＳ５９から構成される。

（作用）
送信タイミング検出信号１０９がＣＴＬ１１に出力されていない状態でＭＡＣ３５からのＴＸＥＮ１１０がアクティブになっていた場合、ＣＴＬ１１は送信制御ＰＡＵＳＥ信号１０２ｂに必要とされる中断時間５７を設定して受信データセレクタ４経由で受信データ（ＲＸＤ［３．．０］）１０２ａとしてＭＡＣ３５へ出力する。送信制御ＰＡＵＳＥ信号を受信したＭＡＣ３５は、中断時間５７に設定された時間だけ送信を延期する。

一方、送信タイミング検出信号１０９がＣＴＬ１１に出力された状態でＭＡＣ３５からのＴＸＥＮ１１０がアクティブになった場合、ＣＴＬ１１は送信制御ＰＡＵＳＥ信号１０２ｂの中断時間５７を０に設定して受信データセレクタ４経由で受信データ（ＲＸＤ［３．．０］）１０２ａとしてＭＡＣ３５へ出力する。中断時間５７が０に設定された送信制御ＰＡＵＳＥ信号を受信したＭＡＣ３５はＴＸＣ１１３に同期したＴＸＤ［３．．０］１１４をＸＴＬ１２に送る。ＸＴＬ１２がＥＮＣ１４に出力したデータフレーム信号１１５はＴＲＭ１２０を経由しＤＴ２０ａ〜ｄとして伝送路に出力される。

（効果）
本実施例によれば、イーサネットのＭＡＣが有する全二重のフロー制御を使った暗黙的トークンパッシング伝送が可能となる。

［第４実施形態］
本発明の第４実施形態を図２で説明する。第１ないし第３実施形態と同一の構成には、同一の符号を付し、重複する説明は省略する。

（構成）
図２を用いて第４実施形態に係るデータ伝送装置を説明する。伝送装置３８は、伝送路３３に伝送回路（ＰＨＹ）３４が接続し、ＰＨＹはＴＲＭ１２０とＲＣＶ１００により伝送制御回路１と接続している。伝送制御回路１は、ＲＸＣ１０１、ＲＸＥＲ１２１、ＲＸＤＶ１２２、ＲＸＤ［３．．０］１０２ａ、ＣＲＳ１０３、ＴＸＥＮ１１０、ＣＯＬ１１１、ＴＸＣ１１３、ＴＸＤ［３．．０］１１４、ＴＸＥＲ１２３を介して伝送コントローラ３５と接続し、伝送コントローラ３５は、ＭＰＵ３６及びメモリ３７と内部バス１３０で接続している。

本発明に係るデータ伝送装置は、上記のように、伝送制御回路１が半導体集積回路設計ブロック（ＩＰ-Intellectual Property-）としてプログラム可能論理デバイス（ＰＬＤ-Programmable Logic Device-）およびフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ-Field Programmable Gate Array-）を含むプログラム可能な半導体集積回路に実装されていてもよい。

（作用）
伝送制御回路１、伝送コントローラ３５、ＭＰＵ３６、メモリ３７をＩＰとしてＰＬＤやＦＰＧＡに実装する。

（効果）
この第４実施形態に係るデータ伝送装置よれば、実装面積の小さい伝送装置の実現が可能となる。

［第５実施形態］
次に、本発明の第５実施形態に係るデータ伝送装置について図６を参照して説明する。第１ないし第４実施形態と同一の構成要素には、同一の符号を付すことにより、重複する説明は省略する。

（構成）
図６を用いて第５実施形態を説明する。群管理制御装置４１は、群管理制御部４０と伝送装置３８がインタフェイス部３９で接続される。号機制御装置４３は号機制御部４２と伝送装置３８がインタフェイス部３９で接続させる。群管理伝送システムは、群管理制御装置４１と号機制御装置４３の伝送路３３がスターカプラ４４を介して接続している。図９では、群管理制御装置４１と号機制御装置４３に接続した各リピータ４５が伝送路３３を介してカスケード接続されている。

（作用）
号機制御装置４３では、号機制御部４２の有する号機制御情報がインタフェイス部３９から伝送装置３８へ入出力され、伝送装置３８から伝送路３３とスターカプラ４４を経由して群管理制御装置４１へ伝達される。群管理制御装置４１では、伝送装置３８からインタフェイス部３９を介して群管理制御部４０が各号機制御装置４３の号機制御情報を取得する。号機制御情報を取得した群管理制御部４０は群管理の演算を行ない、インタフェイス部３９から伝送装置３８経由で各号機制御装置４３へ群管理情報を伝達する。群管理情報を受信した各号機制御装置４３は群管理制御装置４１の指令に応じた処理を号機制御部４２が行なう。

（効果）
本実施例によれば、スター構成の群管理伝送システムを実現可能となる。なお、本発明に係るデータ伝送装置は、上記のように、伝送制御回路１が送信タイミングに達していないメディアアクセスコントローラ３５が送信したデータの他局への送信を禁止する送信禁止部２４をさらに備えていてもよい。

また、本発明に係るデータ伝送装置は、上記のように、伝送制御回路１が送出したデータを受信するデータ受信部をさらに備えていてもよい。

また、本発明に係るデータ伝送装置は、第１ないし第４実施形態の何れかに記載のものにおいて、共通伝送路３３と接続するためのインタフェイス部を具備し、共通伝送路３３に接続された群管理制御装置と、該群管理制御装置により群管理制御される複数の号機制御装置とを有する群管理伝送システムのそれぞれの制御装置における伝送装置として搭載されていてもよい。

本発明の第１実施形態によるデータ伝送装置の構成を示すブロック図。本発明の第２実施形態によるデータ伝送装置の構成を示すブロック図。本発明の第１〜第３実施形態を示す伝送制御回路のブロック図。本発明の第１〜第３実施形態を示す伝送波形を示す波形図。本発明の第３実施形態のＰＡＵＳＥ信号フォーマットを示す説明図。本発明の第５実施形態のデータ伝送装置のスター形構成を示すブロック図。

符号の説明

１伝送制御回路２復号化部（ＤＥＣ）
３キャリア信号検出部（ＣＳ）４受信データセレクタ（ＳＥＬ）
５キャリア信号長検出部（ＬＣＴ）６キャリア信号検出カウンタ（ＣＮＴ）
７伝送開始パケット検出部（ＳＴＤＴ）８送信タイミング検出部（ＣＭＰＴ）
９最大局検出部（ＣＭＰＭ）１０自局番号登録部（ＮＯ）
１１送信制御部（ＣＴＬ）１２データ送信部（ＸＴＬ）
１３ダミーパケット発生部（ＤＭＧ）１４符号化部（ＥＮＣ）
１５最大局番登録部（ＭＡＸ）１６伝送開始パケット生成部（ＳＴＧ）
１７伝送開始パケット（ＳＴ）１８キャリア信号検出カウント値
１９通常フレーム間スペース時間２０データフレーム（ＤＴ）
２１データ伝送装置２２通知信号
２３送信延期部２４送信禁止部
２８ダミーパケット検出部（ＤＭ）３０ダミーパケットパターン
３２ダミーパケット３３伝送路
３４伝送回路（ＰＨＹ）３５伝送コントローラ
３６ＭＰＵ３７メモリ
３８伝送装置３９インタフェイス部
４０群管理制御部４１群管理制御装置
４２号機制御部４３号機制御装置
４４スターカプラ５０ＰＡＵＳＥ信号
５１プリアンブル５２ＳＦＤ
５３宛先アドレス５４送信元アドレス
５５長さ／タイプ５６操作コード
５７中断時間５８ＰＡＤ
５９ＦＣＳ１００伝送路受信データ信号（ＲＣＶ）
１０１受信クロック（ＲＸＣ）１０２受信データ（ＲＸＤ［３．．０］）
１０２ａ内部受信データ（ＲＸＤ）１０２ｂ送信制御ＰＡＵＳＥ信号
１０３キャリア信号（ＣＲＳ）１０５有効キャリア検出信号
１０６カウンタリセット信号１０７現状カウンタ値
１０８自局番号１０９送信タイミング検出信号
１１０送信要求信号（ＴＸＥＮ）１１１コリジョン信号（ＣＯＬ）
１１２ダミー送信許可信号１１３送信クロック（ＴＸＣ）
１１４送信データ（ＴＸＤ［３．．０］）
１１５データフレーム信号１１６ダミーパケット信号
１１７最大局値１１８伝送開始パケット送信許可信号
１１９伝送開始パケット信号１２０伝送路送信データ信号（ＴＲＭ）
１２１受信エラー（ＲＸＥＲ）１２２受信データバリッド（ＲＸＤＶ）
１２３送信エラー（ＴＸＥＲ）１３０…内部バス

Claims

共通伝送路に接続した複数局のうち１つの局が送出する伝送開始パケットにより全局が送信タイミング検出カウンタをリセットし、その後伝送路上のキャリアを検出する毎にキャリア検出カウンタをインクリメントさせながら予め設定された自局の送信タイミングを検出すると共に送信タイミングで送信すべきデータが無いときにはダミーパケットを送出して全局のキャリア検出カウンタをインクリメントさせる半二重動作を行なうデータ伝送装置において、
前記複数局の個々の局に設けられ、前記共通伝送路との間で信号の送受を行なう伝送回路と、
前記個々の局に設けられ、送信タイミングで送信すべきデータを前記送信回路へと送出するメディアアクセスコントローラと、
前記個々の局の前記伝送回路と前記メディアアクセスコントローラとの間に設けられ、前記送信タイミングで送信すべきデータが無いときにはダミーパケットを送信するとともに、前記送信タイミングに達していない前記メディアアクセスコントローラに対して通常動作時には用いていない通知信号を与えて該メディアアクセスコントローラの送信動作を延期させる送信延期部を少なくとも有する伝送制御回路と、
を備えるとともに、
前記送信延期部が前記メディアアクセスコントローラに送信動作を延期させるために用いる前記通知信号は、前記複数の局の間の送信を休止させる際に用いられるＰＡＵＳＥ信号である、ことを特徴とするデータ伝送装置。
前記送信延期部が前記メディアアクセスコントローラに送信動作を延期させるために用いる前記通知信号は、前記ＰＡＵＳＥ信号に加えて、前記複数の局の間の送信が衝突した際に緊急で送出されるべきコリジョン信号を含むことを特徴とする請求項１に記載のデータ伝送装置。
前記通知信号としての前記ＰＡＵＳＥ信号は、プリアンブル、ＳＦＤ、宛先アドレス、送信元アドレス、長さ／タイプ、操作コード、中断時間、ＰＡＤ、ＦＣＳから構成されることを特徴とする請求項１に記載のデータ伝送装置。
前記伝送制御回路は、送信タイミングに達していないメディアアクセスコントローラが送信したデータの他局への送信を禁止する送信禁止部をさらに備えることを特徴とする請求項１に記載のデータ伝送装置。
前記伝送制御回路は、送出したデータを受信するデータ受信部をさらに備えることを特徴とする請求項１に記載のデータ伝送装置。
前記伝送制御回路は、半導体集積回路設計ブロック（ＩＰ-Intellectual Property-）としてプログラム可能論理デバイス（ＰＬＤ-Programmable Logic Device-）およびフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ-Field Programmable Gate Array-）を含むプログラム可能な半導体集積回路に実装されていることを特徴とする請求項１ないし請求項５の何れかに記載のデータ伝送装置。
前記共通伝送路と接続するためのインタフェイス部を具備し、前記共通伝送路に接続された群管理制御装置と、該群管理制御装置により群管理制御される複数の号機制御装置とを有する群管理伝送システムのそれぞれの制御装置における伝送装置として搭載されたことを特徴とする請求項１ないし請求項５の何れかに記載のデータ伝送装置。