JP4891314B2 - ソフト・ビット判定を使用してspsデータのdpsk復調を改善する - Google Patents
ソフト・ビット判定を使用してspsデータのdpsk復調を改善する Download PDFInfo
- Publication number
- JP4891314B2 JP4891314B2 JP2008511387A JP2008511387A JP4891314B2 JP 4891314 B2 JP4891314 B2 JP 4891314B2 JP 2008511387 A JP2008511387 A JP 2008511387A JP 2008511387 A JP2008511387 A JP 2008511387A JP 4891314 B2 JP4891314 B2 JP 4891314B2
- Authority
- JP
- Japan
- Prior art keywords
- binary data
- soft decision
- decision information
- bit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6325—Error control coding in combination with demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
- Detection And Correction Of Errors (AREA)
Description
図1の衛星システムに示したように、二元信号(binary signal)が送信機から受信機へ伝送されるとき、様々な形式の変調手法がキャリア信号上に二元信号を変調するために使用される。そのような一つのシステムは差分位相シフトキー復調(differential phase shift key demodulation)またはDPSKとして知られている。この形式のシステムは受信機において同期参照信号(coherent reference signal)を必要としない非同期形式(non-coherent form)の位相変調として当業者には周知である。非同期受信機は参照信号回路を必要としないので製作の費用が少なく、従って無線通信において有用である。
差分位相シフトキー(DPSK)復調器は他の伝送システムと同様に、衛星測位システム(SPS)において有用である。SPSシステムは地球上の受信機への非常に正確な位置情報を提供するために利用されるシステムの一種である。そのような受信機は基地局、自動車、船舶、飛行機、そしてセルラー電話、無線モデム、無線モジュール、携帯情報機器(PDA)、無線接続のラップトップ、等々といった民生用移動デバイス(consumer mobile devices)に設置され、ここでは移動局として一般に参照される。例えば、図1は衛星104、108、112、及び116が受信機120へSPS信号を伝送するSPSシステム100の例を例示する。SPS信号を受信することに加えて、受信機はまた送信機124から他の無線通信信号を受信するように構成される。このように、例えば、セルラー電話はそのSPS座標を- -「911」呼出におけるような- -呼出の一部として伝送する能力をもって構成される。SPS衛星、受信機、及びセルラー送信機は図4のブロック図に従って構成される。
前に述べたように、実際の環境条件のもとで、送信機から受信機によって受信される信号はしばしば非常に減衰するであろうし、もしくは位相変移を被ったであろう。例えば、送信機から受信された二つの正規化信号はs1及びs2のように複素数として参照され、ここでは
s1=ejΦ1
及び
s2=ejΦ2
である。
別の実施例によると、試験は上で述べたソフト判定情報訂正を利用する前に実施される。いくつかの条件の下で、データの検出ワードには多くの誤りがあるであろう。いくつかの状況では、1ビットを訂正する実施はパリティ誤りがないことを示すパリティ検査を造り出す- -それでもなお、復号ワードはまだ誤りがある(まず検出ワードに存在する多数の誤りを考えると)。従って、追加試験は受信機にとって未検出のワード誤り率(UWER)を低減するのに役立つ。図7及び8は一実施例によるそのような方法を説明するフローチャートを例示する。
LowBit<α*NextLowBit
である。ここで、LowBitはソフト判定の集合において相対的に最低ソフト判定の大きさを持つソフト判定情報の大きさである。同じく、NextLowBitはソフト判定値の集合において次の最低大きさを持つソフト判定値の大きさである。アルファ(α)は、整数3といった、所定の乗数である- -それは別の変数の関数であるかもしれないので、それはしかしながら必ずしも一定値であるとは限らない。
LowBit<α*NextLowBit+β*(N0/2)
である。ここでβは所定の乗数であり、N0/2はDPSK復調器への入力の雑音の分散値である。一般的に、N0/2は自動利得制御回路によって一定値である。
別の実施例によると、誤りを低減するためにデータ・ワードの多元受信を使用することができる。図5の実施例に示したように、SPS衛星軌道データはデータのフレーム毎に繰り返される。従って、この衛星軌道データが連続フレームの間で変わらないと仮定すると、SPS受信機は同じ衛星軌道データを凡そ30秒毎に受取ることができる。従って、これは受信機によって使用される追加ソフト判定情報を提供する。図10は一実施例による例を例示する。
Claims (39)
- データを復調する方法であって、
複数のビットを表す第1の入力信号を提供すること、
バイナリデータの第一の集合を取得するために、且つ前記バイナリデータの第1の集合の部分集合における各ビットの前記入力信号からソフト判定情報を取得するために前記第1の入力信号に差分位相シフトキー復調を実行すること、
前記バイナリデータの第1の集合に第1の法−2(modulo-2)積算を実行し第1の法−2結果を発生すること、
前記差分位相シフトキー復調を実行した後かつ前記第1の法−2積算を実行した後で、前記第1の法−2結果をパリティチェックすることにより前記バイナリデータの第一の集合のパリティ誤りを判定すること、
前記バイナリデータの第一の集合の前記部分集合におけるビットをソフト判定情報の最低絶対値によって判定すること、
バイナリデータの第2の集合を形成するためにソフト判定情報の最低絶対値によって前記ビットのバイナリ値を切り替えること、
前記バイナリデータの第2の集合に第2の法−2積算を実行し、第2の法−2結果を発生すること、
前記第2の法−2結果をパリティチェックすることにより前記バイナリデータの第2の集合のパリティ誤りを検査すること、ここにおいて、前記バイナリデータの第2の集合のパリティ誤りの前記検査はパリティ誤りの存在を判定することを含み、そして更に、
前記バイナリデータの第1の集合の前記部分集合におけるビットを前記ソフト判定情報の第2の最低絶対値によって判定すること、
バイナリデータの第3の集合を形成するためにソフト判定情報の第2の最低絶対値を持つバイナリデータの前記第一の集合における前記ビットのバイナリ値を切り替えること、
前記バイナリデータの第三の集合のパリティ誤りを検査することを含む、
を含む方法。 - 前記第一の入力信号は衛星船伝送から受信された信号である、請求項1記載の方法。
- 前記第一の入力信号を提供することは、
衛星測位システム受信機を提供すること、
衛星測位衛星船から信号を受信すること、
前記信号を差分位相シフトキー復調器によって結合することを含む、請求項1記載の方法。 - 前記衛星測位システム受信機はさらに移動局を含む、請求項3記載の方法。
- 前記衛星測位システム受信機は前記移動局によって使用のために衛星測位システム位置情報を提供する、請求項4記載の方法。
- 前記バイナリデータの第一の集合の前記部分集合は前記バイナリデータの第1の集合である、請求項1記載の方法。
- 前記ビットの前記バイナリ値を切り替えることは前記バイナリデータの第2の集合を形成するために複数のビットの値を切り替えることをさらに含む、請求項1記載の方法。
- データを復調する方法であって、
複数のビットを表す第一の入力信号を提供すること、
バイナリデータの第1の集合を取得するために、且つバイナリデータの前記第1の集合の部分集合における各ビットの前記入力信号からソフト判定情報を取得するために前記第1の入力信号に差分位相シフトキー復調を実行すること、
前記差分位相シフトキー復調を実行した後、前記バイナリデータの第1の集合のパリティ誤りを判定すること、
前記バイナリデータの第1の集合の前記部分集合における第1のビットをソフト判定情報の最低絶対値によって判定すること、
前記バイナリデータの第1の集合の前記部分集合における第2のビットをソフト判定情報の次の最低絶対値によって判定すること、
所定の基準に従って、前記第1のビットの前記ソフト判定情報の前記値が前記第2のビットの前記ソフト判定情報の前記値と十分に異なるかどうかを判定するために、前記第2のビットの前記ソフト判定情報の前記値に対して前記第1のビットの前記ソフト判定情報の前記値を試験すること、
前記第一のビットの前記ソフト判定情報の前記値が前記所定の基準を満たすならば、バイナリデータの第二の集合を形成するために、前記第1のビットのバイナリ値をソフト判定情報の最低絶対値によって切り替えることを含む方法。 - 前記ビットの前記バイナリ値をソフト判定情報の最低絶対値によって切り替えることは、前記所定の基準を満たす複数のビットを切り替えることをさらに含む、請求項8記載の方法。
- 前記第1のビットに関する前記ソフト判定情報の前記値が前記所定の基準を満たさなければ、前記複数のビットを表す第2の入力信号を提供することをさらに含む、請求項8記載の方法。
- 前記バイナリデータの第2の集合のパリティ誤りを検査することをさらに含む、請求項8記載の方法。
- 前記所定の基準は、
LowBit<alpha*NextLowBit
かどうかを判定することを含み、
LowBitは前記第1のビットに関するソフト判定情報の大きさを表し、alphaは所定の乗数を表し、そしてNextLowBitは前記第2のビットに関するソフト判定情報の大きさを表す、請求項8記載の方法。 - 前記所定の基準は、
LowBit<alpha*NextLowBit+Beta*(N0/2)
かどうかを判定することを含み、
LowBitは前記第1のビットに関するソフト判定情報の大きさを表し、alphaは所定の乗数を表し、NextLowBitは前記第2のビットに関するソフト判定情報の大きさを表し、Betaは第2の所定の乗数を表し、そして(N0/2)は前記差分位相シフトキー復調を行うために利用される差分位相シフトキー復調器への入力における雑音の分散を表す、請求項8記載の方法。 - 前記第1の入力信号は衛星船伝送から受信された減衰信号である、請求項8記載の方法。
- 前記第1の入力信号を提供することは、
衛星測位システム受信機を提供すること、
衛星測位衛星船から信号を受信すること、
前記信号を差分位相シフトキー復調器によって結合することを含む、請求項8記載の方法。 - 前記衛星測位システム受信機はさらに移動局を含む、請求項15記載の方法。
- 前記衛星測位システム受信機は前記移動局によって使用のために衛星測位システム位置情報を提供する、請求項16記載の方法。
- 前記バイナリデータの第1の集合の前記部分集合は前記バイナリデータの前記第1の集合である、請求項8記載の方法。
- データを復調するために構成された受信機であって、
複数のビットを表す第1の入力信号を受取るための入力、
バイナリデータの第1の集合を取得するために、且つバイナリデータの前記第1の集合の部分集合における各ビットの前記入力信号からソフト判定情報を取得するために前記第1の入力信号に差分位相シフトキー復調を実行する差分位相シフトキー復調器、
前記差分位相シフトキー復調器により取得された前記バイナリデータの第1の集合を処理し、第1の法−2(modulo-2)結果を発生する法−2積算器、
前記第1の法−2結果を処理することにより、前記バイナリデータの第1の集合のパリティ誤りを検査するパリティ誤り回路、
前記バイナリデータの第1の集合の前記部分集合におけるビットをソフト判定情報の最低絶対値によって判定するように構成されたプロセッサを具備し、
前記プロセッサはさらにバイナリデータの第2の集合を形成するために前記ビットのバイナリ値をソフト判定情報の最低絶対値によって切り替えるように構成され、そして
前記プロセッサはさらに前記法−2積算器を用いて前記バイナリデータの第2の集合を処理して第2の法−2結果を発生し、次に、前記複数の誤り回路を用いて前記第2の法−2結果を処理することにより、前記バイナリデータの第2の集合のパリティ誤りを検査するように構成され、
前記バイナリデータの第2の集合のパリティ誤りの前記検査はパリティ誤りの存在を判定することを含み、そして更に、
前記バイナリデータの第1の集合の前記部分集合におけるビットを前記ソフト判定情報の第2の最低絶対値によって判定すること、
バイナリデータの第3の集合を形成するためにソフト判定情報の第2の最低絶対値を持つバイナリデータの前記第一の集合における前記ビットのバイナリ値を切り替えること、
前記バイナリデータの第三の集合のパリティ誤りを検査することを含む、
受信機。 - 前記第1の入力信号は衛星船伝送から受信された減衰信号であり、そして前記受信機は前記減衰信号を受信するように構成される、請求項19記載の受信機。
- 前記プロセッサはさらに、
パリティ誤りの存在を判定し、
前記バイナリデータの前記第1の集合の前記部分集合におけるビットを前記ソフト判定情報の第2の最低絶対値によって判定し、
バイナリデータの第3の集合を形成するためにソフト判定情報の第2の最低絶対値を持つ前記バイナリデータの第1の集合における前記ビットのバイナリ値を切り替え、
バイナリデータの第3の集合のパリティ誤りを検査するように構成される、請求項19記載の受信機。 - 前記第1の入力信号は衛星測位システム衛星船から伝送された衛星測位信号を含み、そして前記受信機は前記衛星測位システム信号を前記差分位相シフトキー復調器と結合する回路を含む、請求項19記載の受信機。
- 前記衛星測位システム受信機は移動局と結合される、請求項22記載の受信機。
- 前記衛星測位システム受信機は前記移動局によって使用のために衛星測位システム位置情報を通信するように構成される、請求項20記載の受信機。
- 前記プロセッサはさらに前記バイナリデータの第2の集合を形成するために複数のビットのバイナリ値を切り替えるように構成される、請求項19記載の受信機。
- データを復調する受信機であって、
複数のビットを表す第1の入力信号を受取るための入力、
バイナリデータの第1の集合を取得するために、且つ前記バイナリデータの第1の集合の部分集合における各ビットの前記入力信号からソフト判定情報を取得するために前記第1の入力信号に差分位相シフトキー復調を実行する差分位相シフトキー復調器、
前記差分位相シフトキー復調を実行した後、前記バイナリデータの第1の集合のパリティ誤りを判定するパリティ誤り検出器、
前記バイナリデータの前記第1の集合の前記部分集合における第1のビットをソフト判定情報の最低絶対値によって判定するように構成されたプロセッサを具備し、
前記プロセッサはさらに前記バイナリデータの第1の集合の前記部分集合における第2のビットをソフト判定情報の次の最低絶対値によって判定するように構成され、
前記プロセッサはさらに所定の基準に従って、前記第1のビットの前記ソフト判定情報の前記値が前記第2のビットの前記ソフト判定情報の前記値と十分に異なるかどうかを判定するために、前記第1のビットの前記ソフト判定情報の前記値を前記第2のビットの前記ソフト判定情報の前記値に対して試験するように構成され、
前記プロセッサはさらに前記第1のビットの前記ソフト判定情報の前記値が前記所定の基準を満たせば、バイナリデータの第2の集合を形成するために前記第1のビットのバイナリ値をソフト判定情報の最低絶対値によって切り替えるように構成される受信機。 - 前記プロセッサはさらに前記バイナリデータの前記第2の集合を形成するために前記所定の基準を満たす複数のビットを切り替えるように構成される、請求項26記載の受信機。
- 前記入力はさらに、前記第1のビットの前記ソフト判定情報の前記値が前記所定の基準を満たさなければ、前記複数のビットを表す第2の入力信号を受取るように構成される、請求項26記載の受信機。
- 前記パリティ誤り検出器はさらに前記バイナリデータの第2の集合のパリティ誤りを検査するように構成される、請求項26記載の受信機。
- 前記所定の基準は、
LowBit<alpha*NextLowBit
かどうかを判定することを含み、
LowBitは前記第1のビットに関するソフト判定情報の大きさを表し、alphaは所定の乗数を表し、そしてNextLowBitは前記第2のビットに関するソフト判定情報の大きさを表す、請求項26記載の受信機。 - 前記所定の基準は、
LowBit<alpha*NextLowBit+Beta*(N0/2)
かどうかを判定することを含み、
LowBitは前記第1のビットに関するソフト判定情報の大きさを表し、alphaは所定の乗数を表し、NextLowBitは前記第2のビットに関するソフト判定情報の大きさを表し、Betaは第2の所定の乗数を表し、そして(N0/2)は前記差分位相シフトキー復調を行うために利用される差分位相シフトキー復調器への入力における雑音の分散を表す、請求項26記載の受信機。 - 前記第1の入力信号は衛星船伝送から受信された減衰信号であり、そして前記入力は前記減衰信号を受信するように構成される、請求項26記載の受信機。
- 前記第1の入力信号は衛星船から伝送された衛星測位システム信号を含み、前記受信機は、
前記信号を差分位相シフトキー復調器と結合する回路を具備する、請求項26記載の受信機。 - 前記受信機は移動局と結合される、請求項33記載の受信機。
- 前記衛星測位システム受信機は衛星測位システム位置情報を前記移動局に通信する回路を具備する、請求項34記載の受信機。
- データを復調するように構成された集積回路であって、
複数のビットを表す第1の入力信号を受取るための入力、
バイナリデータの第1の集合を取得するために、且つ前記バイナリデータの第1の集合の部分集合における各ビットの前記入力信号からソフト判定情報を取得するために前記第1の入力信号に差分位相シフトキー復調を実行する差分位相シフトキー復調器、
前記差分位相シフトキー復調器により取得された前記バイナリデータの第1の集合を処理し、第1の法−2結果を発生する法−2積算器、
前記第1の法−2結果を処理することにより、前記バイナリデータの第1の集合のパリティ誤りを検査するパリティ誤り回路、
前記バイナリデータの前記第1の集合の前記部分集合におけるビットをソフト判定情報の最低絶対値によって判定するように構成されたプロセッサを具備し、
前記プロセッサはさらにバイナリデータの第2の集合を形成するために前記ビットのバイナリ値をソフト判定情報の最低絶対値によって切り替えるように構成され、そして
前記プロセッサはさらに、初めに前記法−2積算器を用いて前記バイナリデータの第2の集合を処理し、次に、前記パリティ誤り回路を用いて前記第2の法−2結果を処理することにより、前記バイナリデータの第2の集合のパリティ誤りを検査するように構成され、
前記バイナリデータの第2の集合のパリティ誤りの前記検査はパリティ誤りの存在を判定することを含み、そして更に、
前記バイナリデータの第1の集合の前記部分集合におけるビットを前記ソフト判定情報の第2の最低絶対値によって判定すること、
バイナリデータの第3の集合を形成するためにソフト判定情報の第2の最低絶対値を持つバイナリデータの前記第一の集合における前記ビットのバイナリ値を切り替えること、
前記バイナリデータの第三の集合のパリティ誤りを検査することを含む、
集積回路。 - データを復調するために構成された集積回路であって、
複数のビットを表す第1の入力信号を受取るための入力、
バイナリデータの第1の集合を取得するために、且つ前記バイナリデータの第1の集合の部分集合における各ビットの前記入力信号からソフト判定情報を取得するために前記第1の入力信号に差分位相シフトキー復調を実行する差分位相シフトキー復調器、
差分位相シフトキー復調を前記実行した後、前記バイナリデータの第1の集合のパリティ誤りを判定するパリティ誤り検出器、
前記バイナリデータの前記第1の集合の前記部分集合における第1のビットをソフト判定情報の最低絶対値によって判定するように構成されたプロセッサを具備し、
前記プロセッサはさらに前記バイナリデータの第1の集合の前記部分集合における第2のビットをソフト判定情報の次の最低絶対値によって判定するように構成され、
前記プロセッサはさらに所定の基準に従って、前記第1のビットの前記ソフト判定情報の前記値が前記第2のビットの前記ソフト判定情報の前記値と十分に異なるかどうかを判定するために、前記第1のビットの前記ソフト判定情報の前記値を前記第2のビットの前記ソフト判定情報の前記値に対して試験するように構成され、
前記プロセッサはさらに、前記第1のビットの前記ソフト判定情報の前記値が前記所定の基準を満たせば、バイナリデータの第2の集合を形成するために前記第1のビットのバイナリ値をソフト判定情報の最低絶対値によって切り替えるように構成される集積回路。 - コンピュータに、
複数のビットを表す第1の入力信号を提供する手順と、
バイナリデータの第1の集合を取得するために、且つ前記バイナリデータの第1の集合の部分集合における各ビットの前記入力信号からソフト判定情報を取得するために前記第1の入力信号に差分位相シフトキー復調を実行する手順と、
前記バイナリデータの第1の集合に第1の法−2積算を実行して第1の法−2結果を発生する手順と、
前記第1の法−2結果をパリティチェックすることにより、前記バイナリデータの第1の集合のパリティ誤りを判定する手順と、
前記バイナリデータの前記第1の集合の前記部分集合におけるビットをソフト判定情報の最低絶対値によって判定する手順と、
バイナリデータの第2の集合を形成するために前記ビットのバイナリ値をソフト判定情報の最低絶対値によって切り替える手順と、
前記バイナリデータの第2の集合に第2の法−2積算を実行して第2の法−2結果を発生する手順と、
前記第2の法−2結果をパリティチェックすることにより前記バイナリデータの第2の集合のパリティ誤りを検査する手順と、ここにおいて、前記バイナリデータの第2の集合のパリティ誤りの前記検査はパリティ誤りの存在を判定することを含み、そして更に、
前記バイナリデータの第1の集合の前記部分集合におけるビットを前記ソフト判定情報の第2の最低絶対値によって判定すること、
バイナリデータの第3の集合を形成するためにソフト判定情報の第2の最低絶対値を持つバイナリデータの前記第一の集合における前記ビットのバイナリ値を切り替えること、
前記バイナリデータの第三の集合のパリティ誤りを検査することを含む、
を実行させるためのプログラムを記録したコンピュータ読み取り可能記録媒体。 - コンピュータに、
複数のビットを表す第1の入力信号を提供する手順と、
バイナリデータの第1の集合を取得するために、且つ前記バイナリデータの第1の集合の部分集合における各ビットの前記入力信号からソフト判定情報を取得するために前記第1の入力信号に差分位相シフトキー復調を実行する手順と、
前記差分位相シフトキー復調を実行した後、前記バイナリデータの第1の集合のパリティ誤りを判定する手順と、
前記バイナリデータの第1の集合の前記部分集合における第1のビットをソフト判定情報の最低絶対値によって判定する手順と、
前記バイナリデータの第1の集合の前記部分集合における第2のビットをソフト判定情報の次の最低絶対値によって判定する手順と、
所定の基準に従って、前記第1のビットの前記ソフト判定情報の前記値が前記第2のビットの前記ソフト判定情報の前記値と十分に異なるかどうかを判定するために、前記第1のビットの前記ソフト判定情報の前記値を前記第2のビットの前記ソフト判定情報の前記値に対して試験する手順と、
前記第1のビットの前記ソフト判定情報の前記値が前記所定の基準を満たせば、バイナリデータの第2の集合を形成するために前記第1のビットのバイナリ値をソフト判定情報の最低絶対値と切り替える手順を実行させるプログラムを記憶したコンピュータ読み取り可能記録媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67970305P | 2005-05-10 | 2005-05-10 | |
US60/679,703 | 2005-05-10 | ||
US72807805P | 2005-10-19 | 2005-10-19 | |
US60/728,078 | 2005-10-19 | ||
PCT/US2006/018373 WO2006122291A2 (en) | 2005-05-10 | 2006-05-10 | Using soft bit decisions to improve dpsk demodulation of sps data |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011155540A Division JP2012016022A (ja) | 2005-05-10 | 2011-07-14 | ソフト・ビット判定を使用してspsデータのdpsk復調を改善する |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008541629A JP2008541629A (ja) | 2008-11-20 |
JP4891314B2 true JP4891314B2 (ja) | 2012-03-07 |
Family
ID=37397329
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008511387A Expired - Fee Related JP4891314B2 (ja) | 2005-05-10 | 2006-05-10 | ソフト・ビット判定を使用してspsデータのdpsk復調を改善する |
JP2011155540A Pending JP2012016022A (ja) | 2005-05-10 | 2011-07-14 | ソフト・ビット判定を使用してspsデータのdpsk復調を改善する |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011155540A Pending JP2012016022A (ja) | 2005-05-10 | 2011-07-14 | ソフト・ビット判定を使用してspsデータのdpsk復調を改善する |
Country Status (7)
Country | Link |
---|---|
US (1) | US7792222B2 (ja) |
EP (2) | EP1882303B1 (ja) |
JP (2) | JP4891314B2 (ja) |
KR (1) | KR100931442B1 (ja) |
CN (1) | CN101213738B (ja) |
ES (1) | ES2711151T3 (ja) |
WO (1) | WO2006122291A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1882303B1 (en) * | 2005-05-10 | 2016-05-18 | Qualcomm Incorporated | Using soft bit decisions to improve dpsk demodulation of sps data |
US7792209B2 (en) * | 2005-10-06 | 2010-09-07 | Honeywell International Inc. | Digital DPSK demodulation method and system |
JP5293360B2 (ja) * | 2009-04-10 | 2013-09-18 | 富士通株式会社 | 復調装置 |
US8352841B2 (en) * | 2009-06-24 | 2013-01-08 | Lsi Corporation | Systems and methods for out of order Y-sample memory management |
JP2011052987A (ja) * | 2009-08-31 | 2011-03-17 | Casio Computer Co Ltd | 測位データ受信機、エラー訂正装置およびプログラム |
JP5942402B2 (ja) | 2011-12-02 | 2016-06-29 | セイコーエプソン株式会社 | 受信方法及び受信装置 |
JP5880143B2 (ja) * | 2012-03-02 | 2016-03-08 | セイコーエプソン株式会社 | 受信方法 |
US8848304B2 (en) * | 2012-07-27 | 2014-09-30 | Lsi Corporation | Methods and apparatus for improved detection of servo sector data using single bit error correction |
KR102349209B1 (ko) * | 2013-03-21 | 2022-01-10 | 마벨 월드 트레이드 리미티드 | 멀티-스테이지 소프트 입력 디코딩을 위한 방법 및 시스템 |
WO2015110155A1 (en) * | 2014-01-22 | 2015-07-30 | Esa - European Space Agency | Receiving method and receiver for timing and frequency offset correction of continuous phase demodulation in satellite-based automatic identification systems |
WO2015122751A1 (ko) * | 2014-02-17 | 2015-08-20 | 연세대학교 원주산학협력단 | 연판정 값을 기초로 한 오류 검출용 토글링 시퀀스 결정 방법 및 에러 패턴 결정 방법 및 그 장치 |
CN112202698B (zh) * | 2020-09-08 | 2021-10-19 | 浙江大学 | 心跳控制包非相干解调与检测的方法、装置及电子设备 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60116229A (ja) * | 1983-11-28 | 1985-06-22 | Mitsubishi Electric Corp | 復号化システム |
JPH0677576B2 (ja) * | 1987-04-20 | 1994-10-05 | 富士写真フイルム株式会社 | 医用画像の撮影体位判別方法 |
JPH0722280B2 (ja) * | 1988-01-13 | 1995-03-08 | 日本ビクター株式会社 | 無線ページングシステム |
JPH02113341A (ja) * | 1988-10-22 | 1990-04-25 | Nec Corp | 誤り訂正方式 |
GB2292293B (en) * | 1991-07-02 | 1996-04-17 | Motorola Inc | Receiver for receiving and decoding a differentially-encoded communication signal |
JPH0548664A (ja) * | 1991-08-12 | 1993-02-26 | Matsushita Electric Ind Co Ltd | 軟判定誤り訂正回路付遅延検波回路 |
JPH08265174A (ja) * | 1995-03-20 | 1996-10-11 | Toshiba Corp | ディジタル信号復号方法およびその復号装置 |
US5671156A (en) * | 1995-03-31 | 1997-09-23 | Lucent Technologies Inc. | Transmission method and system for JPEG images |
US5764690A (en) * | 1996-06-04 | 1998-06-09 | Motorola, Inc. | Apparatus for despreading and demodulating a burst CDMA signal |
JPH1022839A (ja) * | 1996-07-02 | 1998-01-23 | Saitama Nippon Denki Kk | 軟判定誤り訂正復号方法 |
JP3239795B2 (ja) * | 1997-04-23 | 2001-12-17 | 三菱電機株式会社 | 誤り訂正復号装置および誤り訂正復号方式 |
JP3159672B2 (ja) * | 1997-12-26 | 2001-04-23 | 株式会社次世代デジタルテレビジョン放送システム研究所 | Pskの軟判定方法及び受信装置 |
US6816710B2 (en) * | 1998-05-06 | 2004-11-09 | Snaptrack, Inc. | Method and apparatus for signal processing in a satellite positioning system |
US20020168033A1 (en) * | 2000-02-15 | 2002-11-14 | Hiroshi Suzuki | Turbo decoder |
JP4319318B2 (ja) * | 2000-03-03 | 2009-08-26 | 川崎マイクロエレクトロニクス株式会社 | 復号器 |
JP2001333049A (ja) * | 2000-05-19 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 受信装置および受信方法 |
EP1184674A1 (en) * | 2000-08-10 | 2002-03-06 | Lucent Technologies Inc. | A method of aligning predicted navigation information |
JP2002094423A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | タイムダイバーシチ伝送システムとこのシステムに用いられる送信装置及び受信装置 |
JP2005528840A (ja) * | 2002-05-31 | 2005-09-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 線形ブロック符号の軟復号化 |
KR100488431B1 (ko) * | 2003-01-24 | 2005-05-11 | 전자부품연구원 | 정 진폭 이진직교 변조 및 복조장치 |
JP4275474B2 (ja) * | 2003-07-14 | 2009-06-10 | 三菱電機株式会社 | 誤り訂正復号方法および誤り訂正復号装置 |
EP1882303B1 (en) * | 2005-05-10 | 2016-05-18 | Qualcomm Incorporated | Using soft bit decisions to improve dpsk demodulation of sps data |
-
2006
- 2006-05-10 EP EP06770252.2A patent/EP1882303B1/en not_active Not-in-force
- 2006-05-10 JP JP2008511387A patent/JP4891314B2/ja not_active Expired - Fee Related
- 2006-05-10 US US11/431,803 patent/US7792222B2/en not_active Expired - Fee Related
- 2006-05-10 CN CN2006800244743A patent/CN101213738B/zh not_active Expired - Fee Related
- 2006-05-10 EP EP13196663.2A patent/EP2709270B1/en active Active
- 2006-05-10 WO PCT/US2006/018373 patent/WO2006122291A2/en active Application Filing
- 2006-05-10 ES ES13196663T patent/ES2711151T3/es active Active
- 2006-05-10 KR KR1020077028840A patent/KR100931442B1/ko not_active IP Right Cessation
-
2011
- 2011-07-14 JP JP2011155540A patent/JP2012016022A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2006122291A2 (en) | 2006-11-16 |
KR20080008416A (ko) | 2008-01-23 |
CN101213738B (zh) | 2012-02-01 |
EP1882303B1 (en) | 2016-05-18 |
WO2006122291A3 (en) | 2007-10-25 |
CN101213738A (zh) | 2008-07-02 |
EP2709270A1 (en) | 2014-03-19 |
ES2711151T3 (es) | 2019-04-30 |
EP2709270B1 (en) | 2018-11-14 |
EP1882303A4 (en) | 2013-07-03 |
US7792222B2 (en) | 2010-09-07 |
JP2008541629A (ja) | 2008-11-20 |
KR100931442B1 (ko) | 2009-12-11 |
US20060285612A1 (en) | 2006-12-21 |
JP2012016022A (ja) | 2012-01-19 |
EP1882303A2 (en) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4891314B2 (ja) | ソフト・ビット判定を使用してspsデータのdpsk復調を改善する | |
EP1540368B1 (en) | Signal search procedure for a position determination system | |
TWI474691B (zh) | 資料訊號相位反轉校正方法及系統 | |
US7664207B2 (en) | Decoding GPS satellite data at low signal to noise levels by computing total probability of current data bit at current time epoch | |
AU650399B1 (en) | Improved error correcting decoder and decoding method for receivers in digital cellular communication | |
US8116354B2 (en) | Sync detection device and method for GNSS | |
KR20010071215A (ko) | 위성 측위 시스템에서의 신호 처리를 위한 방법 및 장치 | |
US8780958B2 (en) | Hybrid bit extraction for global position receiver | |
KR102228715B1 (ko) | 위치 식별 시스템의 프레임 동기 방법 및 장치 | |
US8571089B2 (en) | Time-setting in satellite positioning system receivers | |
US5517530A (en) | Method and apparatus for dual demodulation of mobile channel signals | |
JP2008054235A (ja) | 変調方式判定装置、受信装置、変調方式判定方法及び変調方式判定プログラム | |
EP3511741B1 (en) | Positioning receiver | |
US8908805B2 (en) | Signal receiving method and receiver with error detection and correction | |
EP3544248A1 (en) | Adaptive detection function based on statistical propagation channel estimation for gnss receivers | |
JP2005077318A (ja) | 全地球測位システム | |
JPH1013251A (ja) | 符号誤り訂正回路 | |
Jayasimha et al. | Satellite-based AIS receiver for dense maritime zones | |
JP2010216812A (ja) | 測位システムおよびデータ復調方法 | |
KR20000055404A (ko) | 이동무선 통신 시스템의 수신기에 있어서 오류 정정 복호화 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110516 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110608 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110615 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110706 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4891314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |