KR100488431B1 - 정 진폭 이진직교 변조 및 복조장치 - Google Patents

정 진폭 이진직교 변조 및 복조장치 Download PDF

Info

Publication number
KR100488431B1
KR100488431B1 KR10-2003-0004940A KR20030004940A KR100488431B1 KR 100488431 B1 KR100488431 B1 KR 100488431B1 KR 20030004940 A KR20030004940 A KR 20030004940A KR 100488431 B1 KR100488431 B1 KR 100488431B1
Authority
KR
South Korea
Prior art keywords
data
orthogonal
binary
bits
error
Prior art date
Application number
KR10-2003-0004940A
Other languages
English (en)
Other versions
KR20040067707A (ko
Inventor
강성진
조진웅
박철희
주민철
홍대기
서경학
김명진
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR10-2003-0004940A priority Critical patent/KR100488431B1/ko
Priority to JP2003201220A priority patent/JP3830925B2/ja
Priority to CNB031533728A priority patent/CN100477566C/zh
Priority to US10/649,647 priority patent/US7280468B2/en
Priority to MYPI20033348 priority patent/MY133329A/en
Publication of KR20040067707A publication Critical patent/KR20040067707A/ko
Application granted granted Critical
Publication of KR100488431B1 publication Critical patent/KR100488431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/12—Generation of orthogonal codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0077—Multicode, e.g. multiple codes assigned to one user

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

시스템의 소비전력이 낮고, 저렴하게 전력 증폭기를 제조할 수 있으며, 간섭의 강인성을 확보하며, 대용량의 전송률과 가변 전송률로 데이터를 전송할 수 있으며, 변조시 패리티 비트를 이용하여 오류를 정정한다.
정 진폭 이진직교 변조장치는, 직렬 데이터를 복수 군의 데이터 비트로 변환하고, 복수 군의 데이터 비트를 각기 조합하여 각각의 군의 패리티 비트를 발생하며, 복수 군의 데이터 비트와 각 군의 패리티 비트에 따라 복수 군의 직교코드들 중에서 각기 하나의 직교코드를 선택하고 부호를 조절하여 이진직교 변조한 후 병렬로 합산하여 정 진폭 이진직교 변조된 데이터를 발생하며, 정 진폭 이진직교 복조장치는 수신되는 정 진폭 이진직교 변조 데이터를 복조하고 패리티 비트를 제거한 후 직렬 데이터를 생성하고, 복조한 데이터를 복수의 군으로 구분하여 에러 발생을 검출하고 에러가 발생되지 않았을 경우에 상기 직렬 데이터가 복조 데이터로 출력하며, 에러를 검출될 경우에 에러가 발생한 군의 데이터의 비트 부호를 순차적으로 변환하면서 변조 및 수신되는 이진직교 변조 데이터와 디스턴스를 비교하여 비교 결과에 따라 해당 비트 부호를 변경한 데이터를 복조 데이터로 선택한다.

Description

정 진폭 이진직교 변조 및 복조장치{Constant amplitude coded bi-orthogonal coding and decoding apparatus}
본 발명은 코드분할 다중접속을 이용하는 무선통신 시스템에 있어서, 전송할 소정의 데이터를 정 진폭의 이진 직교코드의 데이터로 변조하고 그 변조한 정 진폭의 이진 직교코드의 데이터를 원래의 데이터로 복조하고 에러를 정정하는 정 진폭 이진직교 변조 및 복조장치에 관한 것이다.
통신 시스템에서 전송할 소정의 데이터를 변조하는 방식으로는 직접부호(DS : Direct Sequence) CDMA(Code Division Multiple Access) 방식, 주파수도약(FH : Frequency Hopping) CDMA 방식, 상보부호 천이(CCK : Complementary Code Keying) 방식, 다중부호 대역확산(MC : Multi-Code) CDMA 방식, 펄스 폭(PW : Pulse Width) CDMA 방식 및 다 위상(MP : Multi Phase) CDMA 방식 등이 알려져 있다.
상기 DS CDMA 방식은 정 진폭 특성을 가지므로 간단한 구성의 전력 증폭기를 사용할 수 있어 비교적 소비전력이 낮고, 베이커(Baker) 부호를 이용하여 대역 확산을 충실히 수행함으로써 간섭의 강인성을 확보할 수 있으나, 주파수 확산으로 인하여 데이터의 전송률이 낮고, 가변 전송률을 제공하고는 있으나, 그 가변 전송률의 변화의 폭이 좁아 실효성이 낮은 문제점이 있는 것으로서 주로 IS(Interim Standard) - 95 규격으로 사용되고 있다.
상기 FH CDMA 방식을 기반으로 하는 통신 시스템들은 소비전력이 낮고, 간단한 전력 증폭기를 사용할 수 있어 생산원가를 절감할 수 있으며, 주파수 도약을 통해 간섭의 강인성을 확보할 수 있으나, 대용량의 전송률을 제공하지 못하고, 가변 전송률의 제공 능력도 매우 제한적인 문제점이 있다.
상기 CCK 방식은 현재 IEEE 802.11b WLAN(Wireless Local Area Network)에 사용되고 있는 것으로서 정 진폭 신호를 사용하여 소비전력이 낮고, 간단한 전력 증폭기를 사용할 수 있어 생산원가를 절감할 수 있으며, 대용량 전송률을 제공할 수 있는 장점이 있으나, 실질적인 간섭의 강인성을 확보할 수 없고, 가변 전송률의 제공능력이 없는 문제점이 있다. 또한 상기 CCK 방식은 복소 직교변조의 일종으로 볼 수 있는 것으로 다중 경로 페이딩(fading)에 강한 특성을 갖도록 하기 위하여 사용되는 부호 직교성에 손실이 발생되어 다중 경로 페이딩의 지연 확산이 그다지 크지 않은 환경에서는 오히려 성능이 감소되는 문제점이 있다.
상기 MC CDMA 방식은 복수의 직교 부호를 단일 사용자에게 할당하는 방식으로 제3세대 CDMA 이동통신 시스템의 표준으로 정해져 있고, 이는 3GPP(Third Generation Partnership Project)나 3GPP2(Third Generation Partnership Project 2)의 표준안으로 기술되어 있다. 이 MC CDMA 방식은 일반적으로 단일 사용자에게 높은 전송률을 제공하기 위하여 개발된 것으로서 높은 전송률이 요구되는 통신시스템에서 계속 사용될 가능성이 높다. 그러나 MC CDMA 방식을 사용하는 통신시스템은 MC CDMA의 신호를 시간 축에서 살펴볼 경우에 마치 통과대역 PAM(Pulse Amplitude Modulation) 신호처럼 구성되고, 이는 전송신호의 진폭이 매우 다양하여 송수신기에서 사용되는 전력 증폭기의 넓은 선형 동작영역이 요구되는 것으로 전력 증폭기의 제조가 어려움은 물론 생산원가를 상승시키게 된다. 만일 기저대역의 신호처리에서 적절한 부호화 과정을 거쳐 정 진폭 특성을 얻을 수 있도록 할 경우에 통과대역 신호에서도 정 진폭을 얻게 되어 전력 증폭기의 생산원가를 매우 절감할 수 있고, 또한 소비전력의 면에서도 이득을 가져올 수 있다.
이와 같이 전송 데이터의 채널수의 증가에 따른 멀티 코드의 사용으로 인하여 변조신호의 레벨이 증가하고, 변조신호의 레벨의 증가에 따라 발생하는 제반 문제점을 해소시키기 위한 방식으로 상기한 PW CDMA 방식 및 MP CDMA 방식이 제안되었다.
상기 PW CDMA 방식은 디지털 합산기의 출력 심벌 레벨을 제한하여 일정 값 이상은 제거하고, 남은 레벨의 값만을 펄스 폭으로 변환한 후 전송하여 신호 파형이 항상 이진(binary) 형태를 갖도록 하는 방식으로서 변조신호가 이진 형태가 되는 장점이 있으나 제거한 변조신호의 레벨의 개수가 증가할 경우에 변조신호의 대역폭이 레벨의 개수에 비례하여 증가하게 되는 문제점이 있다.
정 진폭의 신호를 얻는 다른 방식으로 상기 MP CDMA 방식이 제안된 것으로서 MP CDMA 방식에서는 상기한 MC CDMA 방식에 의하여 만들어진 여러 레벨의 값을 갖는 심벌을 레벨 제한기(level limiter)로 일정 레벨 이상의 값을 제거하고, 그 결과를 위상 값으로 변환하며, 변환한 위상 값의 변조신호는 전력 증폭기를 통해 증폭하여 전송된다. 즉, 상기 PW CDMA 방식은 상기 MC CDMA 방식의 출력 심벌을 일정 레벨로 제한하고, 남은 심벌을 펄스 폭으로 변환하는 방식이며, 상기 MP CDMA 방식에서는 레벨을 제한한 후 남은 심벌을 반송파 위상으로 변환하는 방식이다.
상기 PW CDMA 방식은 파형이 단순하게 되는 장점이 있는 반면에, 제거하고 남은 레벨의 개수가 증가할 경우에 그 남은 레벨의 개수에 비례하여 변조된 신호의 대역폭이 증가하는 문제점이 있지만, 상기 MP CDMA 방식은 레벨의 수에 관계없이 대역폭이 일정하게 된다. 또한 상기 MP CDMA 방식은 일정 크기 이상의 신호레벨을 잘라내어 신호 레벨 크기의 증가가 방지되므로 시스템이 단순해지는 장점이 있다.
그러나 MP CDMA 방식은 전송하는 하나의 데이터 채널에 하나의 직교코드가 할당되어 전송하는 정보채널의 개수와 동일한 개수의 직교코드를 사용해야 되므로 데이터 채널의 개수가 증가함에 따라 사용되는 직교코드의 개수가 증가하게 되어 멀티 레벨 신호의 레벨을 제한하는 과정에서 직교코드의 직교성이 손상되고, 전송되는 신호들의 상호간 간섭이 취약하게 되는 문제점이 있다.
그러므로 본 발명의 목적은 코드분할 다중접속을 이용하는 통신 시스템에 있어서, 시스템의 소비전력이 낮고, 저렴하게 전력 증폭기를 제조할 수 있으며, 간섭의 강인성을 확보하며, 대용량의 전송률과 가변 전송률로 소정의 데이터를 전송할 수 있도록 데이터를 정 진폭 이진직교 변조하는 정 진폭 이진직교 변조장치를 제공하는데 있다.
본 발명의 다른 목적은 전송할 데이터를 정 진폭 이진직교 변조하기 위하여 부가한 부가 데이터들을 패리티 비트로 이용하여 정 진폭 이진직교 변조된 데이터의 오류를 정정하고, 시스템의 데이터 비트의 오류 성능을 개선할 수 있는 정 진폭 이진직교 복조장치를 제공하는데 있다.
이러한 목적을 가지는 본 발명의 정 진폭 이진직교 변조장치는, 직렬/병렬 변환기가 입력되는 직렬 데이터를 데이터 율 제어신호에 따라 하나의 데이터 비트, 하나의 군의 데이터 비트 또는 복수 군의 데이터 비트로 변환하고, 상기 직렬/병렬 변환기가 변환한 복수 군의 데이터 비트를 정 진폭 부호기가 각기 조합하여 각각의 군의 패리티 비트를 발생하며, 직교코드 발생기가 서로 상이한 복수 군의 직교코드를 발생하고, 상기 복수 군의 데이터 비트와 각 군의 패리티 비트에 따라 복수의 이진직교 변조부가 각기 상기 복수 군의 직교코드들 중에서 각기 하나의 직교코드를 선택하고 부호를 조절하여 이진직교 변조하며, 상기 복수의 이진직교 변조부의 출력신호를 병렬 합산기가 병렬로 합산하여 정 진폭의 이진직교 변조 데이터를 생성하는 것을 특징으로 한다.
상기 복수의 이진직교 변조부들 각각은, 멀티플렉서로 이루어지는 것으로 직교 변조기가 상기 각 군의 데이터 비트들과 복수의 패리티 비트들 중에서 하나의 비트를 부호 비트로 하고 나머지 비트들로 상기 복수 군의 직교코드들 중에서 각기 하나를 선택하고, 상기 직교 변조기의 출력신호에 상기 하나의 부호 비트를 곱셈기가 각기 곱하여 부호를 조절하고 병렬 합산기로 출력하는 것을 특징으로 한다.
그리고 본 발명의 정 진폭 이진직교 복조장치는, 이진직교 복조부가 수신되는 정 진폭의 이진직교 변조 데이터를 복조하고 패리티 비트를 제거한 후 직렬 데이터를 생성하고, 상기 이진직교 복조부가 복조한 데이터를 에러 검출부가 복수의 군으로 구분하여 에러 발생을 검출하고 에러가 발생되지 않았을 경우에 상기 이진직교 복조부의 직렬 데이터가 복조 데이터로 출력되게 하며, 상기 에러 검출부가 에러를 검출할 경우에 에러비트 부호 변환부가 상기 에러가 발생한 군의 데이터의 비트 부호를 순차적으로 변환하면서 에러가 발생하지 않은 군의 데이터와 함께 직렬 데이터로 변환하며, 상기 에러비트 부호 변환부의 출력 데이터를 정 진폭 이진직교 변조장치가 정 진폭 이진직교 변조하며, 상기 수신되는 이진직교 변조 데이터와 상기 정 진폭 이진직교 변조장치의 정 진폭 이진직교 변조 데이터를 디스턴스 비교기가 각 비트별로 디스턴스를 비교하며, 상기 에러비트 부호변환부에서 출력되는 복수의 직렬 데이터를 버퍼가 저장하고 상기 디스턴스 비교기의 제어신호에 따라 해당되는 직렬 데이터를 복조 데이터로 선택 출력하는 것을 특징으로 한다.
상기 이진직교 복조부는, 수신되는 이진직교 변조 데이터를 이진직교 복조기가 복조하고, 상기 이진직교 복조기의 출력 데이터에서 패리티 비트 제거기가 패리티 비트를 제거하며, 상기 에러 검출부의 출력신호에 따라 상기 패리티 비트 제거기의 출력 데이터를 복수의 스위치가 스위칭하며, 상기 에러 검출부가 에러를 검출하지 않을 경우에 상기 복수의 스위치에서 스위칭된 데이터를 병렬/직렬 변환기가 입력받아 직렬 복조 데이터로 변환하는 것을 특징으로 한다.
상기 에러 검출부는, 상기 이진직교 복조기의 복수 군의 출력 데이터를 제 1 내지 제 3 패리티 검사기가 각기 입력받아 패리티를 검사 및 에러 발생을 판단하여 상기 복수의 스위치를 각기 제어하고, 상기 제 1 내지 제 3 패리티 검사기의 출력신호를 오아 게이트가 논리합하여 에러 판단신호를 발생하는 것을 특징으로 한다.
상기 에러비트 부호 변환부는, 상기 복수의 스위치를 통해 에러가 발생된 군의 데이터를 제 1 내지 제 3 비트부호 변환기가 각기 입력받아 부호를 변환하고, 상기 제 1 내지 제 3 비트부호 변환기의 출력 데이터와 상기 복수의 스위치에서 스위칭된 에러가 발생하지 않은 데이터를 복수의 오아 게이트가 각기 논리합하며, 상기 복수의 오아 게이트의 출력 데이터를 병렬/직렬 변환기가 직렬 데이터로 변환하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 정 진폭 이진직교 변조 및 복조장치를 상세히 설명한다.
도 1은 본 발명의 변조장치 및 복조장치가 적용되는 통신 시스템의 송수신부의 구성을 보인 블록도이다. 여기서, 부호 100은 송신부이고, 부호 150은 수신부이다.
상기 송신부(100)는, 기저대역부(110) 및 고주파부(120)로 이루어진다.
상기 기저대역부(110)는, 소정의 전송률 K/16Mbps, 2K/16Mbps, 3K/16Mbps, 6K/16Mbps, 9K/16Mbps 또는 18K/16Mbps를 가지는 전송할 입력데이터가 신호 분리기(101)로 입력된다.
여기서, 상기 K는 통과대역 요구 채널의 대역폭으로서 다음의 수학식 1로 표현될 수 있다.
K = A / (1 + a)
여기서, A는 통과대역에서의 최소요구 대역폭이고, a는 필터 감쇄상수이다.
상기 신호 분리기(101)로 입력된 데이터는 그 신호 분리기(101)에서 동위상 성분과 직교위상 성분으로 분리된다.
상기 신호 분리기(101)에서 분리된 동위상 성분 및 직교위상 성분은 정 진폭 이진직교 변조장치(103)(103a)에서 각기 다중 부호로 변조되어 정 진폭을 갖는 데이터로 변환되고, 유사잡음 스크램블러(105)(105a)에서 비화 효과, 간섭 제거 효과 및 페이딩 채널에서의 성능 열화에 대한 대응 효과를 얻을 수 있도록 스크램블링되어 출력된다.
상기 기저대역부(110)의 유사잡음 스크램블러(105)(105a)에서 각기 출력되는 데이터들은 고주파부(120)의 곱셈기(121)(121a)에서 소정 주파수의 반송파 신호 즉, cos(2πfct) 및 sin(2πfct)(여기서, fc는 반송파 신호의 주파수임)가 각기 곱셈되어 반송파 신호로 변조되고, 여파기(123)(123a)에서 각기 필터링된 후 합산기(125)에서 합산되어 최종적으로 BPSK(Binary Phase Shift Keying) 데이터 또는 QPSK(Quadrature Phase Shift Keying) 데이터가 형성되며, 그 BPSK 데이터 또는 QPSK 데이터는 전력 증폭기(127)를 통해 전력 증폭되고, 안테나(ANT)를 통해 송신된다.
그리고 상기 수신부(150)는, 상기 안테나(ANT)를 통해 수신되는 신호를 증폭기(151)가 증폭하고, 여파기(152)가 필터링하여 소정 주파수의 데이터가 검출된다.
상기 여파기(152)의 출력신호는 곱셈기(153)(153a)에서 소정 주파수의 반송파 신호 즉, cos(2πfct) 및 sin(2πfct)(여기서, fc는 반송파 신호의 주파수임)가 각기 곱셈되어 반송파 신호가 제거되고 동위상 성분 및 직교위상 성분이 각기 검출되며, 그 검출된 동위상 성분 및 직교위상 성분의 신호는 유사잡음 디스크램블러(154)(154a)에서 각기 디스크램블링되어 출력된다.
상기 유사잡음 디스크램블러(154)(154a)에서 디스크램블링된 신호는 정진폭 이진직교 복조장치(155)(155a)로 입력되어 각기 복조되고, 복조된 동위상 성분 및 직교위상 성분의 신호는 신호 합성기(156)에서 합성되어 출력된다.
이러한 통신 시스템의 송수신부에 있어서, BPSK를 이용할 경우에 송신부(100)는, 병렬 구성된 이진직교 변조장치(103), 유사잡음 스크램블러(105), 곱셈기(121) 및 여파기(123)와, 이진직교 변조장치(103a), 유사잡음 스크램블러(105a), 곱셈기(121a) 및 여파기(123a)들 중에서 어느 하나만을 사용하고, 수신부(150)도, 병렬 구성된 곱셈기(153), 유사잡음 디스크램블러(154) 및 정 진폭 이진직교 복조장치(155)와, 곱셈기(153a), 유사잡음 디스크램블러(154a) 및 정 진폭 이진직교 복조장치(155a)들 중에서 어느 하나만을 사용하며, QPSK를 이용할 경우에는 상기 두 가지를 모두 사용한다. 그리고 상기 고주파부(120)가 전송하는 데이터의 데이터 율은 본 발명에 따른 정 진폭 이진직교 변조장치(103)(103a)에 의하여 BPSK를 이용할 경우에 K/16, 3K/16, 9K/16 Mbps의 가변 데이터 율을 제공하고, QPSK를 이용할 경우에는 2K/16, 6K/16, 18K/16 Mbps의 가변 데이터 율을 제공하며, 이를 본 발명의 이진직교 복조장치(155)(155a)로 복조하여 원래의 데이터로 변환한다.
이는 최대 스펙트럼 효율이 9/8임을 의미한다. 즉 스펙트럼이 효율적이며, 대량의 데이터를 전송할 수 있다. 또한 전송채널의 환경에 따라 다양한 전송률을 제공할 수 있으며, 전송률에 따라 신뢰성 있는 정 진폭 이진직교 변조 및 복조를 수행함으로서 간섭에 강인성을 유지할 수 있다.
또한 다양한 전송률에 대하여 모두 동일한 구조의 수신기를 사용할 수 있고, 사용되는 전력 증폭기(127) 및 증폭기(151)의 선형 동작영역은 본 발명의 정 진폭 이진직교 변조장치(104)(104a) 및 정진폭 이진직교 복조장치(155)(155a)의 정 진폭 특성에 의해서 그 선형 요구 조건이 매우 완화되고, 이로 인하여 전력 증폭기(127) 및 증폭기(151)의 제조비용과 소비전력을 최소화 할 수 있게 된다.
도 2는 도 1의 정 진폭 이진직교 변조장치(103)(103a)의 상세 구성을 보인 블록도이다. 이에 도시된 바와 같이 상기 도 1의 신호 분리기(101)에서 분리된 동 위상 성분 또는 직교위상 성분의 직렬 데이터를 데이터 율 제어신호에 따라 하나의 군내의 하나의 데이터 비트(b1), 하나의 군내의 복수의 데이터 비트(b0∼b2) 또는 복수 군 각각의 복수의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)로 변환하는 직렬/병렬 변환기(200)와, 상기 직렬/병렬 변환기(200)에서 변환한 복수 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)들을 각기 조합하여 각 군에 해당되는 복수의 패리티 비트(r0),(r1),(r2)를 발생하는 정 진폭 부호기(210)와, 복수 비트의 값이 각기 상이한 복수 군의 직교코드(c0∼c3),(c4∼c7),(c8∼c11),(c12∼c15)를 발생하는 직교코드 발생기(220)와, 상기 직렬/병렬 변환기(200)에서 변환한 복수 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8) 및 복수의 패리티 비트(r0∼r2)에 따라 각기 상기 직교코드 발생기(220)의 복수 군의 직교코드(c0∼c3),(c4∼c7),(c8∼c11),(c12∼c15)들 중에서 각기 하나의 직교코드를 선택하고 부호를 조절하는 복수의 이진직교 변조부(230, 240, 250, 260)와, 상기 복수의 이진직교 변조부(230, 240, 250, 260)가 출력하는 직교코드들을 병렬로 합산하여 정 진폭의 이진직교 변조 데이터를 발생하는 병렬 합산기(270)로 구성된다.
상기 복수의 이진직교 변조부(230, 240, 250, 260)들 각각은, 상기 데이터 비트(b1, b2),(b4, b5),(b7, b8) 및 패리티 비트(r1, r2)에 따라 상기 복수 군의 직교코드(c0∼c3),(c4∼c7),(c8∼c11),(c12∼c15)들 중에서 하나를 선택하는 직교 변조기(231, 241, 251, 261)와, 상기 직교 변조기(231, 241, 251, 261)의 출력신호에 상기 데이터 비트(b0),(b3),(b6) 및 패리티 비트(r0)를 각기 곱하여 부호를 조절하고 상기 병렬 합산기(270)로 출력하는 곱셈기(233, 243, 253, 263)로 구성된다.
이러한 구성을 가지는 본 발명의 정 진폭 이진직교 변조장치의 동작을 제공하는 데이터 율에 따라 구분하여 설명한다.
1. K/16Mbps 및 2K/16Mbps의 데이터 율을 제공하는 경우
BPSK로 K/16Mbps 및 QPSK로 2K/16Mbps의 데이터 율을 제공할 경우에 병렬화 된 열이 동위상 축과 직교위상 축에 대하여 오직 하나의 비트씩 제공된다. 즉, 직렬/병렬 변환기(200)는 입력되는 동위상 또는 직교위상의 직렬 데이터를 데이터 비트(b1)로 변환하여 출력하고, 그 출력한 데이터 비트(b1)는 이진직교 변조부(230)의 직교 변조기(231)로 입력되며, 데이터 비트(b0, b2∼b8)는 출력하지 않는다.
상기 직교 변조기(231)는 예를 들면, 멀티플렉서로 구성되어 데이터 비트(b1, b2)에 따라 직교코드(c0∼c3)를 선택한다. 그러므로 K/16Mbps 및 2K/16Mbps의 데이터 율을 제공할 경우에 상기한 바와 같이 직렬/병렬 변환기(200)가 데이터 비트(b1)만을 출력하여 직교 변조기(231)는 입력되는 직교코드(c0∼c3)들 중에서 데이터 비트(b1)에 따라 직교코드(c0) 또는 직교코드(c2)를 선택하고, 그 선택한 직교코드(c0) 또는 직교코드(c2)는 곱셈기(233) 및 병렬 합산기(270)를 순차적으로 통과하여 정 진폭의 이진직교 데이터로 출력된다.
즉, K/16Mbps 및 2K/16Mbps의 데이터 율을 제공할 경우에 이진직교 변조부(230)만을 사용하고, 다른 이진직교 변조부(240, 250, 260)와 정 진폭 부호기(210)는 사용하지 않는 것으로서 직렬/병렬 변환기(200)가 출력하는 데이터 비트에 따라 병렬 합산기(270)에서 출력되는 정 진폭의 이진직교 변조 데이터를 도표로 나타내면 표 1과 같다.
b0 b1 b2 정 진폭의 이진직교 변조데이터
X 0 X c0
X 1 X c1
여기서, X는 Don't care이다. 2. 3K/16Mbps 및 6K/16Mbps의 데이터 율을 제공하는 경우
BPSK로 3K/16Mbps 및 QPSK로 6K/16Mbps의 데이터 율을 제공할 경우에 병렬화된 열이 동위상 축과 직교위상 축에 대하여 세 개씩 전송된다. 즉, 직렬/병렬 변환기(200)는 입력되는 동위상 또는 직교위상의 직렬 데이터를 데이터 비트(b0∼b2)로 변환하여 출력하고, 데이터 비트(b3∼b8)는 출력하지 않는다.
상기 직렬/병렬 변환기(200)에서 출력된 데이터 비트(b1, b2)는 이진직교 변조부(230)의 직교 변조기(231)로 입력되어 직교코드(c0∼c3)들 중에서 하나를 선택하고, 그 선택한 직교코드(c0),(c1),(c2) 또는 (c3)는 곱셈기(233)에 입력되어 데이터 비트(b0)와 곱셈 및 부호가 조절된 후 병렬 합산기(270)를 통해 정 진폭의 이진직교 데이터로 출력된다.
상기 BPSK로 3K/16Mbps 및 QPSK로 6K/16Mbps의 데이터 율을 제공할 경우에도 상기 K/16Mbps 및 2K/16Mbps의 데이터 율을 제공할 경우와 마찬가지로 이진직교 변조부(230)만을 사용하고, 다른 이진직교 변조부(240, 250, 260)와 정 진폭 부호기(210)는 사용하지 않는 것으로서 직렬/병렬 변환기(200)가 출력하는 데이터 비트에 따라 병렬 합산기(270)에서 출력되는 정 진폭의 이진직교 변조 데이터를 도표로 나타내면 표 2와 같다.
b0 b1 b2 정 진폭 이진직교 변조데이터
0 0 0 -c0
0 0 1 -c1
0 1 0 -c2
0 1 1 -c3
1 0 0 c0
1 0 1 c1
1 1 0 c2
1 1 1 c3
3. 9K/16Mbps 및 18K/16Mbps의 데이터 율을 제공하는 경우
BPSK로 9K/16Mbps 및 QPSK로 18K/16Mbps의 데이터 율을 제공할 경우에 병렬화된 열이 동위상 축과 직교위상 축에 대해 아홉 개씩 전송된다. 즉, 직렬/병렬 변환기(200)는 입력되는 동위상 또는 직교위상의 직렬 데이터를 데이터 비트(b0∼b8)로 변환하여 출력한다.
상기 직렬/병렬 변환기(200)에서 출력되는 데이터 비트(b0∼b8)들은 복수 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)로 구분되고, 구분된 각 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)들은 이진직교 변조부(230),(240),(250)의 직교 변조기(231),(241),(251)로 각기 입력된다. 상기 직교 변조기(231),(241),(251)는 입력되는 데이터 비트(b1, b2),(b4, b5),(b7, b8)에 따라 복수 군의 직교코드(c0∼c3),(c4∼c7),(c8∼c11)들에서 하나의 직교코드를 각기 선택하고, 직교 변조기(231),(241),(251)가 각기 선택한 직교코드들은 곱셈기(231),(241),(251)에서 각기 데이터 비트(b0),(b3),(b6)가 곱셈되어 부호가 조절 즉, 이진 직교코드로 변환된 후 병렬 합산기(270)에서 합산된다.
이와 같이 이진직교 변조부(230),(240),(250)에서 출력되는 데이터들을 병렬 합산기(270)가 합산할 경우에 그 합산한 데이터의 진폭은 정 진폭으로 유지되지 않는다.
그러므로 본 발명에서는 병렬 합산기(270)에서 출력되는 이진직교 변조 데이터의 진폭이 정 진폭을 유지할 수 있도록 하기 위하여 상기 직렬/병렬 변환기(200)에서 출력되는 복수 군의 데이터 비트(b0∼b2),(b3∼b5),(b 6∼b8)들을 정 진폭 부호기(210)가 입력받아 다음의 수학식 2 내지 수학식 4와 같이 각 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)들을 각기 조합하고 그 조합한 데이터를 패리티 비트(r0),(r1),(r2)로 발생한다.
여기서, 는 배타적 논리합을 의미한다.
상기 발생한 패리티 비트(r1, r2)는 이진직교 변조부(260)의 직교 변조기(261)로 입력되어 하나의 군의 직교코드(c12∼c15)들 중에서 하나를 선택하고, 선택한 직교코드는 곱셈기(263)에서 정 진폭의 부호인 패리티 비트(r0)가 곱셈되어 이진직교 변조되며, 이진직교 변조부(260)에서 이진직교 변조된 데이터는 병렬 합산기(270)에서 상기 이진직교 변조부(230)(240)(250)의 이진직교 변조된 데이터와 합산되어 병렬 합산기(270)가 정 진폭의 이진직교 변조된 데이터를 출력하게 된다.
그러므로 확산비가 16일 경우에 정 진폭을 갖는 이진직교 변조 데이터를 얻게 되고, BPSK를 사용할 경우와 QPSK를 사용할 경우에 총 스펙트럼 효율은 각각 9/16과 18/16이 되며, 따라서 9K/16Mbps 및 18K/16Mbsp의 데이터 율을 얻을 수 있다.
도 3은 도 1의 정 진폭 이진직교 복조장치(155)(155a)의 구성을 보인 블록도이다. 이에 도시된 바와 같이 수신되는 정 진폭의 이진직교 변조 데이터를 복조하고 패리티 비트를 제거한 후 직렬 데이터를 생성하는 이진직교 복조부(300)와, 상기 이진직교 복조부(300)가 복조한 데이터를 복수의 군으로 구분하여 에러 발생을 검출하고 에러가 발생되지 않았을 경우에 상기 이진직교 복조부(300)의 직렬 데이터가 복조 데이터로 출력되게 하는 에러 검출부(310)와, 상기 에러 검출부(310)가 에러를 검출할 경우에 에러가 발생한 군의 데이터의 비트 부호를 순차적으로 변환하면서 에러가 발생하지 않은 군의 데이터와 함께 직렬 데이터로 변환하는 에러비트 부호 변환부(320)와, 상기 에러비트 부호 변환부(320)의 출력 데이터를 정 진폭 이진직교 변조하는 정 진폭 이진직교 변조장치(330)와, 상기 수신되는 이진직교 변조 데이터와 상기 정 진폭 이진직교 변조장치(330)의 정 진폭 이진직교 변조 데이터를 각 비트별로 디스턴스(distance)를 비교하는 디스턴스 비교기(340)와, 상기 에러비트 부호변환부(320)에서 출력되는 복수의 직렬 데이터를 저장하고 상기 디스턴스 비교기(340)의 제어신호에 따라 해당되는 직렬 데이터를 복조 데이터로 선택 출력하는 버퍼(350)로 구성된다.
상기 이진직교 복조부(300)는, 수신되는 이진직교 변조 데이터를 복조하는 이진직교 복조기(301)와, 상기 이진직교 복조기(301)의 출력 데이터(b0, b3, b6, r0),(b1, b4, b7, r1),(b2, b5, b8, r2)에서 패리티 비트(r0, r1, r2)를 제거하는 패리티 비트 제거기(302)와, 상기 에러 검출부(310)의 출력신호에 따라 상기 패리티 비트(r0, r1, r2)가 제거된 데이터(b0, b3, b6),(b1, b4, b7),(b2, b5, b8)를 스위칭하는 복수의 스위치(303, 304, 305)와, 상기 에러 검출부(310)가 에러를 검출하지 않을 경우에 상기 복수의 스위치(303∼305)를 통해 데이터(b0, b3, b6),(b1, b4, b7),(b2, b5, b8)를 입력받아 직렬 복조 데이터로 변환하는 병렬/직렬 변환기(306)로 구성된다.
상기 에러 검출부(310)는, 상기 이진직교 복조기(301)의 출력 데이터(b0, b3, b6, r0),(b1, b4, b7, r1),(b2, b5, b8, r2)를 각기 입력받아 패리티를 검사 및 에러 발생을 판단하고 판단한 에러 발생여부에 따라 상기 복수의 스위치(303∼305)를 각기 제어하는 제 1 내지 제 3 패리티 검사기(311∼313)와, 상기 제 1 내지 제 3 패리티 검사기(311∼313)의 출력신호를 논리합하여 에러 판단신호를 발생하는 오아 게이트(314)로 구성된다.
상기 에러비트 부호 변환부(320)는, 상기 복수의 스위치(303∼305)를 통해 에러가 발생된 데이터(b0, b3, b6),(b1, b4, b7 ),(b2, b5, b8)를 각기 입력받아 부호를 변환하는 제 1 내지 제 3 비트부호 변환기(321∼323)와, 상기 제 1 내지 제 3 비트부호 변환기(321∼323)의 출력 데이터와 상기 복수의 스위치(303∼305)에서 스위칭된 에러가 발생하지 않은 데이터(b0, b3, b6),(b1, b4 , b7),(b2, b5, b8)를 논리합하는 복수의 오아 게이트(324∼326)와, 상기 복수의 오아 게이트(324∼326)의 출력 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환기(327)로 구성된다.
이와 같이 구성된 본 발명의 복조장치는 수신되는 정 진폭의 이진직교 변조 데이터가 이진직교 복조부(300)의 이진직교 복조기(301)에서 복조되어 복조 데이터(b0, b3, b6, r0),(b1, b4, b 7, r1),(b2, b5, b8, r2)가 출력되고, 그 출력된 복조 데이터(b0, b3, b6, r0),(b1, b4, b7, r1),(b2, b5, b8, r2)는 패리티 비트 제거기(302)로 입력되어 패리티 비트(r0, r1, r2)가 제거되고, 복조 데이터(b 0, b3, b6),(b1, b4, b7),(b2, b5, b8 )만 남게 된다.
그리고 상기 이진직교 복조기(301)의 복조 데이터(b0, b3, b6, r0 ),(b1, b4, b7, r1),(b2, b5, b8, r2)가 복수의 군으로 구분되어 제 1 내지 제 3 패리티 검사기(311∼313)로 입력되는 것으로 제 1 내지 제 3 패리티 검사기(311∼313)는 각 군의 복조 데이터(b0, b3, b6, r0),(b1, b4 , b7, r1),(b2, b5, b8, r2)의 패리티를 검사하여 에러 발생여부를 판단하고, 판단신호를 출력하여 이진직교 복조부(300)의 복수의 스위치(303∼305)에 인가됨과 아울러 오아 게이트(314)에서 논리합되어 출력된다.
여기서, 제 1 내지 제 3 패리티 검사기(311∼313)가 모두 에러가 발생되지 않았음을 판단하여 저전위를 출력한다고 가정할 경우에 상기 복수의 스위치(303∼305)의 가동단자가 고정단자(SB1∼SB3)에 접속되고, 또한 오아 게이트(314)가 저전위를 출력하여 병렬/직렬 변환기(306)가 인에이블 및 정상으로 동작되며, 디스턴스 비교기(340)는 디스에이블되어 동작하지 않게 한다.
그러면, 상기 패리티 비트 제거기(302)에서 출력되는 복조 데이터(b0, b3, b6),(b1, b4, b7),(b2, b5, b8 )가 복수의 스위치(303∼305)를 통해 병렬/직렬 변환기(306)로 입력되어 직렬 데이터로 변환되고, 그 변환된 직렬 데이터가 복조 데이터로 출력된다.
그리고 상기 제 1 내지 제 3 패리티 검사기(311∼313)들 중에서 어느 하나라도 에러가 발생되었음을 판단하여 고전위를 출력할 경우에 상기와는 반대로 오아 게이트(314)가 고전위를 출력하게 되므로 병렬/직렬 변환기(306)가 디스에이블되어 동작하지 않고, 디스턴스 비교기(340)는 인에이블되어 정상으로 동작하게 된다.
여기서, 제 1 패리티 검사기(311)가 에러 발생을 검출하여 고전위를 출력하고, 제 2 및 제 3 패리티 검사기(312, 313)는 에러 발생을 검출하지 못하여 저전위를 출력한다고 가정하면, 제 1 패리티 검사기(311)의 고전위에 의해 상기 스위치(303)의 가동단자가 고정단자(SA1)에 접속되므로 상기 패리티 비트 제거기(302)에서 출력되는 복조 데이터(b0, b3, b6)가 제 1 비트부호 변환기(321)로 입력되어 복조 데이터(b0, b3, b6)가 각 비트별로 부호가 순차적으로 반전된 후 오아 게이트(324)를 통해 병렬/직렬 변환기(327)로 입력된다. 예를 들면, 복조 데이터(b0),(b3),(b6)의 부호가 각기 하나씩 반전되고, 다음에는 복조 데이터(b0),(b3),(b6)의 부호가 각기 두 개씩 반전되며, 마지막으로 복조 데이터(b0),(b3),(b6)의 부호가 모두 반전되면서 순차적으로 출력되어 병렬/직렬 변환기(327)로 입력된다.
그리고 제 2 및 제 3 패리티 검사기(312, 313)의 출력신호에 따라, 상기 패리티 비트 제거기(302)에서 출력되는 복조 데이터(b1, b4, b7),(b2 , b5, b8)는 스위치(304),(305) 및 오아 게이트(325),(326)를 각기 통해 병렬/직렬 변환기(327)로 입력된다.
그러면, 병렬/직렬 변환기(327)는 상기 복조 데이터(b1, b4, b7),(b2 , b5, b8)와 상기 제 1 비트부호 변환기(321)가 부호를 변환하면서 출력하는 복수의 복조 데이터(b0, b3, b6)들을 함께 순차적으로 직렬 데이터로 변환하고, 그 변환한 복수의 직렬 데이터는 정 진폭 이진직교 변조장치(330)로 입력됨과 아울러 버퍼(350)에 입력되어 저장된다.
여기서, 상기 정 진폭 이진직교 변조장치(330)는 상기한 도 2와 동일하게 구성되어 상기 병렬/직렬 변환기(327)로부터 입력되는 복수의 직렬 데이터를 정 진폭 이진직교 변조하고, 그 정 진폭 이진직교 변조장치(330)에서 변조된 복수의 변조 데이터와 상기 수신되는 이진직교 변조 데이터가 디스턴스 비교기(340)로 입력된다.
그러면, 디스턴스 비교기(340)는 정 진폭 이진직교 변조장치(330)의 복수의 변조 데이터와 상기 수신되는 이진직교 변조 데이터의 각 비트별로 디스턴스를 계산하고, 합산하여 합산 디스턴스를 판단한다. 즉, 디스턴스 비교기(340)는 수신되는 이진직교 변조 데이터와 정 진폭 이진직교 변조장치(330)의 복수의 변조 데이터의 각각의 비트의 값을 비교하여 차이 값을 검출하고, 검출한 차이 값을 합산하며, 그 합산한 값이 가장 작은 정 진폭 이진직교 변조장치(330)의 변조 데이터를 판단 및 버퍼(350)를 제어하여 그 변조 데이터에 해당되는 상기 병렬/직렬 변환기(327)의 출력 데이터를 복조 데이터로 선택하여 출력하게 한다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서 설명한 바와 같이 본 발명의 변조장치는 전송할 소정의 데이터들을 정 진폭의 이진직교 변조하는 것으로서 정 진폭을 가지므로 통신 시스템에 적용할 경우에 통신시스템의 소비전력을 줄일 수 있고, 전력 증폭기의 선형 동작영역이 좁아도 되어 저렴하게 제조할 수 있으며, 간섭의 강인성을 확보하며, 대용량의 전송률과 가변 전송률로 소정의 데이터를 전송할 수 있다.
또한 본 발명의 복조장치는 데이터를 변조할 경우에 추가한 패리티 비트를 이용하여 에러를 정정하면서 복조하므로 변조 데이터를 에러가 발생됨이 없이 정확하게 복조할 수 있다.
도 1은 본 발명의 변조장치 및 복조장치가 적용되는 무선통신 시스템의 송수신부의 구성을 보인 블록도이고,
도 2는 도 1의 정 진폭 이진직교 변조장치의 상세 구성을 보인 블록도이며,
도 3은 도 1의 정 진폭 이진직교 복조장치의 상세 구성을 보인 블록도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 직렬/병렬 변환기 210 : 정 진폭 부호기
220 : 직교코드 발생기 230, 240, 250, 260 : 이진직교 변조부
231, 241, 251, 261 : 직교 변조기 233, 243, 253, 263 : 곱셈기
270 : 병렬 합산기 300 : 이진직교 복조부
301 : 이진직교 복조기 302 : 패리티 비트 제거기
303∼305 : 스위치 306, 327 : 병렬/직렬 변환기
310 : 에러 검출부
311∼313 : 제 1 내지 제 3 패리티 검사기
315, 324∼325 : 오아 게이트 320 : 에러비트 부호 변환부
321∼323 : 제 1 내지 제 3 비트부호 변환기
330 : 이진직교 변조장치 340 : 디스턴스 비교기
350 : 버퍼

Claims (12)

  1. 입력되는 직렬 데이터를 데이터 율 제어신호에 따라 각기 복수의 데이터 비트를 가지는 복수 군의 신호, 상기 복수 군들 중에서 선택된 하나의 군 내에 복수의 데이터 비트를 가지는 신호 또는 상기 선택된 하나의 군 내에 하나의 데이터 비트를 가지는 신호로 변환하는 직렬/병렬 변환기;
    상기 직렬/병렬 변환기가 상기 직렬 데이터를, 각기 복수의 데이터 비트를 가지는 복수 군의 신호로 변환할 경우에 변환한 각 군의 데이터 비트를 각기 조합하여 각각의 군의 패리티 비트를 발생하는 정 진폭 부호기;
    서로 상이한 복수 군의 복수의 직교코드를 발생하는 직교코드 발생기;
    상기 복수 군의 데이터 비트들과, 각 군 데이터 비트들에 따라 발생한 복수의 패리티 비트에 따라 상기 복수 군의 직교코드들 중에서 각기 하나의 직교코드를 선택하고 부호를 조절하여 이진직교 변조하는 복수의 이진직교 변조부; 및
    상기 복수의 이진직교 변조부의 출력신호를 병렬로 합산하는 병렬 합산기로 구성된 정 진폭 이진직교 변조장치.
  2. 제 1 항에 있어서, 상기 복수의 이진직교 변조부들 각각은;
    상기 각 군의 데이터 비트들과 복수의 패리티 비트들 중에서 하나의 비트를 부호 비트로 하고 나머지 비트들로 상기 복수 군의 직교코드들 중에서 각기 하나를 선택하는 직교 변조기; 및
    상기 직교 변조기의 출력신호에 상기 하나의 부호 비트를 각기 곱하여 부호를 조절하고 상기 병렬 합산기로 출력하는 곱셈기로 구성됨을 특징으로 하는 정 진폭 이진직교 변조장치.
  3. 제 2 항에 있어서, 상기 직교 변조기는;
    멀티플렉서인 것을 특징으로 하는 정 진폭 이진직교 변조장치.
  4. 제 1 항에 있어서, 상기 정 진폭 부호기는;
    다음의 수학식 2 내지 수학식 4에 따라 각 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)를 논리 조합하여 패리티 비트(r0),(r1),(r2)를 생성하는 것을 특징으로 하는 정 진폭 이진직교 변조장치.
    수학식 2
    수학식 3
    수학식 4
    여기서, 는 배타적 논리합을 나타낸다.
  5. 수신되는 정 진폭의 이진직교 변조 데이터를 복조하고 패리티 비트를 제거한 후 직렬 데이터를 생성하는 이진직교 복조부;
    상기 이진직교 복조부가 복조한 데이터를 복수의 군으로 구분하여 에러 발생을 검출하고 에러가 발생되지 않았을 경우에 상기 이진직교 복조부의 직렬 데이터가 복조 데이터로 출력되게 하는 에러 검출부;
    상기 에러 검출부가 에러를 검출할 경우에 에러가 발생한 군의 데이터의 비트 부호를 순차적으로 변환하면서 에러가 발생하지 않은 군의 데이터와 함께 직렬 데이터로 변환하는 에러비트 부호 변환부;
    상기 에러비트 부호 변환부의 출력 데이터를 정 진폭 이진직교 변조하는 정 진폭 이진직교 변조장치;
    상기 수신되는 이진직교 변조 데이터와 상기 정 진폭 이진직교 변조장치의 정 진폭 이진직교 변조 데이터를 각 비트별로 디스턴스를 비교하는 디스턴스 비교기; 및
    상기 에러비트 부호변환부에서 출력되는 복수의 직렬 데이터를 저장하고 상기 디스턴스 비교기의 제어신호에 따라 해당되는 직렬 데이터를 복조 데이터로 선택 출력하는 버퍼로 구성된 정 진폭 이진직교 복조장치.
  6. 제 5 항에 있어서, 상기 이진직교 복조부는;
    수신되는 이진직교 변조 데이터를 복조하는 이진직교 복조기;
    상기 이진직교 복조기의 출력 데이터에서 패리티 비트를 제거하는 패리티 비트 제거기;
    상기 에러 검출부의 출력신호에 따라 상기 패리티 비트 제거기의 출력 데이터를 스위칭하는 복수의 스위치; 및
    상기 에러 검출부가 에러를 검출하지 않을 경우에 상기 복수의 스위치에서 스위칭된 데이터를 입력받아 직렬 복조 데이터로 변환하는 병렬/직렬 변환기로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치.
  7. 제 5 항에 있어서, 상기 에러 검출부는;
    상기 이진직교 복조기의 복수 군의 출력 데이터를 각기 입력받아 패리티를 검사 및 에러 발생을 판단하여 상기 복수의 스위치를 각기 제어하는 제 1 내지 제 3 패리티 검사기; 및
    상기 제 1 내지 제 3 패리티 검사기의 출력신호를 논리합하여 에러 판단신호를 발생하는 오아 게이트로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치.
  8. 제 5 항에 있어서, 상기 에러비트 부호 변환부는;
    상기 복수의 스위치를 통해 에러가 발생된 군의 데이터를 각기 입력받아 부호를 변환하는 제 1 내지 제 3 비트부호 변환기;
    상기 제 1 내지 제 3 비트부호 변환기의 출력 데이터와 상기 복수의 스위치에서 스위칭된 에러가 발생하지 않은 데이터를 논리합하는 복수의 오아 게이트; 및
    상기 복수의 오아 게이트의 출력 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환기로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치.
  9. 제 5 항에 있어서, 상기 정 진폭 이진직교 변조장치는;
    상기 에러비트 부호 변환부의 출력 데이터를 데이터 율 제어신호에 따라 각기 복수의 데이터 비트를 가지는 복수 군의 신호, 상기 복수 군들 중에서 선택된 하나의 군 내에 복수의 데이터 비트를 가지는 신호 또는 상기 선택된 하나의 군 내에 하나의 데이터 비트를 가지는 신호로 변환하는 직렬/병렬 변환기;
    상기 직렬/병렬 변환기가 상기 직렬 데이터를, 각기 복수의 데이터 비트를 가지는 복수 군의 신호로 변환할 경우에 변환한 각 군의 데이터 비트를 각기 조합하여 각각의 군의 패리티 비트를 발생하는 정 진폭 부호기;
    서로 상이한 복수 군의 복수의 직교코드를 발생하는 직교코드 발생기;
    상기 복수 군의 데이터 비트들과, 각 군 데이터 비트들에 따라 발생한 복수의 패리티 비트에 따라 상기 복수 군의 직교코드들 중에서 각기 하나의 직교코드를 선택하고 부호를 조절하여 이진직교 변조하는 복수의 이진직교 변조부; 및
    상기 복수의 이진직교 변조부의 출력신호를 병렬로 합산하는 병렬 합산기로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치.
  10. 제 9 항에 있어서, 상기 복수의 이진직교 변조부들 각각은;
    상기 각 군의 데이터 비트들과 복수의 패리티 비트들 중에서 하나의 비트를 부호 비트로 하고 나머지 비트들로 상기 복수 군의 직교코드들 중에서 각기 하나를 선택하는 직교 변조기; 및
    상기 직교 변조기의 출력신호에 상기 하나의 부호 비트를 각기 곱하여 부호를 조절하고 상기 병렬 합산기로 출력하는 곱셈기로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치.
  11. 제 10 항에 있어서, 상기 직교 변조기는;
    멀티플렉서인 것을 특징으로 하는 정 진폭 이진직교 복조장치.
  12. 제 9 항에 있어서, 상기 정 진폭 부호기는;
    다음의 수학식 2 내지 수학식 4에 따라 각 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)를 논리 조합하여 패리티 비트(r0),(r1),(r2)를 생성하는 것을 특징으로 하는 정 진폭 이진직교 복조장치.
    수학식 2
    수학식 3
    수학식 4
    여기서, 는 배타적 논리합을 의미한다.
KR10-2003-0004940A 2003-01-24 2003-01-24 정 진폭 이진직교 변조 및 복조장치 KR100488431B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0004940A KR100488431B1 (ko) 2003-01-24 2003-01-24 정 진폭 이진직교 변조 및 복조장치
JP2003201220A JP3830925B2 (ja) 2003-01-24 2003-07-24 定振幅２進直交変調及び復調装置
CNB031533728A CN100477566C (zh) 2003-01-24 2003-08-11 恒幅编码双正交调制与解调装置
US10/649,647 US7280468B2 (en) 2003-01-24 2003-08-28 Apparatus for constant amplitude coded bi-orthogonal demodulation
MYPI20033348 MY133329A (en) 2003-01-24 2003-09-04 Apparatus for constant amplitude coded bi-orthogonal demodulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0004940A KR100488431B1 (ko) 2003-01-24 2003-01-24 정 진폭 이진직교 변조 및 복조장치

Publications (2)

Publication Number Publication Date
KR20040067707A KR20040067707A (ko) 2004-07-30
KR100488431B1 true KR100488431B1 (ko) 2005-05-11

Family

ID=32733112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0004940A KR100488431B1 (ko) 2003-01-24 2003-01-24 정 진폭 이진직교 변조 및 복조장치

Country Status (5)

Country Link
US (1) US7280468B2 (ko)
JP (1) JP3830925B2 (ko)
KR (1) KR100488431B1 (ko)
CN (1) CN100477566C (ko)
MY (1) MY133329A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300433B2 (en) 2012-12-03 2016-03-29 Electronics And Telecommunications Research Institute Apparatus and method for encoding constant amplitude in code division multiplexing communication system

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050053424A (ko) * 2003-12-02 2005-06-08 전자부품연구원 정 진폭 이진 직교 변조 방식에서 오류 정정을 위한 블록합 검사 방법
KR100587788B1 (ko) * 2004-09-22 2006-06-09 전자부품연구원 정진폭 다중부호 이진직교 변조 신호의 최적 복조와준최적 복조방법, 및 그 장치
US7376173B2 (en) * 2004-09-27 2008-05-20 Mitsubishi Electric Research Laboratories, Inc. Unambiguously encoding and decoding signals for wireless channels
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
WO2006049373A1 (en) * 2004-11-02 2006-05-11 Electronics And Telecommunications Research Institute Apparatus and method for ultra wide band communication based on multi-coded bi-orthogonal pulse position modulation
US8238858B2 (en) * 2005-01-14 2012-08-07 Nec Corporation Communication device, multi-band receiver, and receiver
KR100931442B1 (ko) * 2005-05-10 2009-12-11 콸콤 인코포레이티드 Ｓｐｓ 데이터의 ｄｐｓｋ 복조를 개선하기 위한 비트연판정의 사용
JP4598079B2 (ja) * 2005-10-05 2010-12-15 三菱電機株式会社 受信装置
US8334722B2 (en) 2007-06-28 2012-12-18 Parkervision, Inc. Systems and methods of RF power transmission, modulation and amplification
US9106316B2 (en) 2005-10-24 2015-08-11 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
TWI309118B (en) 2005-11-15 2009-04-21 Realtek Semiconductor Corp Demapper applied to quadrature amplitude modulation trellis coded modulation decoder and related method
KR100765366B1 (ko) * 2005-12-29 2007-10-10 전자부품연구원 정진폭 다중 부호 이진 직교 변조/복조 방법 및 장치 및이를 이용한 코드 트래킹 방법 및 장치
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US7937106B2 (en) 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
KR100776974B1 (ko) * 2006-07-26 2007-11-21 전자부품연구원 정진폭 이진 직교 변조 및 쌍직교 위상 편이 변조를 이용한변조기
US8660085B2 (en) 2006-12-04 2014-02-25 Qualcomm Incorporated Methods and apparatus for transferring a mobile device from a source eNB to a target eNB
WO2008144017A1 (en) 2007-05-18 2008-11-27 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2008156800A1 (en) 2007-06-19 2008-12-24 Parkervision, Inc. Combiner-less multiple input single output (miso) amplification with blended control
KR100912543B1 (ko) * 2007-06-26 2009-08-18 한국전자통신연구원 주파수 선택적 기저대역을 이용한 변복조 방법 및 그 장치
KR100953564B1 (ko) 2008-03-11 2010-04-21 한국전자통신연구원 주파수 선택적 기저대역을 사용하는 변복조 장치 및 이를이용한 송수신 장치
CN101350689B (zh) * 2008-09-02 2012-09-19 北京科技大学 一种双正交加扰调制传输方法
US8472505B2 (en) * 2009-06-17 2013-06-25 Electronics And Telecommunications Research Institute Constant amplitude encoding apparatus and method for code division multiplexing communication system
WO2012139126A1 (en) 2011-04-08 2012-10-11 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2012167111A2 (en) 2011-06-02 2012-12-06 Parkervision, Inc. Antenna control
US20150260842A1 (en) * 2012-10-12 2015-09-17 Konica Minolta, Inc. Ultrasonic signal processing apparatus, ultrasonic signal processing method, and program
EP3047348A4 (en) 2013-09-17 2016-09-07 Parkervision Inc METHOD, DEVICE AND SYSTEM FOR THE PRESENTATION OF A MEDIA TIME FUNCTION
US9602241B2 (en) * 2013-12-17 2017-03-21 Samsung Electronics Co., Ltd. Computing system with polar processing mechanism and method of operation thereof
CN103731241B (zh) * 2014-01-22 2017-02-08 四川大学 提高通信系统频谱效率的编码系统及方法
CN109039375B (zh) * 2018-07-20 2022-03-11 裕太微电子股份有限公司 一种车载以太网线路极性翻转检测装置及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675572A (en) * 1993-07-28 1997-10-07 Sony Corporation Orthogonal frequency division multiplex modulation apparatus and orthogonal frequency division multiplex demodulation apparatus
KR100231876B1 (ko) * 1996-09-21 1999-12-01 유기범 정진폭특성을 갖는 직교진폭변조방법 및 그 장치
FR2776146B1 (fr) * 1998-03-13 2000-08-04 Mitsubishi Electric Inf Tech Procede de demodulation de signaux representatifs de sequences emises dans un systeme de communications
WO2000041372A2 (en) * 1998-12-30 2000-07-13 Futurewave, Inc. Constant envelope modulation communication system
US6668352B1 (en) * 1999-04-28 2003-12-23 Samsung Electronics Co., Ltd. Distortion compensating device and method in a multi-code mobile communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300433B2 (en) 2012-12-03 2016-03-29 Electronics And Telecommunications Research Institute Apparatus and method for encoding constant amplitude in code division multiplexing communication system

Also Published As

Publication number Publication date
MY133329A (en) 2007-11-30
CN1518261A (zh) 2004-08-04
JP2004229269A (ja) 2004-08-12
KR20040067707A (ko) 2004-07-30
US20040146116A1 (en) 2004-07-29
JP3830925B2 (ja) 2006-10-11
US7280468B2 (en) 2007-10-09
CN100477566C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
KR100488431B1 (ko) 정 진폭 이진직교 변조 및 복조장치
US5515396A (en) Method and apparatus for selecting a spreading code in a spectrum spread communication system
US7333465B2 (en) Method and apparatus for transmitting and receiving high speed data in a CDMA communication system using multiple carriers
JP3905500B2 (ja) 情報ビット変調方法、ディジタル変調システム、ディジタル復調システム
EP0727120B1 (en) Method and apparatus for the transmission of variable rate digital data
RU2160508C2 (ru) Кодирование множественного доступа с использованием свернутых последовательностей для систем подвижной радиосвязи
US7457345B2 (en) Spread-spectrum transceiver
US6067313A (en) Wireless communications system for transmitting and receiving data with increased data rates and robustness
US6233271B1 (en) Method and apparatus for decoding trellis coded direct sequence spread spectrum communication signals
US20030076898A1 (en) Digital modulation system using extended code set
KR100343089B1 (ko) 복수의 확산코드를 선택함으로써 다중-속도 데이터 전송을촉진하는 방법 및 장치
JP2007524267A (ja) 並列スペクトラム拡散通信システムおよび方法
US20020191676A1 (en) Parallel spread spectrum communication system and method
US6125136A (en) Method and apparatus for demodulating trellis coded direct sequence spread spectrum communication signals
US6215813B1 (en) Method and apparatus for encoding trellis coded direct sequence spread spectrum communication signals
JP2601030B2 (ja) 拡散スペクトル通信システムおける通信チャネル数を調整する装置および方法
JP4011059B2 (ja) 定振幅多重符号双直交変調信号の復調方法
KR20040095843A (ko) 정 진폭 이진직교 변조 및 복조장치
US7433385B1 (en) Code division multiple access communication
WO2008062163A2 (en) Improved methods and apparatus for transmitting and receiving data
JPH0629946A (ja) スペクトラム拡散方式通信装置
WO2001020799A1 (en) Method and apparatus for decoding trellis coded direct sequence spread spectrum communication signals
KR20030069528A (ko) Ｃｄｍａ 통신에서 전송율을 향상시키고 비트 에러율을개선한 변조 및 복조 방법
WO2001020834A1 (en) Method and apparatus for encoding of trellis coded direct sequence spread spectrum communication signals

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 14