JP4890563B2 - プラズマディスプレイ装置およびその駆動方法 - Google Patents

プラズマディスプレイ装置およびその駆動方法 Download PDF

Info

Publication number
JP4890563B2
JP4890563B2 JP2008548329A JP2008548329A JP4890563B2 JP 4890563 B2 JP4890563 B2 JP 4890563B2 JP 2008548329 A JP2008548329 A JP 2008548329A JP 2008548329 A JP2008548329 A JP 2008548329A JP 4890563 B2 JP4890563 B2 JP 4890563B2
Authority
JP
Japan
Prior art keywords
electrode
discharge
period
voltage
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008548329A
Other languages
English (en)
Other versions
JPWO2008069271A1 (ja
Inventor
敏行 前田
秀彦 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008548329A priority Critical patent/JP4890563B2/ja
Publication of JPWO2008069271A1 publication Critical patent/JPWO2008069271A1/ja
Application granted granted Critical
Publication of JP4890563B2 publication Critical patent/JP4890563B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

本発明は、プラズマディスプレイ装置およびその駆動方法に関する。
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。このサブフィールド法において、階調表示に関係しない発光を極力減らして黒輝度の上昇を抑え、コントラスト比を向上した新規な駆動方法が特許文献１に開示されている。以下にその駆動方法について簡単に説明する。
各サブフィールドはそれぞれ初期化期間、書込み期間および維持期間を有する。また、初期化期間には、画像表示を行う全ての放電セルに対して初期化放電を行わせる全セル初期化動作、または直前のサブフィールドにおいて維持放電を行った放電セルに対して選択的に初期化放電を行わせる選択初期化動作のいずれかの動作を行う。
まず、全セル初期化期間では、全ての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、後続の書込み動作のために必要な壁電荷を形成する。続く書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電を起し、選択的な壁電荷形成を行う。そして維持期間では、走査電極と維持電極との間に輝度重みに応じた所定の回数の維持パルスを印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。
しかし、維持放電を全くさせない状態、すなわち黒の状態が数フィールド続いた放電セルなどでは、プライミングが不足し、放電遅れが大きくなる。そのため、全セル初期化期間において初期化放電が不安定となり、走査電極上に過剰な正の壁電荷を蓄積することがある。走査電極上に過剰な正の壁電荷が蓄積された放電セルでは、書き込み放電を起こしていないにもかかわらず、維持放電を起こす。この維持放電が輝点として視認され、黒の表示品質を悪化させていた。
走査電極上に過剰な正の壁電荷が蓄積された放電セルで輝点が視認されてしまう問題を解決する駆動方法が特許文献２に記載されている。
以下にその駆動方法について簡単に説明する。全セル初期化期間、または選択初期化期間に走査電極に正極性の矩形波形電圧を印加し、続いて走査電極に負極性の矩形波形電圧を印加する異常壁電荷消去部を設ける。走査電極上に過剰な正の壁電荷が蓄積された放電セルでは、異常壁電荷消去部で、走査電極に印加される正極性の矩形波形電圧で強い放電が起きる。この強い放電によって壁電荷が反転し、続いて走査電極に印加される負極性の矩形波形電圧によって消去放電が起き、壁電荷が消去される。
このように、走査電極上に過剰な正の壁電荷が蓄積された放電セルでも、初期化期間における異常壁電荷消去部で壁電荷が消去されるため、輝点が発生することはなかった。
特開２０００−２４２２２４号公報 特開２００５−３２６６１２号公報
しかし、経年変化などで放電開始電圧が大きく低下した放電セルは、異常壁電荷消去部で走査電極に印加される正極性の矩形波形電圧により放電を起こし、続く走査電極に印加される負極性の矩形波形電圧により消去放電を起こし壁電荷が消去されてしまう。このように、放電開始電圧が大きく低下したセルは、走査電極上に過剰な正の壁電荷が蓄積されていないにもかかわらず、異常壁電荷消去部で壁電荷が消去されてしまい、正常な書き込み動作ができない。
本発明の目的は、放電開始電圧の大きく低下した放電セルにおいても、正常な書き込み動作が行われ、良好な品質で画像を表示することができるプラズマディスプレイ装置およびその駆動方法を提供することである。
（１）本発明の一局面に従うプラズマディスプレイ装置は、走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置であって、走査電極を駆動する走査電極駆動回路と、維持電極を駆動する維持電極駆動回路と、データ電極を駆動するデータ電極駆動回路とを備え、複数のサブフィールドのうち少なくとも１つのサブフィールドは、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、走査電極駆動回路は、初期化期間内の第１の期間において走査電極に上り傾斜波形電圧を印加して走査電極を陽極とし維持電極およびデータ電極を陰極とする第１の初期化放電を発生させ、初期化期間内の第１の期間後の第２の期間において走査電極に下り傾斜波形電圧を印加して走査電極を陰極とし維持電極およびデータ電極を陽極とする第２の初期化放電を発生させ、初期化期間内の第２の期間後の第３の期間において走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧を印加し、データ電極駆動回路は、第３の期間において走査電極に印加される正極性の矩形波形電圧と負極性の矩形波形電圧との間にデータ電極に正極性の矩形波形電圧を印加するものである。
そのプラズマディスプレイ装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドに、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間が含まれる。
初期化期間内の第１の期間において、走査電極駆動回路により走査電極に上り傾斜波形電圧が印加されて走査電極を陽極とし維持電極およびデータ電極を陰極とする第１の初期化放電が発生される。それにより、走査電極上に負の壁電荷が蓄えられるとともに維持電極上およびデータ電極上に正の壁電荷が蓄えられる。
初期化期間内の第１の期間後の第２の期間において、走査電極駆動回路により走査電極に下り傾斜波形電圧が印加されて走査電極を陰極とし維持電極およびデータ電極を陽極とする第２の初期化放電が発生される。それにより、走査電極上の壁電荷および維持電極上の壁電荷が減少し、データ電極上の壁電荷も書込み動作に適した値に調整される。
ここで、放電遅れが大きい場合には、初期化期間の第１の期間において、放電発生時には放電セルの電圧が放電開始電圧を大きく超えているため、微弱な放電ではなく強い放電が発生する。あるいはデータ電極を陰極とする強い放電が先行して発生する。そして、走査電極上に過剰な負の壁電荷が蓄積される。それにより、初期化期間の第２の期間において、放電セルが再び強い放電を発生する。その結果、走査電極上に過剰な正の壁電荷が蓄積される。
初期化期間内の第２の期間後の第３の期間において、走査電極駆動回路により走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧が印加される。また、第３の期間において、走査電極に印加される正極性の矩形波形電圧と負極性の矩形波形電圧との間にデータ電極駆動回路によりデータ電極に正極性の矩形波形電圧が印加される。
この間、走査電極上に正の過剰な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルでは、走査電極に正極性の矩形波形電圧が印加されると、放電セルの電圧が放電開始電圧を超えるので、強い放電が発生し、走査電極上の壁電荷が反転する。放電開始電圧の低下している放電セルでは、データ電極に正極性の矩形波形電圧が印加されると、放電が発生する。この放電は、消去放電が途中で強制的に終了させられたような状態となる。この放電によって、放電セル内の壁電荷は書き込み期間において正常に書き込み動作ができるように調整される。データ電極に印加される正極性の矩形波形電圧で放電した放電セルは、走査電極に印加される負極性の矩形波形電圧では放電しない。過剰な壁電荷が蓄積されている放電セルは、データ電極に印加される正極性の矩形波形電圧または走査電極に印加される負極性の矩形波形電圧で放電する。データ電極に印加される正極性の矩形波形電圧で放電セルが放電した場合、その放電は消去放電が途中で強制的に終了させられたような状態となるが、過剰に壁電荷が蓄積されている状態は解消される。走査電極に印加される負極性の矩形波形電圧で消去放電が発生した放電セルでは、放電セル内部の壁電荷が消去される。
このように、放電開始電圧の低下した放電セルにおいては、初期化期間の第３の期間で壁電荷が消去されないので、次の書き込み期間で正常な書き込み動作が行われる。したがって、良好な品質で画像を表示することが可能となる。
（２）データ電極駆動回路は、第３の期間においてデータ電極に正極性の矩形波形電圧を２つ以上続けて印加してもよい。
この場合、放電開始電圧が低下した放電セルの放電遅れが大きい場合でも、初期化期間の第３の期間で壁電荷が消去されることが防止される。したがって、正常な書き込み動作が行われる。
（３）データ電極駆動回路は、第３の期間においてデータ電極に正極性の矩形波形電圧を２つ以上続けて印加し、データ電極に第１番目に印加される矩形波形電圧の電圧印加時間は、データ電極に印加される複数の矩形波形電圧の電圧印加期間のうち最も短くてもよい。
この場合、放電開始電圧が低下した放電セルのうち放電遅れの小さい放電セルは、第１番目に印加される矩形波形電圧で放電することができる。それにより、放電開始電圧が低下した放電セルの放電遅れが異なる場合でも、初期化期間の第３の期間で壁電荷が消去されることが防止される。したがって、正常な書き込み動作が行われる。
（４）本発明の他の局面に従うプラズマディスプレイ装置は、走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置であって、走査電極を駆動する走査電極駆動回路と、維持電極を駆動する維持電極駆動回路と、データ電極を駆動するデータ電極駆動回路とを備え、複数のサブフィールドのうち少なくとも１つのサブフィールドは、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、走査電極駆動回路は、初期化期間の第１の期間において走査電極に下り傾斜波形電圧を印加して走査電極を陰極とし維持電極およびデータ電極を陽極とする初期化放電を発生させ、初期化期間の第１の期間後の第２の期間において走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧を印加し、データ電極駆動回路は、第２の期間において走査電極に印加される正極性の矩形波形電圧と負極性の矩形波形電圧との間にデータ電極に正極性の矩形波形電圧を印加するものである。
そのプラズマディスプレイ装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドに、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間が含まれる。
初期化期間内の第１の期間において、走査電極駆動回路により走査電極に下り傾斜波形電圧が印加されて走査電極を陰極とし維持電極およびデータ電極を陽極とする初期化放電が発生される。それにより、前のサブフィールドの維持期間で維持放電を行って放電セルでは、走査電極上の壁電荷および維持電極上の壁電荷が減少し、データ電極上の壁電荷も書込み動作に適した値に調整される。
ここで、放電遅れが大きい場合には、初期化期間の第１の期間において、放電発生時には放電セルの電圧が放電開始電圧を大きく超えているため、微弱な放電ではなく強い放電が発生する。あるいはデータ電極を陰極とする強い放電が先行して発生する。その結果、走査電極上に過剰な正の壁電荷が蓄積される。
初期化期間内の第２の期間において、走査電極駆動回路により走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧が印加される。また、第２の期間において、走査電極に印加される正極性の矩形波形電圧と負極性の矩形波形電圧との間にデータ電極駆動回路によりデータ電極に正極性の矩形波形電圧が印加される。
この間、走査電極上に正の過剰な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルでは、走査電極に正極性の矩形波形電圧が印加されると、放電セルの電圧が放電開始電圧を超えるので、強い放電が発生し、走査電極上の壁電荷が反転する。放電開始電圧の低下している放電セルでは、データ電極に正極性の矩形波形電圧が印加されると、放電が発生する。この放電は、消去放電が途中で強制的に終了させられたような状態となる。この放電によって、放電セル内の壁電荷は書き込み期間において正常に書き込み動作ができるように調整される。データ電極に印加される正極性の矩形波形電圧で放電した放電セルは、走査電極に印加される負極性の矩形波形電圧では放電しない。過剰な壁電荷が蓄積されている放電セルは、データ電極に印加される正極性の矩形波形電圧または走査電極に印加される負極性の矩形波形電圧で放電する。データ電極に印加される正極性の矩形波形電圧で放電セルが放電した場合、その放電は消去放電が途中で強制的に終了させられたような状態となるが、過剰に壁電荷が蓄積されている状態は解消される。走査電極に印加される負極性の矩形波形電圧で消去放電が発生した放電セルでは、放電セル内部の壁電荷が消去される。
このように、放電開始電圧の低下した放電セルにおいては、初期化期間の第２の期間で壁電荷が消去されないので、次の書き込み期間で正常な書き込み動作が行われる。したがって、良好な品質で画像を表示することが可能となる。
（５）本発明のさらに他の局面に従うプラズマディスプレイ装置の駆動方法は、走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置の駆動方法であって、走査電極を駆動するステップと、維持電極を駆動するステップと、データ電極を駆動するステップとを備え、複数のサブフィールドのうち少なくとも１つのサブフィールドは、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、走査電極を駆動するステップは、初期化期間内の第１の期間において走査電極に上り傾斜波形電圧を印加して走査電極を陽極とし維持電極およびデータ電極を陰極とする第１の初期化放電を発生させるステップと、初期化期間内の第１の期間後の第２の期間において走査電極に下り傾斜波形電圧を印加して走査電極を陰極とし維持電極およびデータ電極を陽極とする第２の初期化放電を発生させるステップと、初期化期間内の第２の期間後の第３の期間において走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧を印加するステップとを含み、データ電極を駆動するステップは、第３の期間において走査電極に印加される正極性の矩形波形電圧と負極性の矩形波形電圧との間にデータ電極に正極性の矩形波形電圧を印加するステップを含むものである。
そのプラズマディスプレイ装置の駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドに、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間が含まれる。
初期化期間内の第１の期間において、走査電極に上り傾斜波形電圧が印加されて走査電極を陽極とし維持電極およびデータ電極を陰極とする第１の初期化放電が発生される。それにより、走査電極上に負の壁電荷が蓄えられるとともに維持電極上およびデータ電極上に正の壁電荷が蓄えられる。
初期化期間内の第１の期間後の第２の期間において、走査電極に下り傾斜波形電圧が印加されて走査電極を陰極とし維持電極およびデータ電極を陽極とする第２の初期化放電が発生される。それにより、走査電極上の壁電荷および維持電極上の壁電荷が減少し、データ電極上の壁電荷も書込み動作に適した値に調整される。
ここで、放電遅れが大きい場合には、初期化期間の第１の期間において、放電発生時には放電セルの電圧が放電開始電圧を大きく超えているため、微弱な放電ではなく強い放電が発生する。あるいはデータ電極を陰極とする強い放電が先行して発生する。そして、走査電極上に過剰な負の壁電荷が蓄積される。それにより、初期化期間の第２の期間において、放電セルが再び強い放電を発生する。その結果、走査電極上に過剰な正の壁電荷が蓄積される。
初期化期間内の第２の期間後の第３の期間において、走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧が印加される。また、第３の期間において、走査電極に印加される正極性の矩形波形電圧と負極性の矩形波形電圧との間にデータ電極に正極性の矩形波形電圧が印加される。
この間、走査電極上に正の過剰な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルでは、走査電極に正極性の矩形波形電圧が印加されると、放電セルの電圧が放電開始電圧を超えるので、強い放電が発生し、走査電極上の壁電荷が反転する。放電開始電圧の低下している放電セルでは、データ電極に正極性の矩形波形電圧が印加されると、放電が発生する。この放電は、消去放電が途中で強制的に終了させられたような状態となる。この放電によって、放電セル内の壁電荷は書き込み期間において正常に書き込み動作ができるように調整される。データ電極に印加される正極性の矩形波形電圧で放電した放電セルは、走査電極に印加される負極性の矩形波形電圧では放電しない。過剰な壁電荷が蓄積されている放電セルは、データ電極に印加される正極性の矩形波形電圧または走査電極に印加される負極性の矩形波形電圧で放電する。データ電極に印加される正極性の矩形波形電圧で放電セルが放電した場合、その放電は消去放電が途中で強制的に終了させられたような状態となるが、過剰に壁電荷が蓄積されている状態は解消される。走査電極に印加される負極性の矩形波形電圧で消去放電が発生した放電セルでは、放電セル内部の壁電荷が消去される。
このように、放電開始電圧の低下した放電セルにおいては、初期化期間の第３の期間で壁電荷が消去されないので、次の書き込み期間で正常な書き込み動作が行われる。したがって、良好な品質で画像を表示することが可能となる。
（６）データ電極を駆動するステップは、第３の期間においてデータ電極に正極性の矩形波形電圧を２つ以上続けて印加するステップを含んでもよい。
この場合、放電開始電圧が低下した放電セルの放電遅れが大きい場合でも、初期化期間の第３の期間で壁電荷が消去されることが防止される。したがって、正常な書き込み動作が行われる。
（７）データ電極を駆動するステップは、第３の期間においてデータ電極に正極性の矩形波形電圧を２つ以上続けて印加するステップを含み、データ電極に第１番目に印加される矩形波形電圧の電圧印加時間は、データ電極に印加される複数の矩形波形電圧の電圧印加期間のうち最も短くてもよい。
この場合、放電開始電圧が低下した放電セルのうち放電遅れの小さい放電セルは、第１番目に印加される矩形波形電圧で放電することができる。それにより、放電開始電圧が低下した放電セルの放電遅れが異なる場合でも、初期化期間の第３の期間で壁電荷が消去されることが防止される。したがって、正常な書き込み動作が行われる。
（８）本発明のさらに他の局面に従うプラズマディスプレイ装置の駆動方法は、走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置の駆動方法であって、走査電極を駆動するステップと、維持電極を駆動するステップと、データ電極を駆動するステップとを備え、複数のサブフィールドのうち少なくとも１つのサブフィールドは、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、走査電極を駆動するステップは、初期化期間の第１の期間において走査電極に下り傾斜波形電圧を印加して走査電極を陰極とし維持電極およびデータ電極を陽極とする初期化放電を発生させるステップと、初期化期間の第１の期間後の第２の期間において走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧を印加するステップとを含み、データ電極を駆動するステップは、第２の期間において走査電極に印加される正極性の矩形波形電圧と負極性の矩形波形電圧との間にデータ電極に正極性の矩形波形電圧を印加するステップを含むものである。
そのプラズマディスプレイ装置の駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドに、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間が含まれる。
初期化期間内の第１の期間において、走査電極に下り傾斜波形電圧が印加されて走査電極を陰極とし維持電極およびデータ電極を陽極とする初期化放電が発生される。それにより、前のサブフィールドの維持期間で維持放電を行って放電セルでは、走査電極上の壁電荷および維持電極上の壁電荷が減少し、データ電極上の壁電荷も書込み動作に適した値に調整される。
ここで、放電遅れが大きい場合には、初期化期間の第１の期間において、放電発生時には放電セルの電圧が放電開始電圧を大きく超えているため、微弱な放電ではなく強い放電が発生する。あるいはデータ電極を陰極とする強い放電が先行して発生する。その結果、走査電極上に過剰な正の壁電荷が蓄積される。
初期化期間内の第２の期間において、走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧が印加される。また、第２の期間において、走査電極に印加される正極性の矩形波形電圧と負極性の矩形波形電圧との間にデータ電極に正極性の矩形波形電圧が印加される。
この間、走査電極上に正の過剰な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルでは、走査電極に正極性の矩形波形電圧が印加されると、放電セルの電圧が放電開始電圧を超えるので、強い放電が発生し、走査電極上の壁電荷が反転する。放電開始電圧の低下している放電セルでは、データ電極に正極性の矩形波形電圧が印加されると、放電が発生する。この放電は、消去放電が途中で強制的に終了させられたような状態となる。この放電によって、放電セル内の壁電荷は書き込み期間において正常に書き込み動作ができるように調整される。データ電極に印加される正極性の矩形波形電圧で放電した放電セルは、走査電極に印加される負極性の矩形波形電圧では放電しない。過剰な壁電荷が蓄積されている放電セルは、データ電極に印加される正極性の矩形波形電圧または走査電極に印加される負極性の矩形波形電圧で放電する。データ電極に印加される正極性の矩形波形電圧で放電セルが放電した場合、その放電は消去放電が途中で強制的に終了させられたような状態となるが、過剰に壁電荷が蓄積されている状態は解消される。走査電極に印加される負極性の矩形波形電圧で消去放電が発生した放電セルでは、放電セル内部の壁電荷が消去される。
このように、放電開始電圧の低下した放電セルにおいては、初期化期間の第２の期間で壁電荷が消去されないので、次の書き込み期間で正常な書き込み動作が行われる。したがって、良好な品質で画像を表示することが可能となる。
本発明によれば、放電開始電圧の低下した放電セルにおいては、初期化期間の最終の期間で壁電荷が消去されないので、次の書き込み期間で正常な書き込み動作が行われる。したがって、良好な品質で画像を表示することが可能となる。
図１は本発明の第１の実施の形態に用いるパネルの要部を示す斜視図 図２は本発明の第１の実施の形態におけるパネルの電極配列図 図３は同パネルの駆動方法を用いたプラズマディスプレイ装置の構成図 図４は同パネルの各電極に印加する駆動波形図 図５は本発明の第１の実施の形態におけるデータ電極駆動回路の回路図 図６は本発明の第１の実施の形態における走査電極駆動回路の回路図 図７は本発明の第１の実施の形態における維持電極駆動回路の回路図 図８は本発明の第１の実施の形態における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャート 図９は本発明の第２の実施の形態におけるパネルの各電極に印加する駆動波形図 図１０は本発明の第２の実施の形態における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャート 図１１は本発明の第３の実施の形態におけるパネルの各電極に印加する駆動波形図 図１２は本発明の第３の実施の形態における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャート 図１３は本発明の第４の実施の形態におけるパネルの各電極に印加する駆動波形図 図１４は本発明の第４の実施の形態における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャート
以下、本発明の実施の形態におけるパネルの駆動方法について、図面を用いて説明する。
（１）第１の実施の形態
図１は、本発明の第１の実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２８が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２８とデータ電極３２とが交差するように対向配置され、その外周部がガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンおよびキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２８とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電し発光することにより画像が表示される。
なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図２は本発明の実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣＮ１〜ＳＣＮｎ（図１の走査電極４）およびｎ本の維持電極ＳＵＳ１〜ＳＵＳｎ（図１の維持電極５）が交互に配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極９）が配列されている。そして、１対の走査電極ＳＣＮｉおよび維持電極ＳＵＳｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。
図３は、本発明の第１の実施の形態におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。画像信号処理回路５１は、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路５２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。
タイミング発生回路５５は、水平同期信号Ｈ、垂直同期信号Ｖに基づいて各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路５３は、維持期間において走査電極ＳＣＮ１〜ＳＣＮｎに印加する維持パルスを発生するための維持パルス発生回路１００を有し、タイミング信号に基づいて各走査電極ＳＣＮ１〜ＳＣＮｎをそれぞれ駆動する。維持電極駆動回路５４は、初期化期間において維持電極ＳＵＳ１〜ＳＵＳｎに電圧Ｖｅ１を印加する回路と、維持期間において維持電極ＳＵＳ１〜ＳＵＳｎに印加する維持パルスを発生するための維持パルス発生回路２００とを有し、タイミング信号に基づいて維持電極ＳＵＳ１〜ＳＵＳｎを駆動する。
次に、パネルを駆動するための駆動波形とその動作について説明する。実施の形態においては、１フィールドを１０のサブフィールド（第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦ）に分割し、各サブフィールドはそれぞれ（１、２、３、６、１１、１８、３０、４４、６０および８０）の輝度重みを持つものとする。このように、後ろのサブフィールドほど輝度重みが大きくなるようにフィールドを構成している。
図４は本発明の第１の実施の形態におけるパネルの各電極に印加する駆動波形図であり、全セル初期化動作を行う初期化期間を有するサブフィールド（以下、「全セル初期化サブフィールド」と略記する）および選択初期化動作を行う初期化期間を有するサブフィールド（以下、「選択初期化サブフィールド」と略記する）の駆動波形を示す。図４は第１ＳＦを全セル初期化サブフィールドとし、第２ＳＦを選択初期化サブフィールドとして備える駆動波形図を示している。
まず、全セル初期化サブフィールドの駆動波形とその動作について説明する。全セル初期化期間を以下のように、前半部（第１の期間）、後半部（第２の期間）および異常電荷消去部（第３の期間）の３つの期間に分けて説明する。
初期化期間の前半部では、維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍを正の電圧Ｖｄ（Ｖ）に保持し、走査電極ＳＣＮ１〜ＳＣＮｎに対して放電開始電圧以下の電圧Ｖｐ（Ｖ）から放電開始電圧を超える電圧Ｖｒ（Ｖ）に向かって緩やかに上昇する上り傾斜波形電圧を印加する。すると、走査電極ＳＣＮ１〜ＳＣＮｎを陽極とし維持電極ＳＵＳ１〜ＳＵＳｎおよびデータ電極Ｄ１〜Ｄｍを陰極とする微弱な初期化放電が発生する。こうして、全ての放電セルにおいて１回目の微弱な初期化放電を発生し、走査電極ＳＣＮ１〜ＳＣＮｎ上に負の壁電圧が蓄えられるとともに維持電極ＳＵＳ１〜ＳＵＳｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電圧が蓄えられる。ここで、電極上の壁電圧とは、電極を覆う誘電体層または蛍光体層上に蓄積した壁電荷により生じる電圧を表す。
初期化期間の後半部では、維持電極ＳＵＳ１〜ＳＵＳｎを正の電圧Ｖｅ１（Ｖ）に保ち、データ電極Ｄ１〜Ｄｍを０（Ｖ）に保ち、走査電極ＳＣＮ１〜ＳＣＮｎに電圧Ｖｇ（Ｖ）から電圧（Ｖａ＋Ｖｓｅｔ２）（Ｖ）に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると、全ての放電セルにおいて、走査電極ＳＣＮ１〜ＳＣＮｎを陰極とし維持電極ＳＵＳ１〜ＳＵＳｎおよびデータ電極Ｄ１〜Ｄｍを陽極とする２回目の微弱な初期化放電を起す。そして、走査電極ＳＣＮ１〜ＳＣＮｎ上の壁電圧および維持電極ＳＵＳ１〜ＳＵＳｎ上の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の壁電圧も書込み動作に適した値に調整される。このように、全セル初期化サブフィールドの初期化動作は全ての放電セルにおいて初期化放電を発生させる全セル初期化動作である。
しかし、プライミングが不足している場合などで放電遅れが大きくなると、全セル初期化期間の前半部と後半部で走査電極ＳＣＮ１〜ＳＣＮｎ上に過剰な正の壁電荷を蓄積する。その理由について説明する。
放電遅れが大きくなると、初期化期間の前半部において、走査電極ＳＣＮ１〜ＳＣＮｎに印加する緩やかに上昇する上り傾斜波形電圧によって放電セルが放電を起こすが、放電発生時には放電セルの電圧が放電開始電圧を大きく超えているため、微弱な放電ではなく強い放電が発生してしまう。あるいはデータ電極Ｄ１〜Ｄｍを陰極とする強い放電が先行して発生してしまう。そして走査電極ＳＣＮ１〜ＳＣＮｎ上に過剰な負の壁電荷が蓄積されてしまう。すると、初期化期間の後半部において、走査電極ＳＣＮ１〜ＳＣＮｎに下り傾斜波形電圧を印加中に放電セルが再び強い放電を発生し、そして走査電極ＳＣＮ１〜ＳＣＮｎ上に過剰な正の壁電荷が蓄積されることになる。
初期化期間の異常電荷消去部では、再び維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に戻す。そして、走査電極ＳＣＮ１〜ＳＣＮｎには放電開始電圧に満たない正の電圧Ｖｓ（Ｖ）を５〜２０μｓの間印加した後、データ電極Ｄ１〜Ｄｍに１００ｎｓ〜１μｓの時間の正の電圧Ｖｄ（Ｖ）を印加し、その後、走査電極ＳＣＮ１〜ＳＣＮｎに５μｓ以下の短い時間負の電圧Ｖａ（Ｖ）を印加する。この間、安定した初期化放電を行った放電セルのうち放電開始電圧の低下していない放電セルにおいては放電は発生せず、壁電圧も初期化期間後半部の状態を保持する。しかしながら、走査電極ＳＣＮ１〜ＳＣＮｎ上に正の異常な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルでは、走査電極ＳＣＮ１〜ＳＣＮｎに電圧Ｖｓ（Ｖ）を印加すると、放電セルの電圧が放電開始電圧を超えるので、強い放電が発生し走査電極ＳＣＮ１〜ＳＣＮｎ上の壁電圧が反転する。異常な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルのうち、放電開始電圧の低下している放電セルでは、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄ（Ｖ）を印加すると、放電が発生する。この放電は、データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）は非常に短い時間だけ印加されるため、消去放電が途中で強制的に終了させられたような状態となる。
この放電によって、放電セル内の壁電荷は書き込み期間において正常に書き込み動作ができるように調整されている。データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）で放電した放電セルは、走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）では放電しない。異常な壁電荷が蓄積されている放電セルは、データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）または走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）で放電する。データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）で放電セルが放電した場合、その放電は消去放電が途中で強制的に終了させられたような状態となるが、異常に壁電荷が蓄積されている状態は解消される。走査電極ＳＣＮ１〜ＳＣＮｎに印加される負のパルス電圧Ｖａ（Ｖ）で消去放電が発生した放電セルでは、放電セル内部の壁電圧が消去される。
異常な壁電荷が蓄積されている放電セルについては、壁電荷の蓄積量が大きく、放電遅れが小さいほど、データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）で放電する確率が高くなる。データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）で放電しなかった放電セルは走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）で放電する。このように、異常な壁電荷が蓄積している放電セルは、データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）または走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）のどちらかの電圧で放電を起こし、異常に壁電荷が蓄積されている状態を解消することができる。
続く書込み期間では、走査電極ＳＣＮ１〜ＳＣＮｎが電圧０（Ｖ）であるときに、維持電極ＳＵＳ１〜ＳＵＳｎに電圧Ｖｅ２を印加する。次に走査電極ＳＣＮ１〜ＳＣＮｎに負極性の電圧Ｖａ（Ｖ）を印加し、走査電極ＳＣＮ１〜ＳＣＮｎを電圧Ｖｃ（Ｖ）へ保持する。
なお、走査電極ＳＣＮ１〜ＳＣＮｎに負極性の電圧Ｖａ（Ｖ）を印加した後に走査電極ＳＣＮ１〜ＳＣＮｎを電圧Ｖｃ（Ｖ）へ保持した理由は電圧Ｖｃ（Ｖ）は電圧Ｖａ（Ｖ）から上昇させる必要がある回路構成が一般的であるからであり、本発明はこれに限定されるものではない。例えば、電圧０（Ｖ）から電圧Ｖｃ（Ｖ）へ上昇させることができる回路構成を用いて、走査電極ＳＣＮ１〜ＳＣＮｎに負極性の電圧Ｖａ（Ｖ）を印加しなくてもよい。
なお、走査電極ＳＣＮ１〜ＳＣＮｎが電圧０（Ｖ）であるときに、維持電極ＳＵＳ１〜ＳＵＳｎに電圧Ｖｅ２（Ｖ）を印加するようにしているが、走査電極ＳＣＮ１〜ＳＣＮｎが電圧Ｖｃ（Ｖ）のときに、維持電極ＳＵＳ１〜ＳＵＳｎに電圧Ｖｅ２（Ｖ）を印加してもよい。また、走査電極ＳＣＮ１〜ＳＣＮｎが電圧Ｖｃ（Ｖ）のときに、維持電極ＳＵＳ１〜ＳＵＳｎに電圧Ｖｅ２（Ｖ）を印加するようにすれば、走査電極ＳＣＮ１〜ＳＣＮｎに負極性の電圧Ｖａ（Ｖ）を印加しなくてもよい。
次に、データ電極Ｄ１〜Ｄｍのうち、１行目に表示すべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄ（Ｖ）を印加するとともに、１行目の走査電極ＳＣＮ１に走査パルス電圧Ｖａ（Ｖ）を印加する。このとき、データ電極Ｄｋと走査電極ＳＣＮ１との交差部の電圧は、外部印加電圧（Ｖｄ−Ｖａ）（Ｖ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣＮ１上の壁電圧の大きさが加算された値となり、放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣＮ１との間および維持電極ＳＵＳ１と走査電極ＳＣＮ１との間に書込み放電が起り、この放電セルの走査電極ＳＣＮ１上に正の壁電荷が蓄積され、維持電極ＳＵＳ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。このようにして、１行目に表示すべき放電セルで書込み放電を起して各電極上に壁電荷を蓄積する書込み動作が行われる。一方、正の書込みパルス電圧Ｖｄ（Ｖ）を印加しなかったデータ電極と走査電極ＳＣＮ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。
続く維持期間では、まず、維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に戻し、走査電極ＳＣＮ１〜ＳＣＮｎに正の維持パルス電圧Ｖｓ（Ｖ）を印加する。このとき、書込み放電を起した放電セルにおいては、走査電極ＳＣＮｉと維持電極ＳＵＳｉとの間の電圧は、維持パルス電圧Ｖｓ（Ｖ）に走査電極ＳＣＮｉ上および維持電極ＳＵＳｉ上の壁電圧の大きさが加算された値となり、放電開始電圧を超える。そして、走査電極ＳＣＮｉと維持電極ＳＵＳｉとの間に維持放電が起り、走査電極ＳＣＮｉ上に負の壁電荷が蓄積され、維持電極ＳＵＳｉ上に正の壁電荷が蓄積される。このときデータ電極Ｄｋ上にも正の壁電荷が蓄積される。書込み期間において書込み放電が起らなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電荷状態が保持される。続いて、走査電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に戻し、維持電極ＳＵＳ１〜ＳＵＳｎに正の維持パルス電圧Ｖｓ（Ｖ）を印加する。すると、維持放電を起した放電セルでは、維持電極ＳＵＳｉと走査電極ＳＣＮｉとの間の電圧は放電開始電圧を超えるので、再び維持電極ＳＵＳｉと走査電極ＳＣＮｉとの間に維持放電が起り、維持電極ＳＵＳｉ上に負の壁電荷が蓄積され、走査電極ＳＣＮｉ上に正の壁電荷が蓄積される。以降同様に、走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎとに交互に維持パルス電圧を印加することにより、書込み期間において書込み放電を起した放電セルでは維持放電が継続して行われる。なお、維持期間の最後には走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎとの間に、いわゆる細幅パルスを印加して、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣＮ１〜ＳＣＮｎおよび維持電極ＳＵＳ１〜ＳＵＳｎ上の壁電荷を消去している。こうして維持期間における維持動作が終了する。
続いて選択初期化サブフィールドの駆動波形とその動作について説明する。
初期化期間では、維持電極ＳＵＳ１〜ＳＵＳｎをＶｅ１（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍを０（Ｖ）に保持し、走査電極ＳＣＮ１〜ＳＣＮｎにＶｑ（Ｖ）からＶａ（Ｖ）に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると前のサブフィールドの維持期間で維持放電を行った放電セルでは、微弱な初期化放電が発生し、走査電極ＳＣＮｉ上および維持電極ＳＵＳｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで書込み放電および維持放電を行わなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷状態がそのまま保たれる。このように、選択初期化サブフィールドの初期化動作は、前のサブフィールドで維持放電を行った放電セルにおいて初期化放電させる選択初期化動作である。
書込み期間および維持期間については全セル初期化サブフィールドの書込み期間および維持期間と同様であるため説明を省略する。
ここで、初期化期間の異常電荷消去部において走査電極ＳＣＮ１〜ＳＣＮｎに正の電圧Ｖｓ（Ｖ）が印加される時間と負の電圧Ｖａ（Ｖ）が印加される時間との間の期間に、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄ（Ｖ）を印加する理由について述べる。放電開始電圧が大きく低下した放電セルは、異常壁電荷消去部で走査電極ＳＣＮ１〜ＳＣＮｎに印加される正の電圧Ｖｓ（Ｖ）により放電を起こす。データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄ（Ｖ）が印加されない場合は、続く走査電極に印加される負極性の矩形波形電圧により消去放電を起こし壁電荷が消去される。このように、放電開始電圧が大きく低下したセルは、走査電極上に過剰な正の壁電荷が蓄積されていないにもかかわらず、異常壁電荷消去部で壁電荷が消去されてしまい、正常な書き込み動作ができない。
したがって、全セル初期化期間の異常電荷消去部において走査電極ＳＣＮ１〜ＳＣＮｎに正の電圧Ｖｓ（Ｖ）が印加される時間と負の電圧Ｖａ（Ｖ）が印加される時間との間の期間に、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄ（Ｖ）を印加する。それによって、放電開始電圧が大きく低下した放電セルの壁電荷を調整し、異常壁電荷消去部で壁電荷が消去されるのを防止し、正常な書き込み動作ができる。
なお、本実施の形態においては、全セル初期化動作を行うサブフィールドは１サブフィールドである例を示したが、本発明はこれに限定されるものではない。例えば、複数のサブフィールドで全セル初期化動作を行わせるようにし、複数の全セル初期化期間のうち１つ以上の全セル初期化期間に異常電荷消去部を備えるようにしてもよい。
次に、本発明の第１の実施の形態における全セル初期化期間のデータ電極駆動回路、走査電極駆動回路および維持電極駆動回路の制御の一例を図面を用いて説明する。
図５は、本発明の第１の実施の形態におけるデータ電極駆動回路５２の回路図である。データ電極駆動回路５２は、電圧Ｖｄを発生する電源ＶＤ、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍを有している。そして、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍを介して各データ電極３２（Ｄ１〜Ｄｍ）がそれぞれ独立して電源ＶＤに接続され、電圧Ｖｄにクランプされる。また、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍを介して各データ電極３２（Ｄ１〜Ｄｍ）がそれぞれ独立して接地され、０（Ｖ）にクランプされる。このようにしてデータ電極駆動回路５２はデータ電極３２をそれぞれ独立に駆動し、データ電極３２に正の書込みパルス電圧Ｖｄを印加する。
上記データ電極駆動回路５２の制御信号ＳＤ１〜ＳＤｍはタイミング発生回路５５および画像信号処理回路５１によりデータ電極駆動回路５２にタイミング信号として与えられる。
次に、図６は、本発明の第１の実施の形態における走査電極駆動回路５３の回路図である。走査電極駆動回路５３は、維持パルスを発生する維持パルス発生回路１００、初期化波形を発生する初期化波形発生回路３００、走査パルスを発生する走査パルス発生回路４００、および走査電極２２を電圧Ｖａにクランプするためのスイッチング素子Ｑ１５を備えている。
維持パルス発生回路１００は、電力回収部１１０とクランプ部１２０とを備えている。電力回収部１１０は、電力回収用のコンデンサＣ１０、スイッチング素子Ｑ１１，Ｑ１２、逆流防止用のダイオードＤ１１，Ｄ１２、および共振用のインダクタＬ１１，Ｌ１２を有している。また、クランプ部１２０は、スイッチング素子Ｑ１３，Ｑ１４を有している。そして電力回収部１１０およびクランプ部１２０は走査パルス発生回路４００を介して走査電極２２に接続されている。
電力回収部１１０は、プラズマディスプレイパネルのパネル容量（図示せず）とインダクタＬ１１またはインダクタＬ１２とをＬＣ共振させて維持パルス電圧の立ち上がりおよび立ち下がりを形成する。維持パルス電圧の立ち上がり時には、電力回収用のコンデンサＣ１０に蓄えられている電荷をスイッチング素子Ｑ１１、ダイオードＤ１１およびインダクタＬ１１を介して電極間容量Ｃｐに移動させる。維持パルスの立ち下がり時には、パネル容量に蓄えられた電荷をインダクタＬ１２、ダイオードＤ１２およびスイッチング素子Ｑ１２を介して電力回収用のコンデンサＣ１０に戻す。こうして走査電極２２へ維持パルスを印加する。このように、電力回収部１１０は電源から電力を供給することなくＬＣ共振によって走査電極２２の駆動を行うため、理想的には消費電力が０となる。なお、電力回収用のコンデンサＣ１０は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収部１１０の電源として働くように、電源ＶＳの電圧Ｖｓの半分の約Ｖｓ／２に充電されている。
電圧クランプ部１２０では、スイッチング素子Ｑ１３を介して走査電極２２が電源ＶＳに接続され、走査電極２２が電圧Ｖｓにクランプされる。また、スイッチング素子Ｑ１４を介して走査電極２２が接地され、０（Ｖ）にクランプされる。このようにして電圧クランプ部１２０は走査電極２２を駆動する。したがって、電圧クランプ部１２０による電圧印加時のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
こうして維持パルス発生回路１００は、スイッチング素子Ｑ１１、スイッチング素子Ｑ１２、スイッチング素子Ｑ１３およびスイッチング素子Ｑ１４を制御することによって電力回収部１１０と電圧クランプ部１２０とを用いて走査電極２２に維持パルスを印加する。なお、これらのスイッチング素子は、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）またはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の一般に知られた素子を用いて構成することができる。
初期化波形発生回路３００は、ミラー積分回路３１０，３２０を備え、上述した初期化波形を発生するとともに、全セル初期化動作における初期化電圧の制御を行う。ミラー積分回路３１０は、電界効果トランジスタＦＥＴ１とコンデンサＣ１と抵抗Ｒ１とを有しており、電圧Ｖｓに電圧Ｖｚを重畳した電圧Ｖｒまでランプ状に緩やかに上昇する上りランプ波形電圧を発生する。 ミラー積分回路３２０は、電界効果トランジスタＦＥＴ２とコンデンサＣ２と抵抗Ｒ２とを有し、所定の初期化電圧Ｖａまでランプ状に緩やかに低下する下りランプ波形電圧を発生する。なお、図６には、ミラー積分回路３１０およびミラー積分回路３２０のそれぞれの入力端子を端子ＩＮ１および端子ＩＮ２として示している。
なお、本実施の形態では、初期化波形発生回路３００として実用的であり比較的構成が簡単なＦＥＴを用いたミラー積分回路を採用しているが、何らこの構成に限定されるものではなく、上りランプ波形電圧および下りランプ波形電圧を発生することができる回路であればどのような回路であってもよい。
走査パルス発生回路４００は、スイッチング素子Ｓ３１、スイッチング素子Ｓ３２および走査ＩＣ（集積回路）４０１を備え、主通電ライン（維持パルス発生回路１００、初期化波形発生回路３００および走査パルス発生回路４００が共通して接続された図面中に破線で示した通電ライン）に印加された電圧と、主通電ラインの電圧に電圧Ｖｓｃｎを重畳した電圧とのいずれか一方を選択して走査電極に印加する。例えば、書込み期間では、主通電ラインの電圧を負の電圧Ｖａに維持し、走査ＩＣ４０１に入力される負の電圧Ｖａと、負の電圧Ｖａに電圧Ｖｓｃｎを重畳した電圧Ｖｃとを切換えて出力することにより、上述した負の走査パルス電圧を発生させる。
また、走査電極駆動回路５３は、論理積演算を行うアンドゲートＡＧと、２つの入力端子に入力される入力信号の大小を比較する比較器ＣＰとを備える。比較器ＣＰは、電圧Ｖａに電圧Ｖｓｅｔ２が重畳された電圧（Ｖａ＋Ｖｓｅｔ２）と主通電ラインの電圧とを比較し、主通電ラインの電圧の方が高い場合には「０」を出力し、それ以外では「１」を出力する。アンドゲートＡＧには、２つの入力信号、すなわち比較器ＣＰの出力信号ＳＬ１（ＣＥＬ１）と切換え信号ＳＬ２とが入力される。切換え信号ＣＥＬ２としては、例えば、タイミング発生回路５５から出力されるタイミング信号を用いることができる。そして、アンドゲートＡＧは、いずれの入力信号も「１」の場合には「１」を出力し、それ以外の場合には「０」を出力する。アンドゲートＡＧの出力は走査パルス発生回路４００に入力される。走査パルス発生回路４００は、アンドゲートＡＧの出力が「０」であれば主通電ラインの電圧を出力し、アンドゲートＡＧの出力が「１」であれば主通電ラインの電圧に電圧Ｖｓｃｎを重畳した電圧を出力する。
次に、図７は、本発明の第１の実施の形態における維持電極駆動回路５４の回路図である。維持電極駆動回路５４は、維持パルスを発生する維持パルス発生回路２００、および維持電極２３を電圧Ｖｅにクランプするためのスイッチング素子Ｑ２６，Ｑ２７を備えている。
維持パルス発生回路２００は、電力回収部２１０とクランプ部２２０とを備えている。電力回収部２１０は、電力回収用のコンデンサＣ２０、スイッチング素子Ｑ２１，Ｑ２２、逆流防止用のダイオードＤ２１，Ｄ２２および共振用のインダクタＬ２１，Ｌ２２を有している。また、クランプ部１２０は、スイッチング素子Ｑ２３，Ｑ２４を有している。そして電力回収部２１０およびクランプ部２２０は維持電極２３に接続されている。これらのスイッチング素子は、ＭＯＳＦＥＴまたはＩＧＢＴ等の一般に知られた素子を用いて構成することができる。
図８は、本実施の形態における全セル初期化期間のデータ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４の動作の一例を説明するためのタイミングチャートである。全セル初期化期間を前半部（第１の期間）、後半部（第２の期間）および異常電荷消去部（第３の期間）の３つの期間に分けて説明する。
（前半部）
時刻ｔ１で走査電極駆動回路５３のスイッチング素子Ｑ１１をオンすると、電力回収用のコンデンサＣ１０からスイッチング素子Ｑ１１、ダイオードＤ１１およびインダクタＬ１１を通して走査電極２２へ電流が流れ始め、走査電極２２の電圧が上がり始める。そして、時刻ｔ２で走査電極駆動回路５３のスイッチング素子Ｑ１３をオンにする。すると、走査電極２２はスイッチング素子Ｑ１３を通して電源ＶＳへ接続されるため、走査電極２２は電圧Ｖｓにクランプされる。
時刻ｔ３でデータ電極駆動回路５２のスイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍの制御信号ＳＤ１〜ＳＤｍをＬｏ（ローレベル）にする。スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍはオンされ、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍはオフされ、データ電極３２の電圧が電圧Ｖｄにクランプされる。スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍは制御信号がＬｏのときにオンするような素子で構成されている。
時刻ｔ４でミラー積分回路３１０の入力端子ＩＮ１の電位を「ハイレベル」にする。具体的には入力端子ＩＮ１に、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ１からコンデンサＣ１に向かって一定の電流が流れ、トランジスタＦＥＴ１のソース電圧がランプ状に上昇し、コンデンサ３１を介して電圧Ｖｓに重畳される。走査電極駆動回路５３の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、出力電圧がＶｒに上昇するまで継続する。出力電圧がＶｒまで上昇すると、入力端子ＩＮ１の電位が「ハイレベル」の間出力電圧はＶｒで固定される。このようにして電圧Ｖｓから、放電開始電圧を超える電圧Ｖｒに向かって緩やかに上昇する上りランプ波形電圧を走査電極２２に印加する。
（後半部）
時刻ｔ５で入力端子ＩＮ１の電位を「ローレベル」にすると、走査電極２２の電圧が電圧Ｖｓまで低下する。時刻ｔ６でデータ電極駆動回路５２のスイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍの制御信号ＳＤ１〜ＳＤｍをＨｉ（ハイレベル）にする。スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍはオフされ、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍはオンされ、データ電極３２の電圧が電圧０（Ｖ）にクランプされる。
時刻ｔ７で維持電極駆動回路５４のスイッチング素子Ｑ２５，Ｑ２６をオンすると、維持電極２２の電圧がＶｅ１まで上昇する。スイッチング素子Ｑ２１、スイッチング素子Ｑ２３は時刻ｔ７の直前にオフされている。
時刻ｔ８でミラー積分回路３２０の入力端子ＩＮ２の電位を「ハイレベル」にする。具体的には入力端子ＩＮ２に、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ２からコンデンサＣ２に向かって一定の電流が流れ、トランジスタＦＥＴ２のドレイン電圧がランプ状に下降し、走査電極駆動回路５３の出力電圧もランプ状に下降し始める。時刻ｔ８の直前にスイッチングＱ１１，Ｑ１３はオフされている。
このとき、比較器ＣＰでは、この下りランプ波形電圧（主通電ラインの電圧）と、電圧Ｖａに電圧Ｖｓｅｔ２が加えられた電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されており、比較器ＣＰからの出力信号ＳＬ１は、下りランプ波形電圧が電圧（Ｖａ＋Ｖｓｅｔ２）以下となった時刻ｔ９において「０」から「１」に切換わる。そして、このとき切換え信号ＳＬ２は「１」であるため、アンドゲートＡＧの入力はともに「１」となって、アンドゲートＡＧからは「１」が出力される。これにより、走査パルス発生回路４００からは、この下りランプ波形電圧に電圧Ｖｓｃｎが重畳された電圧Ｖｃが出力される。
このように、下りランプ波形電圧における最低電圧を（Ｖａ＋Ｖｓｅｔ２）とすることができる。
（異常電荷消去部）
時刻ｔ１０でスイッチング素子１４をオンすると、走査電極２２の電圧を０（Ｖ）まで低下する。
時刻ｔ１１で維持電極駆動回路５４のスイッチング素子Ｑ２２をオンする。すると、維持電極２３からインダクタＬ２２、ダイオードＤ２２およびスイッチング素子Ｑ２２を通してコンデンサＣ２０に電流が流れ始め、維持電極２３の電圧が下がり始める。
時刻ｔ１２でスイッチング素子Ｑ２４をオンにする。すると、維持電極２３はスイッチング素子Ｑ２４を通して接地されるため、維持電極２３の電圧は０（Ｖ）にクランプされる。さらに、時刻ｔ１２でスイッチング素子Ｑ２４をオンするのと同じタイミングで走査電極駆動回路５３のスイッチング素子Ｑ１１をオンする。すると、電力回収用のコンデンサＣ１０からスイッチング素子Ｑ１１、ダイオードＤ１１およびインダクタＬ１１を通して走査電極２２へ電流が流れ始め、走査電極２２の電圧が上がり始める。
時刻ｔ１３で走査電極駆動回路５３のスイッチング素子Ｑ１３をオンにする。すると、走査電極２２はスイッチング素子Ｑ１３を通して電源ＶＳへ接続されるため、走査電極２２は電圧Ｖｓにクランプされる。
時刻ｔ１４で走査電極駆動回路５３のスイッチング素子Ｑ１２をオンする。すると、走査電極２２からインダクタＬ１２、ダイオードＤ１２およびスイッチング素子Ｑ１２を通してコンデンサＣ１０に電流が流れ始め、走査電極２２の電圧が下がり始める。
時刻ｔ１５でスイッチング素子Ｑ１４をオンにする。すると、走査電極２２はスイッチング素子Ｑ１４を通して接地されるため、走査電極２２の電圧は０（Ｖ）にクランプされる。
時刻ｔ１６でデータ電極駆動回路５２のスイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍの制御信号ＳＤ１〜ＳＤｍをＬｏにする。スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍはオンされ、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍをオフされ、データ電極３２の電圧が電圧Ｖｄにクランプされる。
時刻１７でデータ電極駆動回路５２のスイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍの制御信号ＳＤ１〜ＳＤｍをＨｉにする。スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍはオフされ、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍはオンされ、データ電極３２の電圧が電圧０（Ｖ）にクランプされる。
時刻ｔ１８で走査電極駆動回路５３のミラー積分回路３２０の入力端子ＩＮ２の電位を「ハイレベル」にして、スイッチング素子Ｑ１５をオンする。すると走査電極２２の電圧は電圧Ｖａにクランプされる。時刻ｔ８の直前にスイッチング素子Ｑ１２，Ｑ１４はオフされている。
時刻ｔ１９で走査電極駆動回路５３のアンドゲートＡＧの切換え信号ＳＬ２を「１」にする。比較器ＣＰでは、主通電ラインの電圧と、電圧Ｖａに電圧Ｖｓｅｔ２が加えられた電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されているが、主通電ラインの電圧は電圧Ｖａであり、電圧（Ｖａ＋Ｖｓｅｔ２）以下であるから、比較器ＣＰからの出力信号ＳＬ１は「１」である。これにより、走査パルス発生回路４００からは、主通電ラインの電圧に電圧Ｖｓｃｎが重畳された電圧Ｖｃが出力され、走査電極駆２２の電圧がＶｃとなる。
時刻ｔ２０で走査電極駆動回路５３のスイッチング素子Ｑ１４をオンする。すると走査電極２２は電圧０（Ｖ）へクランプされる。時刻ｔ２０の直前にスイッチング素子Ｑ１５をオフにし、アンドゲートＡＧの切換え信号ＳＬ２を「０」にし、ミラー積分回路３２０の入力端子ＩＮ２の電位を「ローレベル」にしている。
このように、本実施の形態では、データ電極駆動回路が図５に示される回路構成を有し、走査電極駆動回路５３が図６に示される回路構成を有し、維持電極駆動回路が図７に示される回路構成を有し、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４を図８のタイミングチャートに示されるタイミングで駆動する。それにより、本実施の形態の全セル初期化期間のデータＤ１〜Ｄｍ電極、走査電極２２および維持電極２３に印加する駆動波形を実現することができる。特に全セル初期化期間の異常電荷消去部において、走査電極に印加する正極性のパルス電圧と負極性のパルス電圧との間に、データ電極に正極性のパルス電圧を印加する。それにより、後続の書き込み期間において正常な書き込み放電を実施し、良質な品質の画像を表示することができる。
（２）第２の実施の形態
次に本発明の第２の実施の形態におけるプラズマディスプレイ装置を説明する。本実施例のプラズマデスプレイ装置の構成図は第１の実施の形態と同様である。本実施の形態が第１の実施の形態と異なるのは、初期化期間の異常電荷消去部に印加する駆動波形である。図９は本実施の形態におけるパネルの各電極に印加する駆動波形図であり、全セル初期化サブフィールドおよび選択初期化サブフィールドの駆動波形を示す。また、図９には、第１ＳＦを全セル初期化サブフィールドとし、第２ＳＦを選択初期化サブフィールドとして備える駆動波形を示している。
まず、全セル初期化サブフィールドの駆動波形とその動作について説明する。全セル初期化期間を以下のように、前半部（第１の期間）、後半部（第２の期間）および異常電荷消去部（第３の期間）の期間に分けて説明するが、全セル初期化期間の前半部および後半部は第１の実施の形態と同様であるので、詳細な説明は省略する。プライミングが不足している場合などで放電遅れが大きくなると、全セル初期化期間の前半部および後半部で走査電極ＳＣＮ１〜ＳＣＮｎ上に過剰な正の壁電荷が蓄積される。
初期化期間の異常電荷消去部では、再び維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に戻す。そして、走査電極ＳＣＮ１〜ＳＣＮｎには放電開始電圧に満たない正の電圧Ｖｓ（Ｖ）を５〜２０μｓの間印加した後、データ電極Ｄ１〜Ｄｍに１００ｎｓ〜１μｓの時間の第１の正の電圧Ｖｄ（Ｖ）を印加し、１００ｎｓ〜１μｓの間隔をあけてデータ電極Ｄ１〜Ｄｍに１００ｎｓ〜１μｓの時間の第２の正の電圧Ｖｄ（Ｖ）を印加する。このとき、データ電極Ｄ１〜Ｄｍに印加する第１の正の電圧Ｖｄ（Ｖ）の印加時間を、データ電極Ｄ１〜Ｄｍに印加する第２の正の電圧Ｖｄ（Ｖ）の印加時間よりも短くする。
その後、走査電極ＳＣＮ１〜ＳＣＮｎに５μｓ以下の短い時間負の電圧Ｖａ（Ｖ）を印加する。この間、安定した初期化放電を行った放電セルのうち放電開始電圧の低下していない放電セルにおいては放電は発生せず、壁電圧も初期化期間後半部の状態を保持する。しかしながら、走査電極ＳＣＮｉ上に正の異常な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルでは、走査電極ＳＣＮ１〜ＳＣＮｎに電圧Ｖｓ（Ｖ）印加すると、放電開始電圧を超えるので強い放電が発生し、走査電極ＳＣＮｉ上の壁電圧が反転する。
放電開始電圧の大きく低下している放電セルにデータ電極Ｄ１〜Ｄｍに第１の正の電圧Ｖｄ（Ｖ）を印加する。赤、緑および青の各色の放電セルの放電遅れが大きく違わなければ、データ電極Ｄ１〜Ｄｍに印加する第１の正の電圧Ｖｄ（Ｖ）で赤、緑および青の放電セルで放電を起こし、書き込み期間において正常に書き込み動作ができるように壁電荷を調整することができる。しかし、赤、緑および青の各色の放電セルの放電遅れが大きく違う場合に、放電遅れの大きい放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電しない場合がある。例えば緑の放電セルの放電遅れが小さく、赤および青の放電セルの放電遅れが大きい場合、データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）の印加時間を、放電遅れの小さい緑の放電セルの特性に合わせて決定する。
放電遅れの小さい緑の放電セルの特性に合わせるため、第１の正の電圧Ｖｄ（Ｖ）の印加時間は約１５０ｎｓと非常に短く設定される。データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）を放電遅れの小さい緑の放電セルの特性に合わせる必要性について説明する。第１の正の電圧Ｖｄ（Ｖ）の印加時間が長すぎると、例えば約４００ｎｓであると、放電遅れの小さい緑の放電セルでは、消去放電を途中で終了させることができず、壁電荷が消去されてしまう。そのため、データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）については、放電遅れの小さい緑の放電セルの特性に合わせ、印加時間を非常に短く設定する。
放電遅れの大きい青および赤の放電セルは、印加時間の短い第１の正の電圧Ｖｄ（Ｖ）では放電しないことがある。そこで、次にデータ電極Ｄ１〜Ｄｍに第２の正の電圧Ｖｄ（Ｖ）を印加する。第２の正の電圧Ｖｄ（Ｖ）の印加時間は、放電遅れの大きい赤および青の放電セルの特性に合わせて決定される。放電遅れが大きいため、データ電極Ｄ１〜Ｄｍに印加される印加時間の短い第１の正の電圧Ｖｄ（Ｖ）で放電しなかった青および赤の放電セルは、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）で放電を起こす。データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）の印加時間は約４００ｎｓである。
放電遅れの小さい緑の放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電するため、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）では放電しない。このようにして、放電遅れの小さい緑のセルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電し、放電遅れの大きい赤および青の放電セルのうち、データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電しなかった放電セルは、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）で放電する。これらの放電によって、放電セル内の壁電荷は書き込み期間において正常に書き込み動作ができるように調整されている。放電開始電圧の低下した放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）およびデータ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）のどちらかの電圧で放電し、走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）では放電しない。放電開始電圧の低下した放電セルは、走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）で放電しないため、壁電荷の消去が防止されている。
異常な壁電荷が蓄積されている放電セルは、データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）および走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）のいずれかの電圧により放電する。データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）またはデータ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）で放電が発生した場合、その放電は消去放電が途中で強制的に終了させられたような状態となるが、異常に壁電荷が蓄積されている状態は解消される。走査電極ＳＣＮ１〜ＳＣＮｎに印加される負のパルス電圧Ｖａ（Ｖ）で消去放電が発生した放電セルは、放電セル内部の壁電荷が消去される。異常な壁電荷が蓄積されている放電セルについては、壁電荷の蓄積量が大きく、放電遅れが小さいほど、データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電する確率が高くなる。
データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電しなかった放電セルは、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）または走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）で放電する。このように、異常な壁電荷が蓄積されている放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）および走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）のいずれかの電圧で放電を起こし、異常に壁電荷を蓄積している状態を解消することができる。
続く書き込み期間、維持期間および選択初期化サブフィールドについては第１の実施の形態と同様であるので省略する。
このように、全セル初期化期間の異常電荷消去部において走査電極ＳＣＮ１〜ＳＣＮｎに正の電圧Ｖｓ（Ｖ）が印加される時間と負の電圧Ｖａ（Ｖ）が印加される時間との間の期間に、データ電極Ｄ１〜Ｄｍに第１の正の電圧Ｖｄ（Ｖ）および第２の正の電圧Ｖｄ（Ｖ）を印加する。それにより、赤、緑および青の各色の放電セルの放電遅れなどの特性が違う場合においても、放電開始電圧が大きく低下した放電セルの壁電荷を調整し、異常壁電荷消去部で壁電荷が消去されるのを防止し、正常な書き込み動作ができる。
なお、本実施の形態においては、全セル初期化動作を行うサブフィールドは１サブフィールドである例を示したが、本発明はこれに限定されるものではない。例えば、複数のサブフィールドで全セル初期化動作を行わせるようにし、複数の全セル初期化期間のうち１つ以上の全セル初期化期間に異常電荷消去部を備えるようにしてもよい。
次に、本実施の形態における全セル初期化期間のデータ電極駆動回路、走査電極駆動回路および維持電極駆動回路の制御の一例を図面を用いて説明する。本実施の形態に用いるデータ電極駆動回路、走査電極駆動回路および維持電極駆動回路は第１の実施の形態と同様であり、図１０は第１の実施の形態における全セル初期化期間のデータ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４の動作の一例を説明するためのタイミングチャートである。また、時刻ｔ１から時刻ｔ１７までについては第１の実施の形態と同様であるので、説明は省略する。
時刻ｔ７の次の時刻ｔ１００で、データ電極駆動回路５２のスイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍの制御信号ＳＤ１〜ＳＤｍをＬｏにする。スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍはオンされ、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍはオフされ、データ電極３２の電圧が電圧Ｖｄにクランプされる。
時刻２００でデータ電極駆動回路５２のスイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍの制御信号ＳＤ１〜ＳＤｍをＨｉにする。スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍはオフされ、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍはオンされ、データ電極３２の電圧が電圧０（Ｖ）にクランプされる。
時刻ｔ１８から時刻ｔ２０までについては本発明の第１の実施の形態と同様であるので、説明は省略する。
このように、本実施の形態では、データ電極駆動回路が図５に示される回路構成を有し、走査電極駆動回路５３が図６に示される回路構成を有し、維持電極駆動回路が図７に示される回路構成を有し、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４を図１０のタイミングチャートに示されるタイミングで駆動する。それにより、本実施の形態の全セル初期化期間のデータＤ１〜Ｄｍ電極、走査電極２２および維持電極２３に印加する駆動波形を実現することができる。
特に全セル初期化期間の異常電荷消去部において、走査電極に印加する正極性のパルス電圧と負極性のパルス電圧との間に、データ電極に正極性のパルス電圧を２回印加する。それにより、放電遅れの異なる放電セルがある場合にも、後続の書き込み期間において正常な書き込み放電を実施し、良質な品質の画像を表示することができる。
（３）第３の実施の形態
本発明の第３の実施の形態について説明する。本実施の形態でのプラズマディスプレイ装置の構成図は第１の実施の形態と同様である。本実施の形態が第１の実施の形態と異なるのは、異常電荷消去部を全セル初期化期間ではなく選択初期化期間に備えた点である。図１１は本実施の形態におけるパネルの各電極に印加する駆動波形図であり、全セル初期化サブフィールドおよび選択初期化サブフィールドの駆動波形図を示す。図１１は第１ＳＦを全セル初期化サブフィールドとし、第２ＳＦを選択初期化サブフィールドとして備える駆動波形を示している。
まず、全セル初期化サブフィールドの駆動波形とその動作について説明する。全セル初期化期間の前半部および後半部は第１の実施の形態と同様であるので、詳細な説明は省略する。プライミングが不足している場合などで放電遅れが大きくなると、全セル初期化期間の前半部および後半部で走査電極ＳＣＮ１〜ＳＣＮｎ上に過剰な正の壁電荷が蓄積される。また書き込み期間および維持期間についても第１の実施の形態と同様であるので、ここでは説明は省略する。
続いて選択初期化サブフィールドの駆動波形とその動作について説明する。選択初期化期間を以下のように、前半部（第１の期間）および異常電荷消去部（第２の期間）の２つの期間に分けて説明する。
まず初期化期間の前半部では、維持電極ＳＵＳ１〜ＳＵＳｎをＶｅ１（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍを０（Ｖ）に保持し、走査電極ＳＣＮ１〜ＳＣＮｎに電圧Ｖｑ（Ｖ）から電圧Ｖａ（Ｖ）に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると前のサブフィールドの維持期間で維持放電を行った放電セルでは、微弱な初期化放電が発生し、走査電極ＳＣＮｉ上および維持電極ＳＵＳｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで書込み放電および維持放電を行わなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷状態がそのまま保たれる。このように、選択初期化サブフィールドの初期化動作は、前のサブフィールドで維持放電を行った放電セルにおいて初期化放電させる選択初期化動作である。
初期化期間の異常電荷消去部では、再び維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に戻す。そして、走査電極ＳＣＮ１〜ＳＣＮｎには放電開始電圧に満たない正の電圧Ｖｓ（Ｖ）を５〜２０μｓの間印加した後、データ電極Ｄ１〜Ｄｍに１００ｎｓ〜１μｓの時間の正の電圧Ｖｄ（Ｖ）を印加し、その後、走査電極ＳＣＮ１〜ＳＣＮｎに５μｓ以下の短い時間負の電圧Ｖａ（Ｖ）を印加する。この間、安定した初期化放電を行った放電セルのうち放電開始電圧の低下していない放電セルにおいては放電は発生せず、壁電圧も初期化期間後半部の状態を保持する。しかしながら、走査電極ＳＣＮｉ上に正の異常な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルでは、走査電極ＳＣＮ１〜ＳＣＮｎに電圧Ｖｓ（Ｖ）印加すると、放電開始電圧を超えるので、強い放電が発生し走査電極ＳＣＮｉ上の壁電圧が反転する。
異常な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルのうち、放電開始電圧の低下している放電セルでは、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄ（Ｖ）を印加すると、放電が発生する。この放電は、データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）は非常に短い時間だけ印加されるため、消去放電が途中で強制的に終了させられたような状態となる。この放電によって、放電セル内の壁電荷は書き込み期間において正常に書き込み動作ができるように調整されている。データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）で放電した放電セルは、走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）では放電しない。
異常な壁電荷が蓄積されている放電セルは、データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）または走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）で放電する。データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）で放電が発生した場合、その放電は消去放電が途中で強制的に終了させられたような状態になるが、異常に壁電荷が蓄積されている状態は解消される。走査電極ＳＣＮ１〜ＳＣＮｎに印加される負のパルス電圧Ｖａ（Ｖ）で消去放電が発生した放電セルでは、放電セル内部の壁電荷が消去される。異常な壁電荷が蓄積されている放電セルについては、壁電荷の蓄積量が大きく、放電遅れが小さいほど、データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）で放電する確率が高くなる。
データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）で放電しなかった放電セルは、走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）で放電する。このように、異常な壁電荷が蓄積されている放電セルは、データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）または走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）のどちらかの電圧で放電を起こし、異常に壁電荷が蓄積されている状態を解消することができる。
書込み期間および維持期間については全セル初期化サブフィールドの書込み期間および維持期間と同様であるため説明を省略する。
このように、選択初期化期間の異常電荷消去部において走査電極ＳＣＮ１〜ＳＣＮｎに正の電圧Ｖｓ（Ｖ）が印加される時間と負の電圧Ｖａ（Ｖ）が印加される時間との間の期間に、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄ（Ｖ）を印加する。それによって、放電開始電圧が大きく低下した放電セルの壁電荷を調整し、異常壁電荷消去部で壁電荷が消去されるのを防止し、正常な書き込み動作ができるようにしている。
なお、本実施の形態においては、選択初期化動作を行うサブフィールドは２サブフィールドである例を示したが、本発明はこれに限定されるものではない。例えば、複数のサブフィールドで選択初期化動作を行わせるようにし、複数の選択初期化期間のうち１つ以上の選択初期化期間に異常電荷消去部を備えるようにしてもよい。
次に、本実施の形態における選択初期化期間のデータ電極駆動回路、走査電極駆動回路および維持電極駆動回路の制御の一例を図面を用いて説明する。本発明の第３の実施の形態に用いるデータ電極駆動回路、走査電極駆動回路および維持電極駆動回路は第１の実施の形態と同様である。
図１２は、本発明の第３の実施の形態における選択初期化期間のデータ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４の動作の一例を説明するためのタイミングチャートである。時刻ｔ８〜ｔ２０までは、本発明の第１の実施の形態と同様であるので、詳細な説明は省略する。
すなわち、本発明の第１の実施の形態で図８に示した全セル初期化期間の駆動タイミングチャートの時刻ｔ８から時刻ｔ２０までのデータ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４における動作が本実施の形態における選択初期化期間のデータ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４における動作と同様になっている。
このように、本実施の形態では、データ電極駆動回路が図５に示される回路構成を有し、走査電極駆動回路５３が図６に示される回路構成を有し、維持電極駆動回路が図７に示される回路構成を有し、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４を図１２のタイミングチャートに示されるタイミングで駆動する。それにより、本実施の形態の選択初期化期間のデータＤ１〜Ｄｍ電極、走査電極２２および維持電極２３に印加する駆動波形を実現することができる。特に選択初期化期間の異常電荷消去部において、走査電極に印加する正極性のパルス電圧と負極性のパルス電圧との間に、データ電極に正極性のパルス電圧を印加する。それにより、後続の書き込み期間において正常な書き込み放電を実施し、良質な品質の画像を表示することができる。
（４）第４の実施の形態
本発明の第４の実施の形態について説明する。本実施の形態のプラズマディスプレイ装置の構成図は第２の実施の形態と同様である。本実施の形態が第２の実施の形態と異なるのは、異常電荷消去部を全セル初期化期間ではなく選択初期化期間に備えた点である。図６は本発明の第３の実施の形態におけるパネルの各電極に印加する駆動波形図であり、全セル初期化サブフィールドおよび選択初期化サブフィールドの駆動波形を示す。図６は第１ＳＦを全セル初期化サブフィールドとし、第２ＳＦを選択初期化サブフィールドをとして備える駆動波形図を例として示している。
まず、全セル初期化サブフィールドの駆動波形とその動作について説明する。
全セル初期化期間の前半部および後半部は第１の実施の形態と同様であるので、詳細な説明は省略する。プライミングが不足している場合などで放電遅れが大きくなると、全セル初期化期間の前半部および後半部で走査電極ＳＣＮ１〜ＳＣＮｎ上に過剰な正の壁電荷が蓄積される。また書き込み期間および維持期間については第１の実施の形態と同様であるので、説明は省略する。
続いて選択初期化サブフィールドの駆動波形とその動作について説明する。選択初期化期間を以下のように、前半部（第１の期間）と異常電荷消去部（第２の期間）の２つの期間に分けて説明する。
初期化期間の前半部では、維持電極ＳＵＳ１〜ＳＵＳｎをＶｅ１（Ｖ）に保持し、データ電極Ｄ１〜Ｄｍを０（Ｖ）に保持し、走査電極ＳＣＮ１〜ＳＣＮｎにＶｑ（Ｖ）からＶａ（Ｖ）に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると前のサブフィールドの維持期間で維持放電を行った放電セルでは、微弱な初期化放電が発生し、走査電極ＳＣＮｉ上および維持電極ＳＵＳｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで書込み放電および維持放電を行わなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷状態がそのまま保たれる。このように、選択初期化サブフィールドの初期化動作は、前のサブフィールドで維持放電を行った放電セルにおいて初期化放電させる選択初期化動作である。
初期化期間の異常電荷消去部では、再び維持電極ＳＵＳ１〜ＳＵＳｎを０（Ｖ）に戻す。そして、走査電極ＳＣＮ１〜ＳＣＮｎには放電開始電圧に満たない正の電圧Ｖｓ（Ｖ）を５〜２０μｓの間印加した後、データ電極Ｄ１〜Ｄｍに１００ｎｓ〜１μｓの時間の第１の正の電圧Ｖｄ（Ｖ）を印加し、１００ｎｓ〜１μｓの間隔をあけてデータ電極Ｄ１〜Ｄｍに１００ｎｓ〜１μｓの時間の第２の正の電圧Ｖｄ（Ｖ）を印加する。このとき、データ電極Ｄ１〜Ｄｍに印加する第１の正の電圧Ｖｄ（Ｖ）の印加時間を、データ電極Ｄ１〜Ｄｍに印加する第２の正の電圧Ｖｄ（Ｖ）の印加時間よりも短くする。その後、走査電極ＳＣＮ１〜ＳＣＮｎに５μｓ以下の短い時間負の電圧Ｖａ（Ｖ）を印加する。この間、安定した初期化放電を行った放電セルのうち放電開始電圧の低下していない放電セルにおいては放電は発生せず、壁電圧も初期化期間後半部の状態を保持する。しかしながら、走査電極ＳＣＮｉ上に正の異常な壁電荷が蓄積されている放電セルおよび放電開始電圧の低下している放電セルでは、走査電極ＳＣＮ１〜ＳＣＮｎに電圧Ｖｓ（Ｖ）を印加すると、放電セルの電圧が放電開始電圧を超えるので、強い放電が発生し走査電極ＳＣＮｉ上の壁電圧が反転する。
放電開始電圧の大きく低下している放電セルにおけるデータ電極Ｄ１〜Ｄｍに第１の正の電圧Ｖｄ（Ｖ）を印加する。赤、緑および青の各色の放電セルの放電遅れが大きく違わなければ、データ電極Ｄ１〜Ｄｍに印加する第１の正の電圧Ｖｄ（Ｖ）で赤、緑および青の放電セルで放電を起こし、書き込み期間において正常に書き込み動作ができるように壁電荷を調整することができる。しかし、放電セルの赤、緑および青の各色の放電遅れが大きく違う場合に、放電遅れの大きい放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電しない場合がある。例えば緑の放電セルの放電遅れが小さく、赤および青の放電セルの放電遅れが大きい場合、データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）の印加時間を、放電遅れの小さい緑の放電セルの特性に合わせて決定する。
放電遅れの小さい緑の放電セルの特性に合わせるため、第１の正の電圧Ｖｄ（Ｖ）の印加時間は約１５０ｎｓと、非常に短く設定される。放電遅れの大きい青および赤の放電セルは、印加時間の短い第１の正の電圧Ｖｄ（Ｖ）では放電しないことがある。そこで、次にデータ電極Ｄ１〜Ｄｍに第２の正の電圧Ｖｄ（Ｖ）を印加する。第２の正の電圧Ｖｄ（Ｖ）の印加時間は、放電遅れの大きい赤および青の放電セルの特性に合わせて決定される。放電遅れが大きいため、印加時間の短いデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電しなかった青および赤の放電セルは、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）で放電を起こす。データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）の印加時間は約４００ｎｓである。
放電遅れの小さい緑の放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電するため、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）では放電しない。このようにして、放電遅れの小さい緑の放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電し、放電遅れの大きい赤および青の放電セルのうちデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電しなかった放電セルはデータ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）で放電する。これらの放電によって、放電セル内の壁電荷は書き込み期間において正常に書き込み動作ができるように調整されている。
放電開始電圧の低下した放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）およびデータ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）のどちらかの電圧で放電し、走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）では放電しない。放電開始電圧の低下した放電セルは、走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）で放電しないため、壁電荷の消去が防止されている。
異常な壁電荷が蓄積されている放電セルは、データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）および走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）のいずれかの電圧により放電する。データ電極Ｄ１〜Ｄｍに印加される正の電圧Ｖｄ（Ｖ）またはデータ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）で放電セルが放電した場合、その放電は消去放電が途中で強制的に終了させられたような状態になるが、異常に壁電荷が蓄積されている状態は解消される。走査電極ＳＣＮ１〜ＳＣＮｎに印加される負のパルス電圧Ｖａ（Ｖ）で消去放電が発生した放電セルでは、放電セル内部の壁電荷が消去される。異常な壁電荷が蓄積している放電セルについては、壁電荷の蓄積量が大きく、放電遅れが小さいほど、データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電する確率が高くなる。
データ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）で放電しなかった放電セルは、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）または走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）で放電する。このように、異常な壁電荷が蓄積している放電セルはデータ電極Ｄ１〜Ｄｍに印加される第１の正の電圧Ｖｄ（Ｖ）、データ電極Ｄ１〜Ｄｍに印加される第２の正の電圧Ｖｄ（Ｖ）および走査電極ＳＣＮ１〜ＳＣＮｎに印加される負の電圧Ｖａ（Ｖ）のいずれかの電圧で放電を起こし、異常に壁電荷を蓄積している状態を解消することができる。
書込み期間および維持期間については全セル初期化サブフィールドの書込み期間および維持期間と同様であるため説明を省略する。
このように、選択初期化期間の異常電荷消去部において走査電極ＳＣＮ１〜ＳＣＮｎに正の電圧Ｖｓ（Ｖ）が印加される時間と負の電圧Ｖａ（Ｖ）が印加される時間との間の期間に、データ電極Ｄ１〜Ｄｍに第１の正の電圧Ｖｄ（Ｖ）と第２の正の電圧Ｖｄ（Ｖ）とを印加する。それによって、赤、緑および青の各色の放電セルの放電遅れなどの特性が違う場合においても、放電開始電圧が大きく低下した放電セルの壁電荷を調整し、異常壁電荷消去部で壁電荷が消去されるのを防止し、正常な書き込み動作ができる。
なお、本実施の形態においては、選択初期化動作を行うサブフィールドは２サブフィールドである例を示したが、本発明はこれに限定されるものではない。例えば、複数のサブフィールドで選択初期化動作を行わせるようにし、複数の選択初期化期間のうち１つ以上の選択初期化期間に異常電荷消去部を備えるようにしてもよい。
このように、本実施の形態のパネルの駆動方法によれば、初期化期間の異常電荷消去部において、放電開始電圧が大きく低下した放電セルの壁電荷を調整することにより、良好な品質で画像表示させることが可能となる。
次に、本実施の形態における選択初期化期間のデータ電極駆動回路、走査電極駆動回路および維持電極駆動回路の制御の一例を図面を用いて説明する。本実施の形態に用いるデータ電極駆動回路、走査電極駆動回路および維持電極駆動回路は第１の実施の形態と同様である。
図１４は本発明の第４の実施の形態における選択初期化期間のデータ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４の動作の一例を説明するためのタイミングチャートである。また、時刻ｔ８〜ｔ２０までは第２の実施の形態と同様であるので、詳細な説明は省略する。すなわち、第２の実施の形態で図１０に示した全セル初期化期間の駆動タイミングチャートの時刻ｔ８から時刻ｔ２０までのデータ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４における動作が本実施の形態における選択初期化期間のデータ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４における動作と同様になっている。
このように、本実施の形態では、データ電極駆動回路が図５に示される回路構成を有し、走査電極駆動回路５３が図６に示される回路構成を有し、維持電極駆動回路が図７に示される回路構成を有し、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４を図１４のタイミングチャートに示されるタイミングで駆動する。それにより、本実施の形態の選択初期化期間のデータＤ１〜Ｄｍ電極、走査電極２２および維持電極２３に印加する駆動波形を実現することができる。
本発明は、放電開始電圧の大きく低下した放電セルに対して初期化期間の異常壁電荷消去部で壁電荷が消去されないようにすることによって、良好な品質で画像表示させることができ、プラズマディスプレイパネルを用いた画像表示装置等として有用である。

Claims (8)

  1. 走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置であって、
    前記走査電極を駆動する走査電極駆動回路と、
    前記維持電極を駆動する維持電極駆動回路と、
    前記データ電極を駆動するデータ電極駆動回路とを備え、
    前記複数のサブフィールドのうち少なくとも１つのサブフィールドは、前記複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、
    前記走査電極駆動回路は、前記初期化期間内の第１の期間において前記走査電極に上り傾斜波形電圧を印加して前記走査電極を陽極とし前記維持電極および前記データ電極を陰極とする第１の初期化放電を発生させ、前記初期化期間内の前記第１の期間後の第２の期間において前記走査電極に下り傾斜波形電圧を印加して前記走査電極を陰極とし前記維持電極および前記データ電極を陽極とする第２の初期化放電を発生させ、前記初期化期間内の前記第２の期間後の第３の期間において前記走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧を印加し、
    前記データ電極駆動回路は、前記第３の期間において前記走査電極に印加される前記正極性の矩形波形電圧と前記負極性の矩形波形電圧との間に前記データ電極に正極性の矩形波形電圧を印加する、プラズマディスプレイ装置。
  2. 前記データ電極駆動回路は、前記第３の期間において前記データ電極に前記正極性の矩形波形電圧を２つ以上続けて印加する、請求項１記載のプラズマディスプレイ装置。
  3. 前記データ電極駆動回路は、前記第３の期間において前記データ電極に前記正極性の矩形波形電圧を２つ以上続けて印加し、
    前記データ電極に第１番目に印加される矩形波形電圧の電圧印加時間は、前記データ電極に印加される複数の矩形波形電圧の電圧印加期間のうち最も短い、請求項１記載のプラズマディスプレイ装置。
  4. 走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置であって、
    前記走査電極を駆動する走査電極駆動回路と、
    前記維持電極を駆動する維持電極駆動回路と、
    前記データ電極を駆動するデータ電極駆動回路とを備え、
    前記複数のサブフィールドのうち少なくとも１つのサブフィールドは、前記複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、
    前記走査電極駆動回路は、前記初期化期間の第１の期間において前記走査電極に下り傾斜波形電圧を印加して前記走査電極を陰極とし前記維持電極および前記データ電極を陽極とする初期化放電を発生させ、前記初期化期間の前記第１の期間後の第２の期間において前記走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧を印加し、
    前記データ電極駆動回路は、前記第２の期間において前記走査電極に印加される前記正極性の矩形波形電圧と前記負極性の矩形波形電圧との間に前記データ電極に正極性の矩形波形電圧を印加する、プラズマディスプレイ装置。
  5. 走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置の駆動方法であって、
    前記走査電極を駆動するステップと、
    前記維持電極を駆動するステップと、
    前記データ電極を駆動するステップとを備え、
    前記複数のサブフィールドのうち少なくとも１つのサブフィールドは、前記複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、
    前記走査電極を駆動するステップは、
    前記初期化期間内の第１の期間において前記走査電極に上り傾斜波形電圧を印加して前記走査電極を陽極とし前記維持電極および前記データ電極を陰極とする第１の初期化放電を発生させるステップと、
    前記初期化期間内の前記第１の期間後の第２の期間において前記走査電極に下り傾斜波形電圧を印加して前記走査電極を陰極とし前記維持電極および前記データ電極を陽極とする第２の初期化放電を発生させるステップと、
    前記初期化期間内の前記第２の期間後の第３の期間において前記走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧を印加するステップとを含み、
    前記データ電極を駆動するステップは、
    前記第３の期間において前記走査電極に印加される前記正極性の矩形波形電圧と前記負極性の矩形波形電圧との間に前記データ電極に正極性の矩形波形電圧を印加するステップを含む、プラズマディスプレイ装置の駆動方法。
  6. 前記データ電極を駆動するステップは、前記第３の期間において前記データ電極に前記正極性の矩形波形電圧を２つ以上続けて印加するステップを含む、請求項５記載のプラズマディスプレイ装置の駆動方法。
  7. 前記データ電極を駆動するステップは、前記第３の期間において前記データ電極に前記正極性の矩形波形電圧を２つ以上続けて印加するステップを含み、
    前記データ電極に第１番目に印加される矩形波形電圧の電圧印加時間は、前記データ電極に印加される複数の矩形波形電圧の電圧印加期間のうち最も短い、請求項５記載のプラズマディスプレイ装置の駆動方法。
  8. 走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置の駆動方法であって、
    前記走査電極を駆動するステップと、
    前記維持電極を駆動するステップと、
    前記データ電極を駆動するステップとを備え、
    前記複数のサブフィールドのうち少なくとも１つのサブフィールドは、前記複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、
    前記走査電極を駆動するステップは、
    前記初期化期間の第１の期間において前記走査電極に下り傾斜波形電圧を印加して前記走査電極を陰極とし前記維持電極および前記データ電極を陽極とする初期化放電を発生させるステップと、
    前記初期化期間の前記第１の期間後の第２の期間において前記走査電極に正極性の矩形波形電圧および負極性の矩形波形電圧を印加するステップとを含み、
    前記データ電極を駆動するステップは、前記第２の期間において前記走査電極に印加される前記正極性の矩形波形電圧と前記負極性の矩形波形電圧との間に前記データ電極に正極性の矩形波形電圧を印加するステップを含む、プラズマディスプレイ装置の駆動方法。
JP2008548329A 2006-12-08 2007-12-06 プラズマディスプレイ装置およびその駆動方法 Expired - Fee Related JP4890563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008548329A JP4890563B2 (ja) 2006-12-08 2007-12-06 プラズマディスプレイ装置およびその駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006331537 2006-12-08
JP2006331537 2006-12-08
JP2008548329A JP4890563B2 (ja) 2006-12-08 2007-12-06 プラズマディスプレイ装置およびその駆動方法
PCT/JP2007/073590 WO2008069271A1 (ja) 2006-12-08 2007-12-06 プラズマディスプレイ装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JPWO2008069271A1 JPWO2008069271A1 (ja) 2010-03-25
JP4890563B2 true JP4890563B2 (ja) 2012-03-07

Family

ID=39492149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548329A Expired - Fee Related JP4890563B2 (ja) 2006-12-08 2007-12-06 プラズマディスプレイ装置およびその駆動方法

Country Status (7)

Country Link
US (1) US8294636B2 (ja)
EP (1) EP2063409A4 (ja)
JP (1) JP4890563B2 (ja)
KR (1) KR101002458B1 (ja)
CN (1) CN101563718B (ja)
TW (1) TW200834514A (ja)
WO (1) WO2008069271A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890565B2 (ja) 2006-12-11 2012-03-07 パナソニック株式会社 プラズマディスプレイ装置およびその駆動方法
CN101796568B (zh) 2007-09-03 2012-12-12 松下电器产业株式会社 等离子体显示面板的驱动装置、驱动方法及等离子体显示装置
KR100970488B1 (ko) * 2008-07-24 2010-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP5493204B2 (ja) * 2009-04-23 2014-05-14 独立行政法人物質・材料研究機構 導電性ポリロタキサン

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265164A (ja) * 1998-03-18 1999-09-28 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法
JP2004191530A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
JP2004326068A (ja) * 2003-04-22 2004-11-18 Samsung Sdi Co Ltd プラズマディスプレイパネル及びその駆動方法
JP2005326612A (ja) * 2004-05-14 2005-11-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2006308626A (ja) * 2005-04-26 2006-11-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2008026527A (ja) * 2006-07-20 2008-02-07 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2008083137A (ja) * 2006-09-26 2008-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4613956B2 (ja) * 2006-02-28 2011-01-19 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4816729B2 (ja) * 2006-11-14 2011-11-16 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733773B2 (ja) 1999-02-22 2006-01-11 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
TW516014B (en) 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP3369535B2 (ja) 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
JP2002351387A (ja) 2001-05-22 2002-12-06 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
EP1471491A3 (en) 2003-04-22 2005-03-23 Samsung SDI Co., Ltd. Plasma display panel and driving method thereof
JP4050724B2 (ja) 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法
JPWO2005101358A1 (ja) 2004-04-12 2007-08-16 松下電器産業株式会社 プラズマディスプレイパネル表示装置
KR100515329B1 (ko) * 2004-04-12 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP4676957B2 (ja) 2004-05-31 2011-04-27 パナソニック株式会社 プラズマディスプレイ装置
KR100626017B1 (ko) * 2004-09-23 2006-09-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널구동방법 및 패널구동장치
US7915832B2 (en) 2005-05-23 2011-03-29 Panasonic Corporation Plasma display panel drive circuit and plasma display apparatus
US7583033B2 (en) 2006-02-06 2009-09-01 Panasonic Corporation Plasma display panel driving circuit and plasma display apparatus
JP4937635B2 (ja) 2006-05-16 2012-05-23 パナソニック株式会社 プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
JP4890565B2 (ja) 2006-12-11 2012-03-07 パナソニック株式会社 プラズマディスプレイ装置およびその駆動方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265164A (ja) * 1998-03-18 1999-09-28 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法
JP2004191530A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
JP2004326068A (ja) * 2003-04-22 2004-11-18 Samsung Sdi Co Ltd プラズマディスプレイパネル及びその駆動方法
JP2005326612A (ja) * 2004-05-14 2005-11-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2006308626A (ja) * 2005-04-26 2006-11-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4613956B2 (ja) * 2006-02-28 2011-01-19 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008026527A (ja) * 2006-07-20 2008-02-07 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2008083137A (ja) * 2006-09-26 2008-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4816729B2 (ja) * 2006-11-14 2011-11-16 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
CN101563718A (zh) 2009-10-21
KR20090081425A (ko) 2009-07-28
CN101563718B (zh) 2011-05-25
WO2008069271A1 (ja) 2008-06-12
JPWO2008069271A1 (ja) 2010-03-25
US20100066727A1 (en) 2010-03-18
KR101002458B1 (ko) 2010-12-17
US8294636B2 (en) 2012-10-23
EP2063409A1 (en) 2009-05-27
EP2063409A4 (en) 2009-12-09
TW200834514A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
US20120007847A1 (en) Plasma display device
JP4890565B2 (ja) プラズマディスプレイ装置およびその駆動方法
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4890563B2 (ja) プラズマディスプレイ装置およびその駆動方法
JP5061909B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2008120471A9 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5228317B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5126439B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5131383B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5093105B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010143403A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4923621B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネルの駆動装置
JP5092377B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2009072239A1 (ja) プラズマディスプレイパネル表示装置とその駆動方法
JPWO2008026436A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2008081698A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010137248A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2012037589A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011075616A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012003094A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees